Tổng quan nghiên cứu

Ngành công nghiệp linh kiện điện tử tại Việt Nam đã có sự phát triển nhanh chóng trong thập kỷ qua, với giá trị sản xuất công nghiệp 9 tháng đầu năm 2018 đạt khoảng 113.115 tỷ đồng, tăng 1,7% so với cùng kỳ năm trước. Giá trị tiêu thụ linh kiện điện tử cũng tăng mạnh 28,4%, đạt 329.447 tỷ đồng, phản ánh nhu cầu ngày càng cao từ các tập đoàn đa quốc gia. Trong bối cảnh đó, việc nghiên cứu và phát triển các linh kiện điện tử tiên tiến, đặc biệt là transistor hiệu ứng trường xuyên hầm (TFET), trở nên cấp thiết nhằm đáp ứng yêu cầu thu nhỏ kích thước và giảm tiêu thụ năng lượng trong các vi mạch tích hợp.

MOSFET truyền thống, mặc dù đã được thu nhỏ đến kích thước nano, vẫn bị giới hạn bởi độ dốc dưới ngưỡng tối thiểu 60 mV/decade do cơ chế khuếch tán nhiệt, gây hạn chế trong việc giảm điện áp cung cấp và công suất tiêu thụ. TFET, hoạt động dựa trên cơ chế xuyên hầm qua vùng cấm, có độ dốc dưới ngưỡng nhỏ hơn nhiều, mở ra tiềm năng ứng dụng cho các vi mạch công suất thấp. Tuy nhiên, TFET truyền thống gặp phải nhược điểm dòng mở thấp và dòng rò lưỡng cực cao do cấu trúc pha tạp bất đối xứng.

Luận văn tập trung nghiên cứu vật lý linh kiện và thiết kế TFET có cấu trúc pha tạp đối xứng nhằm nâng cao dòng mở và giảm dòng rò, đồng thời khảo sát các hiệu ứng đặc trưng như hiệu ứng cực cổng ngắn và hiệu ứng chuyển tiếp cực máng hẹp. Nghiên cứu sử dụng vật liệu silicon và germanium, trong phạm vi thời gian từ 2018 đến 2020, với mục tiêu phát triển linh kiện TFET tối ưu cho các ứng dụng vi mạch công suất thấp, góp phần thúc đẩy ngành công nghiệp linh kiện điện tử trong nước.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Luận văn dựa trên hai lý thuyết chính: cơ chế xuyên hầm qua vùng cấm trong vật lý lượng tử và mô hình hai vùng năng lượng của Kane. Cơ chế xuyên hầm giải thích hiện tượng electron có xác suất vượt qua hàng rào thế dù năng lượng không đủ, được mô tả bằng phương trình Schrodinger và xấp xỉ WKB. Mô hình Kane mở rộng phân tích bằng cách xét sự chuyển dịch electron giữa vùng hóa trị và vùng dẫn trong tinh thể bán dẫn dưới tác động của điện trường đều.

Ba khái niệm chuyên ngành quan trọng được sử dụng gồm:

  • Độ dốc dưới ngưỡng (Subthreshold Swing - SS): đại lượng đo hiệu quả chuyển đổi trạng thái tắt-mở của transistor, TFET có SS nhỏ hơn 60 mV/decade.
  • Xác suất xuyên hầm (Tunneling Probability): xác định dòng điện trong TFET, phụ thuộc vào độ rộng và độ cao hàng rào thế.
  • Cấu trúc pha tạp đối xứng: thiết kế vùng nguồn và máng có pha tạp cùng loại và đối xứng qua kênh, giúp tăng dòng mở và giảm dòng rò.

Phương pháp nghiên cứu

Nghiên cứu sử dụng mô phỏng hai chiều bằng phần mềm MEDICI của Synopsys để phân tích đặc tính điện của TFET với các cấu trúc pha tạp khác nhau. Cỡ mẫu mô phỏng bao gồm các linh kiện TFET dựa trên silicon và germanium với kích thước thân 20 nm, lớp oxit cổng dày 3 nm, và các nồng độ pha tạp thay đổi trong khoảng 10^17 đến 10^20 cm^-3.

Phương pháp chọn mẫu là mô phỏng cấu trúc linh kiện với các tham số vật lý và điện môi được khai báo chi tiết, nhằm khảo sát ảnh hưởng của nồng độ pha tạp, chiều dài cổng, và vật liệu bán dẫn đến dòng mở, dòng rò và độ dốc dưới ngưỡng. Timeline nghiên cứu kéo dài từ 2018 đến 2020, bao gồm giai đoạn phát triển mô hình lý thuyết, viết chương trình mô phỏng, chạy mô phỏng và phân tích kết quả.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

  1. Dòng mở của TFET pha tạp đối xứng gấp đôi so với TFET pha tạp bất đối xứng: Mô phỏng cho thấy dòng mở của TFET pha tạp đối xứng sử dụng silicon đạt khoảng 10^-7 A/μm, cao gấp đôi so với cấu trúc bất đối xứng ở cùng điều kiện (Hình 3.3). Điều này do TFET đối xứng có hai vùng nguồn đối xứng tạo ra dòng điện bổ sung.

  2. Ảnh hưởng của độ dày thân đến dòng mở và mật độ dòng trung bình: Khi độ dày thân silicon tăng từ 0 đến 20 nm, dòng mở tăng gần tuyến tính và đạt cực đại tại 20 nm, mật độ dòng trung bình đạt cực đại tại 10 nm (Hình 3.2). Hiệu ứng giam giữ lượng tử giảm khi thân dày hơn, giúp tối ưu hóa dòng xuyên hầm.

  3. Sử dụng vật liệu germanium với vùng cấm thấp nâng cao dòng mở và giảm độ dốc dưới ngưỡng: Ge-TFET pha tạp đối xứng có dòng mở đạt khoảng 10^-4 A/μm, tăng ba bậc so với Si-TFET (10^-7 A/μm). Độ dốc dưới ngưỡng giảm từ 63 mV/decade (Si) xuống còn 56 mV/decade (Ge) (Hình 3.5).

  4. Nồng độ pha tạp cực máng ảnh hưởng đến dòng rò và dòng mở: Nồng độ pha tạp trong khoảng 5x10^18 đến 5x10^19 cm^-3 là tối ưu, giúp giảm dòng rò mà không làm suy giảm dòng mở. Dòng rò trong TFET pha tạp đối xứng luôn thấp hơn so với cấu trúc bất đối xứng ở cùng mức pha tạp.

Thảo luận kết quả

Sự gia tăng dòng mở trong TFET pha tạp đối xứng được giải thích bởi cơ chế tạo ra hai vùng nguồn đối xứng, mỗi vùng tạo ra dòng xuyên hầm độc lập nhưng cùng hướng về kênh, làm tăng tổng dòng điện. Giản đồ năng lượng cho thấy rào cản xuyên hầm ở hai bên nguồn-kênh đều bị thu hẹp khi điện áp cổng tăng, tạo điều kiện cho dòng điện tăng gấp đôi so với cấu trúc bất đối xứng.

Việc sử dụng vật liệu germanium với vùng cấm thấp làm tăng xác suất xuyên hầm theo cấp số nhân, từ đó nâng cao dòng mở và giảm độ dốc dưới ngưỡng, phù hợp với yêu cầu công suất thấp và hiệu suất cao. Tuy nhiên, vật liệu này cũng làm tăng dòng rò, nhưng nhờ cấu trúc pha tạp đối xứng và điều chỉnh nồng độ pha tạp cực máng, dòng rò được kiểm soát hiệu quả.

Kết quả mô phỏng phù hợp với các nghiên cứu trước đây về TFET và mở rộng hiểu biết về ảnh hưởng của cấu trúc pha tạp đối xứng. Các biểu đồ dòng-thế và giản đồ năng lượng minh họa rõ ràng sự khác biệt về đặc tính điện giữa các cấu trúc, giúp định hướng thiết kế linh kiện tối ưu.

Đề xuất và khuyến nghị

  1. Thiết kế TFET pha tạp đối xứng với vật liệu germanium nhằm tăng dòng mở và giảm độ dốc dưới ngưỡng, hướng tới ứng dụng trong các vi mạch công suất thấp. Thời gian thực hiện: 1-2 năm, chủ thể: các viện nghiên cứu và doanh nghiệp công nghệ bán dẫn.

  2. Tối ưu nồng độ pha tạp cực máng trong khoảng 5x10^18 đến 5x10^19 cm^-3 để cân bằng giữa dòng mở và dòng rò, đảm bảo hiệu suất linh kiện. Thời gian: 6-12 tháng, chủ thể: phòng thí nghiệm phát triển linh kiện.

  3. Phát triển công nghệ chế tạo lớp oxit cổng mỏng (EOT ~0.56 nm) với hằng số điện môi cao (HfO2) để tăng cường điều khiển điện trường và giảm dòng rò. Thời gian: 1 năm, chủ thể: các trung tâm công nghệ vật liệu.

  4. Nghiên cứu và ứng dụng cấu trúc cực cổng hình chữ U hoặc chữ Y để mở rộng diện tích tiếp xúc giữa cổng và kênh, tăng dòng mở và giảm hiệu ứng kênh ngắn. Thời gian: 1-2 năm, chủ thể: các nhóm nghiên cứu thiết kế linh kiện.

  5. Mở rộng mô phỏng và thử nghiệm thực tế TFET pha tạp đối xứng với các vật liệu dị cấu trúc nhằm giảm dòng rò và tăng độ bền linh kiện trong môi trường hoạt động thực tế. Thời gian: 2 năm, chủ thể: viện nghiên cứu và doanh nghiệp sản xuất chip.

Đối tượng nên tham khảo luận văn

  1. Nhà nghiên cứu và kỹ sư phát triển linh kiện bán dẫn: Nắm bắt các cơ chế vật lý và thiết kế TFET tiên tiến, áp dụng vào nghiên cứu và phát triển sản phẩm mới.

  2. Doanh nghiệp sản xuất chip và vi mạch tích hợp: Tìm hiểu các giải pháp nâng cao hiệu suất linh kiện, giảm tiêu thụ năng lượng, đáp ứng yêu cầu thu nhỏ kích thước.

  3. Giảng viên và sinh viên ngành công nghệ vật liệu và điện tử: Sử dụng luận văn làm tài liệu tham khảo chuyên sâu về transistor hiệu ứng trường xuyên hầm và mô phỏng linh kiện.

  4. Cơ quan quản lý và hoạch định chính sách công nghiệp công nghệ cao: Đánh giá tiềm năng phát triển ngành linh kiện điện tử trong nước, định hướng đầu tư nghiên cứu và phát triển.

Câu hỏi thường gặp

  1. TFET khác gì so với MOSFET truyền thống?
    TFET hoạt động dựa trên cơ chế xuyên hầm qua vùng cấm, cho độ dốc dưới ngưỡng nhỏ hơn 60 mV/decade, giúp giảm điện áp hoạt động và tiêu thụ năng lượng, trong khi MOSFET dựa trên khuếch tán nhiệt và bị giới hạn vật lý về độ dốc dưới ngưỡng.

  2. Tại sao TFET pha tạp đối xứng có dòng mở cao hơn?
    Do cấu trúc đối xứng tạo ra hai vùng nguồn độc lập, mỗi vùng tạo dòng xuyên hầm riêng, tổng dòng mở tăng gấp đôi so với cấu trúc bất đối xứng.

  3. Vật liệu germanium có ưu điểm gì trong TFET?
    Germanium có vùng cấm thấp hơn silicon, làm tăng xác suất xuyên hầm, nâng cao dòng mở và giảm độ dốc dưới ngưỡng, phù hợp cho các ứng dụng công suất thấp.

  4. Làm thế nào để kiểm soát dòng rò trong TFET?
    Điều chỉnh nồng độ pha tạp cực máng trong khoảng phù hợp và sử dụng cấu trúc dị cấu trúc với các vật liệu điện môi khác nhau giúp giảm dòng rò mà không ảnh hưởng đến dòng mở.

  5. Phần mềm MEDICI được sử dụng như thế nào trong nghiên cứu?
    MEDICI mô phỏng hai chiều đặc tính điện của linh kiện bán dẫn, giải các phương trình Poisson, liên tục và Boltzmann để phân tích mật độ hạt dẫn, dòng điện và thế năng, hỗ trợ đánh giá và tối ưu thiết kế TFET.

Kết luận

  • TFET pha tạp đối xứng nâng cao dòng mở gấp đôi so với cấu trúc bất đối xứng, đồng thời duy trì dòng rò thấp.
  • Độ dày thân linh kiện tối ưu là 20 nm để đạt dòng mở và mật độ dòng trung bình cao nhất, giảm thiểu hiệu ứng giam giữ lượng tử.
  • Sử dụng vật liệu germanium giúp tăng dòng mở lên đến 10^-4 A/μm và giảm độ dốc dưới ngưỡng xuống còn 56 mV/decade.
  • Nồng độ pha tạp cực máng trong khoảng 5x10^18 đến 5x10^19 cm^-3 là tối ưu để cân bằng dòng mở và dòng rò.
  • Các kết quả mô phỏng bằng phần mềm MEDICI cung cấp cơ sở khoa học vững chắc cho thiết kế và phát triển TFET thế hệ mới.

Tiếp theo, cần triển khai thử nghiệm thực tế các cấu trúc TFET pha tạp đối xứng với vật liệu germanium và phát triển công nghệ chế tạo phù hợp. Mời các nhà nghiên cứu và doanh nghiệp quan tâm hợp tác để đưa công nghệ TFET vào ứng dụng thực tiễn, góp phần nâng cao hiệu suất và tiết kiệm năng lượng cho các vi mạch điện tử hiện đại.