I. Giới thiệu đề tài nghiên cứu
Trong ngành công nghiệp bán dẫn, mạch điện đồng bộ đã được sử dụng phổ biến. Tuy nhiên, sự phát triển công nghệ từ 10µm đến 1nm đã đặt ra nhiều thách thức, như khó khăn trong việc đáp ứng timing và gia tăng công suất tiêu thụ. Do đó, thiết kế mạch bất đồng bộ, không sử dụng xung clock, trở thành một hướng nghiên cứu quan trọng. Đặc biệt, Null Convention Logic (NCL) nổi bật nhờ tính không nhạy với độ trễ và khả năng tối ưu hóa tốt hơn so với các phương pháp khác. Quy trình thiết kế mạch bất đồng bộ NCL từ mạch đồng bộ sẽ được đề xuất, nhằm giúp các nhà nghiên cứu có thể tự thiết kế và kiểm tra mạch mà không phụ thuộc vào công cụ riêng. Điều này rất quan trọng trong bối cảnh hiện nay, khi mà số lượng thư viện hỗ trợ cho thiết kế bất đồng bộ còn hạn chế.
II. Tổng quan về Null Convention Logic NCL
NCL là một phương pháp thiết kế mạch bất đồng bộ nổi bật, được phát triển để khắc phục những hạn chế của thiết kế đồng bộ. Cấu trúc cổng ngưỡng của NCL cho phép thiết kế mạch với độ tin cậy cao hơn. Các cổng ngưỡng này giúp giảm thiểu độ trễ và tăng cường khả năng tối ưu hóa công suất. Định dạng file liberty của thư viện NCL cũng được nghiên cứu để đảm bảo tính tương thích trong quá trình tổng hợp mạch. Việc sử dụng NCL trong thiết kế mạch không chỉ giúp cải thiện hiệu suất mà còn giảm thiểu công suất tiêu thụ, một yếu tố quan trọng trong thiết kế vi mạch hiện đại.
III. Đề xuất quy trình thiết kế mạch tổ hợp bất đồng bộ NCL từ mạch đồng bộ
Quy trình thiết kế mạch bất đồng bộ NCL từ mạch đồng bộ được chia thành nhiều bước, bao gồm phân tích yêu cầu thiết kế, lập bảng chân trị, và kiểm tra tính hoàn thành của ngõ vào. Việc ánh xạ logic và mô phỏng kiểm tra chức năng cũng là những bước quan trọng trong quy trình này. Những quy trình này không chỉ giúp đảm bảo tính chính xác của thiết kế mà còn tạo điều kiện thuận lợi cho việc phát triển và tối ưu hóa mạch. Một trong những ưu điểm nổi bật của quy trình này là khả năng kiểm tra hoàn thành ngõ vào và khả năng quan sát ngõ ra, điều này rất quan trọng để đảm bảo mạch hoạt động đúng như mong đợi.
IV. Đề xuất quy trình thiết kế thư viện bất đồng bộ NCL
Quy trình thiết kế thư viện cell NCL được đề xuất bao gồm các bước như phân tích chức năng của cell, thiết kế mạch nguyên lý và tạo ký hiệu. Việc kiểm tra chức năng, đánh giá công suất rò rỉ và điện dung ngõ vào cũng được thực hiện để đảm bảo tính hiệu quả của thư viện. Đặc biệt, quy trình này cho phép tạo ra các cell mới một cách dễ dàng và nhanh chóng, tiết kiệm thời gian cho các nhà nghiên cứu. Sự kết hợp giữa quy trình thiết kế và công cụ thương mại như Virtuoso và Design Compiler giúp đảm bảo độ chính xác và tính khả thi của thư viện cell, từ đó nâng cao hiệu suất tổng thể của các thiết kế mạch bất đồng bộ.
V. Kết luận
Luận văn đã đề xuất một quy trình thiết kế mạch bất đồng bộ NCL từ mạch đồng bộ và quy trình thiết kế thư viện cell NCL. Những quy trình này không chỉ giúp cải thiện hiệu suất mà còn tạo điều kiện cho việc phát triển thư viện cell mới. Việc áp dụng công nghệ 45nm cho thiết kế mạch bán tĩnh cũng đã chứng minh được tính khả thi và hiệu quả. Kết quả tổng hợp cho thấy công suất của bộ cộng toàn phần đã được cải thiện đáng kể, từ đó khẳng định giá trị và ứng dụng thực tiễn của các quy trình được đề xuất trong nghiên cứu thiết kế mạch bất đồng bộ.
