Phân Tích Toàn Vẹn Tín Hiệu & Nguồn PCB Nhiều Lớp: Nghiên Cứu Điển Hình

Tìm hiểu về toàn vẹn tín hiệu và nguồn trong PCB nhiều lớp. Khám phá các yếu tố ảnh hưởng và giải pháp tối ưu cho thiết kế mạch in hiệu quả.

• Tác giả: Ngô Tùng Huy
• Người hướng dẫn: Ts. Đỗ Đức Trí
• Trường học: Trường Đại Học Sư Phạm Kỹ Thuật Thành Phố Hồ Chí Minh
• Chuyên ngành: CNKT Điện - Điện Tử
• Đề tài: Phân Tích Tính Toàn Vẹn Tín Hiệu Và Toàn Vẹn Nguồn Trong PCB Nhiều Lớp
• Loại tài liệu: khóa luận tốt nghiệp
• Năm xuất bản: 2023
• Địa điểm: Tp. Hồ Chí Minh

Mục lục chi tiết

• LỜI CẢM ƠN
• TÓM TẮT
• MỤC LỤC
• DANH MỤC HÌNH ẢNH
• DANH MỤC BẢNG
• CÁC TỪ VIẾT TẮT
• 1. CHƯƠNG 1: TỔNG QUAN VỀ ĐỀ TÀI
• 1.1. Tổng quan về đề tài
• 1.2. Lý do chọn đề tài
• 1.3. Mục tiêu đề tài, cách tiếp cận và phương pháp nghiên cứu
• 1.3.1. Mục tiêu đề tài
• 1.3.2. Cách tiếp cận
• 1.3.3. Phương pháp nghiên cứu
• 1.4. Đối tượng và phạm vi nghiên cứu
• 1.5. Cấu trúc đề tài
• 2. CHƯƠNG 2: PHƯƠNG PHÁP THIẾT KẾ MẠCH IN SỐ TỐC ĐỘ CAO VÀ CÁC VẤN ĐỀ CẦN QUAN TÂM
• 2.1. Mạch in số tốc độ cao
• 2.2. Vấn đề toàn vẹn tín hiệu (Signal Integrity)
• 2.3. Sự cách ly giữa các thành phần
• 2.4. Chất lượng tín hiệu trên một đường dây
• 2.5. Cách đi dây dẫn
• 2.6. Nhiễu xuyên âm (Crosstalk)
• 2.7. Mạng lưới phân bố nguồn đất (PDN)
• 2.8. Cách ly nguồn cấp
• 2.9. Mô hình hóa (Modeling) và các công cụ mô hình hóa
• 2.9.1. Các công cụ mô phỏng
• 2.10. Phương pháp luận thiết kế chung nhất
• 3. CHƯƠNG 3: ĐƯỜNG DÂY DÀI VÀ CÁC VẤN ĐỀ CẦN QUAN TÂM
• 3.1. Đường dây dài là gì?
• 3.2. Mô hình đường dây dài
• 3.3. Lý thuyết truyền sóng trên đường dây dài
• 3.3.1. Xây dựng các phương trình mô tả dòng điện, điện áp theo thời gian và theo khoảng cách
• 3.3.2. Các phương trình đặc tính của đường dây dài không tổn hao
• 3.3.3. Hệ số phản xạ và công thức tính trở kháng nhìn vào
• 3.3.4. Trở kháng đặc tính của các cấu hình cơ bản đường dây dài
• 3.4. Đường dây dài và sự phản xạ
• 3.4.1. Sự phản xạ do tải, nguồn, đường dây dài không phối hợp trở kháng
• 3.5. Phân tích ảnh hưởng của các phần tử gây gián đoạn đường dây
• 3.5.1. Phối hợp trở kháng cuối đường dây
• 3.5.2. Suy hao chèn (insertion loss)
• 3.5.3. Suy hao phản xạ (return loss)
• 3.5.4. Phản xạ do stub
• 3.5.5. Ảnh hưởng của tụ điện đầu vào receiver
• 3.5.6. Ảnh hưởng của điện dung giữa đường dây
• 3.6. Đường dây dài tổn hao, hiện tượng suy giảm rise time
• 3.6.1. Các nguyên nhân gây ra tổn hao
• 3.6.2. Tính toán tổn hao trên đường dây dài
• 3.6.3. Dải thông của đường dây dài
• 4. CHƯƠNG 4: VẤN ĐỀ NHIỄU XUYÊN ÂM TRONG MẠCH IN TỐC ĐỘ CAO
• 4.1. Nhiễu xuyên âm là gì
• 4.2. Hệ số NEXT (Near-end crosstalk) và FEXT (Far-end Crosstalk)
• 4.2.1. Hệ số NEXT
• 4.2.2. Hệ số FEXT
• 4.3. Mô phỏng nhiễu xuyên âm dùng phần mềm mô phỏng
• 4.4. Đường dây bảo vệ (guard trace)
• 5. CHƯƠNG 5: MẠNG LƯỚI PHÂN BỐ NGUỒN - ĐẤT
• 5.1. Tính toán trở kháng mục tiêu Ztarget
• 5.1.1. Tính dòng điện quá độ
• 5.1.2. Tính trở kháng mục tiêu
• 5.2. Các phần tử trong PDN
• 5.2.1. Mạch ổn áp VRM
• 5.2.2. Điện dung on-die
• 5.2.3. Điện cảm của package
• 5.3. Phân tích thiết kế chọn tụ điện
• 5.3.1. Điện cảm kí sinh theo mạch vòng kín
• 5.3.2. Sử dụng nhiều tụ
• 5.4. Lựa chọn giá trị tụ
• 5.5. Lựa chọn số lượng tụ
• 6. CHƯƠNG 6: ỨNG DỤNG TRONG THIẾT KẾ MODULE MẠCH IN PCB HIGHSPEED
• 6.1. Giới thiệu về sản phẩm và sơ đồ nguyên lý
• 6.2. Ước tính tổn hao, lựa chọn vật liệu
• 6.2.1. Ước tính tổn hao và lựa chọn vật liệu
• 6.2.2. Thiết kế stack-up
• 6.2.3. Tính toán stack-up
• 6.3. Mô phỏng trước khi đi dây, đánh giá mạch nguyên lý cho channel 2.4GHz trên miền thời gian (Pre-layout simulation, Verify circuit on time domain)
• 6.3.1. Mô phỏng rise-time của tín hiệu
• 6.3.2. Mô phỏng chất lượng tín hiệu tại 2.4
• 6.4. Mô phỏng và lựa chọn các thông số cho VIA trên miền tần số
• 6.4.1. Mô hình hóa VIA từ OSC ở TOP xuống lớp L52, một VIA signal sẽ đi kèm với một VIA GND
• 6.4.2. Mô hình hóa VIA từ L52 xuống DUT ở Bottom
• 6.5. Mô phỏng toàn bộ đường truyền trên miền tần số
• 6.6. Mô phỏng PI – PDN cho hai nguồn quan trọng VDD_CAP và VBAT
• 6.6.1. Nguồn VDD_CAP
• 6.6.2. Tổng kết phần mô phỏng PI
• 6.7. Mô phỏng Cross-talk cho những channel tín hiệu TMS, TCK, GPIO4 ở 10MHz và channel ANT_P_2 tại 2.
• 7. CHƯƠNG 7: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
• 7.1. Hướng phát triển
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Tổng quan Toàn vẹn Tín hiệu và Nguồn PCB Nhiều Lớp

Trong kỷ nguyên số, các thiết bị điện tử ngày càng trở nên phức tạp và đòi hỏi tốc độ xử lý dữ liệu cao hơn. Điều này dẫn đến sự gia tăng đáng kể về tần số hoạt động của các mạch in (PCB). Để đảm bảo hiệu suất và độ tin cậy của các thiết bị này, việc duy trì toàn vẹn tín hiệu (SI) và toàn vẹn nguồn (PI) trên PCB nhiều lớp trở thành một yếu tố then chốt. SI/PI trong PCB nhiều lớp đề cập đến khả năng truyền tải tín hiệu một cách chính xác và hiệu quả, đồng thời cung cấp nguồn điện ổn định và sạch cho các linh kiện điện tử. Khi tần số tín hiệu tăng lên, các hiệu ứng như phản xạ tín hiệu, nhiễu xuyên âm, suy hao tín hiệu và sụt áp nguồn trở nên nghiêm trọng hơn, đe dọa đến chất lượng tín hiệu và hoạt động ổn định của mạch. Việc phân tích và tối ưu hóa SI/PI đóng vai trò quan trọng trong việc giảm thiểu các vấn đề này và đảm bảo mạch hoạt động đúng như thiết kế. Các kỹ sư cần có kiến thức chuyên môn sâu rộng và kỹ năng phối hợp công việc để đảm bảo sản phẩm được thiết kế đáp ứng đầy đủ các yêu cầu kỹ thuật và chất lượng. Theo nghiên cứu của Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh năm 2023, 'Đồ án sẽ phân tích cách thức thiết kế PCB nhiều lớp sao cho đảm bảo tính toàn vẹn tín hiệu và nguồn, bao gồm đánh giá các yếu tố ảnh hưởng đến tính toàn vẹn, xác định mức độ ảnh hưởng của từng yếu tố, và đưa ra các giải pháp để đảm bảo tính toàn vẹn của PCB nhiều lớp.' Điều này nhấn mạnh tầm quan trọng của việc nghiên cứu và áp dụng các phương pháp phân tích và tối ưu hóa SI/PI trong thiết kế PCB nhiều lớp. Việc hiểu rõ các nguyên tắc cơ bản của SI/PI, kết hợp với việc sử dụng các công cụ mô phỏng và kiểm tra tiên tiến, sẽ giúp các nhà thiết kế tạo ra các mạch điện tử hiệu suất cao, ổn định và đáng tin cậy.

1.1. Tầm quan trọng của SI PI trong Thiết Kế PCB Tốc độ Cao

Trong các ứng dụng tốc độ cao, ngay cả những sai lệch nhỏ trong tín hiệu hoặc nguồn điện cũng có thể gây ra lỗi hệ thống nghiêm trọng. Phân tích toàn vẹn tín hiệu giúp đảm bảo rằng tín hiệu truyền đi không bị méo mó, suy hao hoặc nhiễu, trong khi phân tích toàn vẹn nguồn đảm bảo rằng nguồn điện cung cấp cho các linh kiện luôn ổn định và đáp ứng yêu cầu về điện áp và dòng điện. Việc kết hợp cả hai phân tích này là rất quan trọng để thiết kế các mạch điện tử hoạt động ổn định và đáng tin cậy. Các kỹ sư cần phải có khả năng đánh giá và lựa chọn các công nghệ mới nhất và phù hợp nhất để sử dụng trong sản phẩm của mình, đồng thời phải tối ưu hóa các kết nối trên mạch in để đạt được tốc độ truyền thông dữ liệu tối đa và giảm thiểu sự nhiễu và sai số.

1.2. Các yếu tố ảnh hưởng tới Toàn Vẹn Tín Hiệu SI

Nhiều yếu tố có thể ảnh hưởng đến toàn vẹn tín hiệu trong PCB nhiều lớp, bao gồm trở kháng đặc tính của đường truyền, hiện tượng phản xạ tín hiệu, nhiễu xuyên âm (crosstalk), suy hao tín hiệu và Jitter. Impedance control PCB rất quan trọng để giảm thiểu phản xạ tín hiệu và đảm bảo truyền tải tín hiệu hiệu quả. Crosstalk PCB xảy ra khi tín hiệu từ một đường truyền ảnh hưởng đến các đường truyền lân cận, gây ra nhiễu và làm giảm chất lượng tín hiệu. Suy hao tín hiệu PCB xảy ra do điện trở của dây dẫn và điện môi, làm giảm biên độ tín hiệu khi truyền qua đường truyền. Jitter đề cập đến sự thay đổi không mong muốn về thời gian của tín hiệu, có thể gây ra lỗi trong việc đọc dữ liệu. Do đó, cần hiểu rõ và kiểm soát các yếu tố này để đảm bảo SI tốt trong thiết kế PCB.

II. Thách thức và Vấn đề SI PI trong PCB Nhiều Lớp

Thiết kế PCB nhiều lớp với SI/PI tốt đặt ra nhiều thách thức đáng kể. Mật độ linh kiện cao, số lượng lớp lớn, và tốc độ tín hiệu ngày càng tăng làm cho việc kiểm soát các hiệu ứng điện từ trở nên khó khăn hơn. Một trong những thách thức lớn nhất là kiểm soát trở kháng (Impedance control PCB). Trở kháng không phù hợp có thể gây ra phản xạ tín hiệu, làm giảm chất lượng tín hiệu và gây ra lỗi. Nhiễu xuyên âm là một vấn đề khác, đặc biệt trong các thiết kế mật độ cao, trong đó các đường truyền tín hiệu nằm gần nhau. Suy hao tín hiệu tăng lên ở tần số cao, đòi hỏi việc lựa chọn vật liệu PCB phù hợp và thiết kế đường truyền cẩn thận. Bên cạnh đó, việc đảm bảo toàn vẹn nguồn (PI) cũng là một thách thức, đặc biệt khi các linh kiện yêu cầu dòng điện lớn và điện áp ổn định. Decoupling capacitors cần được lựa chọn và bố trí một cách chiến lược để giảm thiểu sụt áp nguồn và nhiễu. Việc giải quyết các thách thức này đòi hỏi các kỹ sư phải có kiến thức sâu rộng về lý thuyết điện từ, kinh nghiệm thiết kế và khả năng sử dụng các công cụ mô phỏng và kiểm tra tiên tiến.

2.1. Ảnh hưởng của Stackup PCB Nhiều Lớp đến SI PI

Stackup PCB nhiều lớp đóng vai trò quan trọng trong việc xác định SI/PI. Việc bố trí các lớp tín hiệu, lớp nguồn và lớp đất ảnh hưởng trực tiếp đến trở kháng đặc tính của đường truyền, nhiễu xuyên âm và khả năng cung cấp nguồn điện ổn định. Một stackup tốt nên có các lớp đất và nguồn liền kề với các lớp tín hiệu để giảm nhiễu và cải thiện SI. Khoảng cách giữa các lớp cũng cần được kiểm soát để đảm bảo trở kháng đặc tính phù hợp. Việc lựa chọn vật liệu PCB với hằng số điện môi thấp và hệ số suy hao thấp cũng quan trọng để giảm thiểu suy hao tín hiệu. Việc tính toán stackup PCB nhiều lớp cần được thực hiện cẩn thận để đảm bảo SI/PI tốt.

2.2. Vai trò của Vias trong Thiết Kế SI PI

Vias trong PCB là các lỗ dẫn điện kết nối các lớp khác nhau của PCB. Tuy nhiên, vias cũng có thể gây ra các vấn đề về SI/PI nếu không được thiết kế đúng cách. Vias có thể tạo ra trở kháng không liên tục, gây ra phản xạ tín hiệu. Điện cảm và điện dung ký sinh của vias cũng có thể ảnh hưởng đến hiệu suất của mạch. Để giảm thiểu các vấn đề này, cần sử dụng vias có kích thước nhỏ, bố trí gần các lớp đất, và sử dụng kỹ thuật via stitching để kết nối các lớp đất. Việc mô phỏng SI/PI cũng có thể giúp xác định và giải quyết các vấn đề liên quan đến vias.

III. Phương pháp Phân tích Toàn vẹn Tín hiệu trong PCB Nhiều Lớp

Phân tích toàn vẹn tín hiệu (SI) là quá trình đánh giá chất lượng tín hiệu khi nó truyền qua PCB. Quá trình này bao gồm việc xác định và giải quyết các vấn đề có thể gây ra suy hao, méo mó hoặc nhiễu tín hiệu. Có nhiều phương pháp phân tích SI, bao gồm mô phỏng, đo lường và kiểm tra. Mô phỏng SI sử dụng các công cụ phần mềm để mô phỏng hành vi của tín hiệu trong PCB. Kiểm tra SI bao gồm việc đo lường các thông số tín hiệu thực tế trên PCB. Cả hai phương pháp này đều quan trọng để đảm bảo SI tốt. Trong đó, mô phỏng SI/PI cho phép các nhà thiết kế dự đoán hiệu suất SI/PI của PCB trước khi chế tạo, giúp giảm thiểu rủi ro và chi phí.

3.1. Sử dụng Mô phỏng SI PI SI PI Simulation cho Thiết Kế Tối Ưu

Mô phỏng SI/PI là một công cụ mạnh mẽ để phân tích và tối ưu hóa SI/PI trong thiết kế PCB. Các công cụ mô phỏng cho phép các nhà thiết kế tạo ra các mô hình ảo của PCB và mô phỏng hành vi của tín hiệu và nguồn điện. Điều này cho phép các nhà thiết kế xác định và giải quyết các vấn đề tiềm ẩn trước khi chế tạo PCB, giúp giảm thiểu rủi ro và chi phí. Mô phỏng SI/PI có thể được sử dụng để phân tích trở kháng đặc tính, nhiễu xuyên âm, suy hao tín hiệu, sụt áp nguồn và nhiều vấn đề khác. Điều quan trọng là phải sử dụng mô hình chính xác và hiệu chỉnh để đảm bảo kết quả mô phỏng đáng tin cậy.

3.2. Phương pháp Impedance Control PCB cho SI Tốt hơn

Impedance control PCB là một kỹ thuật quan trọng để đảm bảo SI tốt. Bằng cách kiểm soát trở kháng đặc tính của đường truyền, có thể giảm thiểu phản xạ tín hiệu và cải thiện hiệu suất truyền tải tín hiệu. Impedance control có thể được thực hiện bằng cách điều chỉnh độ rộng, khoảng cách và chiều cao của đường truyền, cũng như hằng số điện môi của vật liệu PCB. Việc sử dụng các công cụ mô phỏng và đo lường trở kháng có thể giúp đảm bảo rằng trở kháng đặc tính của đường truyền nằm trong phạm vi chấp nhận được.

3.3. Giảm thiểu Crosstalk PCB để Cải thiện Toàn Vẹn Tín Hiệu

Crosstalk PCB là một vấn đề nghiêm trọng có thể làm giảm toàn vẹn tín hiệu. Để giảm thiểu crosstalk, cần phải cách ly các đường truyền tín hiệu nhạy cảm, sử dụng kỹ thuật shielding (che chắn), và tối ưu hóa bố trí PCB. Việc sử dụng các đường truyền vi sai (differential) cũng có thể giúp giảm crosstalk. Các công cụ mô phỏng có thể được sử dụng để phân tích crosstalk và xác định các khu vực có nguy cơ cao.

IV. Giải pháp Đảm bảo Toàn Vẹn Nguồn PI trong PCB Nhiều Lớp

Đảm bảo toàn vẹn nguồn (PI) là rất quan trọng để cung cấp nguồn điện ổn định và sạch cho các linh kiện điện tử. Các vấn đề về PI, chẳng hạn như sụt áp nguồn và nhiễu, có thể gây ra lỗi hệ thống và làm giảm hiệu suất. Có nhiều giải pháp để cải thiện PI trong thiết kế PCB, bao gồm sử dụng decoupling capacitors, tối ưu hóa bố trí PCB, và sử dụng các lớp nguồn và lớp đất. Decoupling capacitors giúp giảm thiểu sụt áp nguồn và nhiễu bằng cách cung cấp năng lượng tức thời cho các linh kiện. Việc bố trí PCB cần được tối ưu hóa để giảm điện cảm và điện trở của đường truyền nguồn. Việc sử dụng các lớp nguồn và lớp đất có thể giúp giảm nhiễu và cải thiện sự ổn định của nguồn.

4.1. Sử dụng Decoupling Capacitors để Giảm Sụt Áp Nguồn

Decoupling capacitors là một thành phần thiết yếu trong việc đảm bảo PI tốt. Chúng giúp giảm thiểu sụt áp nguồn và nhiễu bằng cách cung cấp năng lượng tức thời cho các linh kiện. Việc lựa chọn và bố trí decoupling capacitors cần được thực hiện cẩn thận để đảm bảo hiệu quả tối ưu. Các decoupling capacitors nên được đặt gần các chân nguồn của các linh kiện và sử dụng vias ngắn để kết nối với các lớp nguồn và lớp đất. Giá trị và số lượng decoupling capacitors cần được tính toán dựa trên yêu cầu về dòng điện và tần số của các linh kiện.

4.2. Tối ưu hóa Bố trí PCB PCB Routing để Cải thiện PI

Bố trí PCB đóng vai trò quan trọng trong việc đảm bảo PI tốt. Việc tối ưu hóa bố trí PCB có thể giúp giảm điện cảm và điện trở của đường truyền nguồn, từ đó cải thiện sự ổn định của nguồn. Các đường truyền nguồn nên được làm rộng và ngắn nhất có thể để giảm điện trở. Việc sử dụng các lớp nguồn và lớp đất cũng có thể giúp giảm nhiễu và cải thiện PI. Ngoài ra, cần tránh các góc nhọn và đường đi lòng vòng trong bố trí PCB.

V. Vật liệu PCB ảnh hưởng đến Toàn vẹn Tín hiệu SI

Vật liệu được sử dụng để xây dựng PCB có tác động lớn đến hiệu suất SI/PI. Hằng số điện môi (Dk) và hệ số tổn thất (Df) của vật liệu là những yếu tố quan trọng cần xem xét. Vật liệu có Dk thấp hơn cho phép tốc độ tín hiệu cao hơn và giảm độ trễ, trong khi vật liệu có Df thấp hơn giảm thiểu suy hao tín hiệu. Vật liệu FR-4 là vật liệu phổ biến và chi phí thấp, nhưng nó có thể không phù hợp cho các ứng dụng tần số cao. Các vật liệu cao cấp hơn, chẳng hạn như Rogers hoặc Teflon, cung cấp hiệu suất SI/PI tốt hơn, nhưng chúng cũng đắt hơn. Việc lựa chọn vật liệu PCB phù hợp là một sự cân bằng giữa hiệu suất và chi phí.

5.1. Ảnh hưởng của hằng số điện môi đến Suy hao Tín hiệu PCB

Hằng số điện môi của vật liệu PCB có ảnh hưởng đáng kể đến suy hao tín hiệu, đặc biệt ở tần số cao. Vật liệu có hằng số điện môi cao hơn sẽ gây ra suy hao tín hiệu lớn hơn, do đó làm giảm chất lượng tín hiệu và hiệu suất hệ thống. Để giảm thiểu suy hao tín hiệu, nên chọn vật liệu PCB có hằng số điện môi thấp, đặc biệt cho các ứng dụng tốc độ cao.

5.2. Ảnh hưởng của vật liệu tới Tản Nhiệt PCB

Một số vật liệu PCB có đặc tính dẫn nhiệt tốt hơn vật liệu khác. Điều này có thể quan trọng trong các ứng dụng mà tản nhiệt là một mối quan tâm. Một số vật liệu cũng dễ gia công hơn vật liệu khác. Điều này có thể quan trọng nếu bạn có dung sai chặt chẽ hoặc hình dạng phức tạp.

VI. Kiểm tra và Xác thực Toàn vẹn Tín hiệu và Nguồn PCB

Sau khi thiết kế PCB, điều quan trọng là phải kiểm tra và xác thực hiệu suất SI/PI. Điều này có thể được thực hiện bằng nhiều phương pháp, bao gồm đo lường, mô phỏng và kiểm tra. Đo lường bao gồm việc sử dụng thiết bị kiểm tra, chẳng hạn như máy phân tích mạng vector (VNA) và máy đo miền thời gian (TDR), để đo các thông số tín hiệu thực tế trên PCB. Mô phỏng bao gồm việc sử dụng các công cụ phần mềm để mô phỏng hành vi của tín hiệu và nguồn điện trên PCB. Kiểm tra bao gồm việc sử dụng PCB trong ứng dụng thực tế và quan sát hiệu suất của nó. Việc sử dụng kết hợp các phương pháp này có thể giúp đảm bảo rằng PCB đáp ứng các yêu cầu về hiệu suất SI/PI.

6.1. Sử dụng Phân tích TDR Time Domain Reflectometry

Máy đo phản xạ miền thời gian (TDR) là một công cụ quan trọng để kiểm tra hiệu suất SI. TDR gửi một xung điện vào đường truyền và đo các phản xạ. Bằng cách phân tích các phản xạ, có thể xác định các trở kháng không phù hợp, khuyết tật và các vấn đề khác có thể ảnh hưởng đến SI. TDR có thể được sử dụng để đo trở kháng đặc tính, vị trí của các phản xạ và độ lớn của các phản xạ.

6.2. Vai trò của Kiểm tra EMC EMI EMC in PCB

Kiểm tra EMC cũng là một phần quan trọng trong quá trình xác thực PCB. Kiểm tra EMC đảm bảo rằng PCB không phát ra quá nhiều nhiễu điện từ (EMI) và nó không dễ bị nhiễu từ các thiết bị khác. EMC có thể được cải thiện bằng cách sử dụng kỹ thuật shielding, filtering và grounding.

Trích đoạn nội dung tài liệu

Chương 1: Tổng quan về đề tài - Chương 2: Phương pháp thiết kế mạch in số tốc độ cao và các vấn đề cần quan tâm - Chương 3: Đường dây dài và các vấn đề cần quan tâm - Chương 4: Vấn đề nhiễu xuyên âm trong mạch in tốc độ cao - Chương 5: Mạng lưới phân bố nguồn đất - Chương 6: Ứng dụng trong thiết kế module - Chương 7: Kết luận và hướng phát triển 4 ĐỒ ÁN TỐT NGHIỆP CHƯƠNG 2: PHƯƠNG PHÁP THIẾT KẾ MẠCH IN SỐ TỐC ĐỘ CAO VÀ CÁC VẤN ĐỀ CẦN QUAN TÂM 2.1 Mạch in số tốc độ cao Ngày nay, các thiết bị có khả năng xử lý tính toán lớn và nhanh cũng như khả năng giao tiếp với các chuẩn giao tiếp có dây thông dụng với độ tích hợp ngày càng lớn như DDR3, PCIe, HDMI, Ethernet ngày càng được đòi hỏi trong các ngành tài chính, kế toán, dân dụng và công nghiệp Các chuẩn có dây hiện có tốc độ lên tới một vài Gb/s và có xung nhịp đồng hồ lên tới một vài GHz.1 cung cấp thông tin về chuẩn giao tiếp USB, rất phổ biến trong các thiết kế hiện đại. Tốc độ truyền nhận của chuẩn giao tiếp này tăng lên hàng năm theo xu hướng chung của các giao tiếp có dây.1 Máy tính nhúng Bảng 2.1 Các phiên bản chuẩn của USB Phiên bản USB Năm ra đời Tốc độ truyền nhận USB 1.2 2017 20 Gbit/s Khi các chuẩn giao tiếp có tốc độ truyền nhận dữ liệu đạt tới 100 Mbit/s hoặc xung nhịp đồng hồ đạt tới 100 MHz, một mạch in được coi là mạch in số tốc độ cao. Lý do là ở tần số này, các đặc tính của các phần từ trên mạch in không còn lý tưởng và có thể bỏ qua nữa. Gordon Moore, người đồng sáng lập của Intel, dự đoán rằng hiệu năng của máy vi tính sẽ tăng gấp đôi sau 18 tháng.

Điều này có nghĩa là tốc độ xử lý của lõi vi xử lý cũng 5 ĐỒ ÁN TỐT NGHIỆP như tốc độ truyền dữ liệu sẽ tăng gấp đôi. Chu kỳ một bit sẽ giảm khi tốc độ truyền nhận tăng. Các yếu tố ảnh hưởng đến toàn vẹn thời gian của mạch số cũng cần được tính toán, nhưng với các mạch tốc độ thấp, chúng thường bị bỏ qua.2 Định luật Moore Các ứng dụng như các cạc mở rộng PCIe hay gần đây là các máy tính nhúng hoặc máy tính dạng module đều sử dụng mạch in tốc độ cao. Những ứng dụng này bao gồm xử lý các nhiệm vụ cụ thể như xử lý hình ảnh và tiếng nói, cũng như là gateway cho các ứng dụng IoT như minh họa trong Hình 2.

Mạch in số tốc độ cao thường được thiết kế trên bo mạch in nhiều lớp (multilayer PCB) với các cấu trúc xếp lớp đặc biệt được gọi là stack-up quy định độ dày và hằng số điện môi chất nền, thứ tự các lớp tín hiệu và nguồn đất, cũng như yêu cầu về chất lượng tín hiệu… Hình 2.3 Stack-up phổ biến cho mạch in 6 lớp 6 ĐỒ ÁN TỐT NGHIỆP Đặc điểm của mạch in số tốc độ cao bao gồm mạch in xếp nhiều lớp, tích hợp lớn và tiêu thụ nhiều năng lượng do thường được sử dụng trong vi xử lý. Do đó, rất nhiều vấn đề có thể xảy ra. Vì vậy, thiết kế mạch in số tốc độ cao là một công việc phức tạp và cần có kiến thức lý thuyết để hiểu rõ các vấn đề liên quan đến chất lượng tín hiệu, chất lượng mạch nguồn và chất lượng thiết kế mang tầm hệ thống. Công việc mang tính ứng dụng là cần thiết để tổng quan các vấn đề một cách đơn giản và phù hợp với góc nhìn của các kỹ sư thiết kế hệ thống và kỹ sư đi dây.

Ngoài ra, việc hiểu các công cụ hỗ trợ như các luật hay phần mềm cũng như phạm vi sử dụng của chúng sẽ làm cho quá trình thiết kế hiệu quả và dễ dàng hơn. Tiếp theo, ta sẽ bắt đầu phân tích các vấn đề liên quan đến thiết kế mạch in số tốc độ cao. Ta cũng sẽ xem xét các công cụ hỗ trợ và phạm vi mà chúng được sử dụng trong quá trình thiết kế.2 Vấn đề toàn vẹn tín hiệu (Signal Integrity) 2.1 Via Via là một thành phần rất quan trọng trong thiết kế PCB (Printed Circuit Board). Nó kết nối các lớp địa chỉ khác nhau của PCB, cung cấp đường dẫn cho dòng điện và tín hiệu đi qua các lớp.

Tuy nhiên, Via cũng có thể gây ra nhiễu hệ thống và vấn đề về tiếp điểm. Trong miền tần số, các tính toán và phân tích phải được thực hiện để đánh giá tác động của via lên tín hiệu và nguồn điện. Tính toán via trên miền tần số bao gồm các bước chính sau: • Xây dựng mô hình Via: Để thực hiện phân tích, cần phải tạo ra mô hình Via phù hợp. Các thông số và đặc điểm vật lý của Via có thể được sử dụng để tạo ra mô hình Via.

• Tính toán Impedance: Via có thể tạo ra tác động đến điện trở và suy giảm tín hiệu. Bằng cách tính toán độ trở và độ suy giảm của Via, có thể đánh giá ảnh hưởng của nó đến hệ thống SI/PI. • Tính toán hệ số phản xạ (Reflection Coefficient): Via có thể tạo ra hiện tượng phản xạ tín hiệu. Bằng cách tính toán hệ số phản xạ, có thể đánh giá mức độ phản xạ và ảnh hưởng của nó lên tín hiệu.

• Phân tích nhiễu: Via cũng có thể tạo ra nhiễu (noise) trong hệ thống. Bằng cách phân tích nhiễu và đánh giá ảnh hưởng của Via lên hiệu suất hệ thống, có thể đảm bảo rằng nhiễu được kiểm soát và giới hạn trong các mức chấp nhận được. Cấu tạo của VIA: 7 ĐỒ ÁN TỐT NGHIỆP Hình 2.4 Cấu tạo Via Via là một thành phần quan trọng trong thiết kế PCB và bao gồm các thành phần sau: • Pad: Pad là phần đầu của Via, được sử dụng để kết nối các thành phần khác nhau trên PCB. Pad có thể có nhiều hình dạng và kích thước khác nhau, phụ thuộc vào yêu cầu và thiết kế của PCB.

• Barrel: Barrel là phần trung gian của Via, nằm giữa hai pad. Nó tạo ra đường dẫn dọc qua các lớp của PCB. Barrel có thể có đường kính và độ dày khác nhau, tùy thuộc vào yêu cầu của PCB. • Annular Ring: Annular Ring là khu vực trống xung quanh pad của Via.

Nó tạo ra một khoảng cách an toàn giữa pad và barrel của Via. Kích thước của annular ring có thể được điều chỉnh để đảm bảo độ cách điện và độ tin cậy của Via. • Anti-Pad: Anti-Pad là khu vực trống xung quanh Via, không có lớp địa chỉ hoặc lớp tín hiệu. Nó được sử dụng để ngăn cách các lớp không mong muốn khỏi Via và tạo ra đường cách điện.

Anti-Pad có thể được tạo ra bằng cách loại bỏ một phần của lớp địa chỉ hoặc lớp tín hiệu xung quanh Via. • Solder Mask: Solder mask là một lớp chất liệu chống nước và chống hóa chất được áp lên bề mặt PCB để bảo vệ các thành phần không cần thiết và tránh việc hàn hoặc sự cắt lớp địa chỉ và lớp tín hiệu xung quanh Via. Các thành phần trên đóng vai trò quan trọng trong đảm bảo độ tin cậy và hiệu suất của Via trong hệ thống SI/PI. Kích thước, hình dạng và đặc điểm của các thành phần Via được thiết kế dựa trên yêu cầu và điều kiện hoạt động của PCB, và cần được xem 8 ĐỒ ÁN TỐT NGHIỆP xét cẩn thận để đảm bảo tính chính xác và ổn định của Via trong quá trình truyền tải tín hiệu và nguồn điện.2 Sự cách ly giữa các thành phần Các thành phần PCB có mức độ dung sai nhiễu và hoạt động ở nhiều tốc độ tín hiệu khác nhau.

Phương pháp đơn giản nhất để cải thiện tính toàn vẹn tín hiệu là cô lập các thành phần trên PCB bằng vật liệu vật lý dựa trên tốc độ tín hiệu và độ nhạy của chúng. Một minh họa có thể được tìm thấy trong Hình 2. Trong ví dụ này, logic tốc độ cao, đầu vào/ra số và nguồn điện được coi là các mạch dẫn có nguy cơ cao đối với các dẫn xung clock và chuyển đổi dữ liệu nhạy cảm. Bố cục đầu tiên được trong Hình 2.5 đặt các mạch dẫn xung clock và chuyển đổi dữ liệu kề cận với các thành phần tạo nhiễu.

Các mạch dẫn nhạy cảm sẽ bị nhiễu và hiệu suất của chúng sẽ bị ảnh hưởng. Bố cục thứ hai rất tốt vì nó cung cấp logic tốc độ cao, đầu vào/ra số và cách ly vật lý các mạch dẫn nhạy cảm khỏi nguồn điện.5 Cách ly các khối chức năng trên PCB 2.3 Chất lượng tín hiệu trên một đường dây Tín hiệu có thể di chuyển từ một chip này sang một chip khác thông qua nhiều phần tử khác nhau, chẳng hạn như dây nối kết nối từ die của IC đến chân linh kiện, package của IC, đường dây PCB, via và các yếu tố khác. Do đó, chúng ta không chỉ quan tâm đến vật dẫn mang tín hiệu mà còn quan tâm đến đường dẫn tín hiệu trở về, còn được gọi là return path. Tín hiệu thường trả về các mặt nguồn – đất.

Do đó, nếu xem nguồn đất là đường tín hiệu trả về từ góc độ tín hiệu, thì thiết kế đường tín hiệu cũng cần cẩn thận như thiết kế các đường dẫn mang tín hiệu. Đó là bước đầu tiên quan trọng để tránh mọi vấn đề thiết kế sau này. 9 ĐỒ ÁN TỐT NGHIỆP Mạch vòng dòng điện của một tín hiệu trên mạch in bốn lớp được hiển thị trong Hình 2. Tín hiệu đi trên lớp 1 và đi xuống lớp 4 thông qua via (mang tín hiệu), tín hiệu trả về sẽ xuất hiện ở mặt trên (không phải toàn bộ chiều dày của lớp đồng) của lớp 2 và ở mặt dưới (không phải toàn bộ chiều dày của lớp đồng) của lớp 3 do các hiệu ứng mặt ngoài và khép vòng kín đi qua via nối giữa lớp 2 và lớp 3.

Mạch vòng dòng điện sẽ "đi tìm" trở kháng thấp nhất ở tần số cao (trở kháng thấp là nơi có điện cảm thấp nhất tại tần số cao). Trong các cấu trúc xếp lớp của mạch in nhiều lớp, đặc biệt là trong các trường hợp tín hiệu chuyển lớp đi dây và chuyển luôn các đường dẫn tham chiếu (ví dụ: từ mặt đất sang mặt nguồn), sự tham gia của tụ điện lọc nguồn (vì tín hiệu đi trên mạch in từ xung “0” lên “1” sẽ khác “1” xuống “0”), các via “stiching” và hiện tượng dòng xoáy (eddy current) mà tín hiệu dùng để đi theo đường dẫn mà nó mong muốn.