Chương 1: Tổng quan. Trong chương này, sinh viên thực hiện giới thiệu về hướng vi mạch nói chung và SRAM nói riêng. Giới thiệu về tình hình nghiên cứu hiện nay, mục tiêu của đề tài, giới hạn của đề tài cũng như bố cục của đồ án. 2 Chương 2: Cơ sở lý thuyết.
Ở chương này, sinh viên thực hiện nói về cấu tạo và các thành phần trong một bộ nhớ SRAM, nêu lên cụ thể các lý thuyết có liên quan và giới thiệu về phần mềm Cadence được sử dụng để thực hiện đề tài này. Chương 3: Thiết kế hệ thống. Ở chương này, sinh viên thực hiện phân tích quy trình đọc/ghi dữ liệu theo từng trường hợp cố định để đưa ra bản thiết kế hoàn chỉnh. Sau đó, ghép các thành phần lại và giải thích chức năng hoạt động của từng mạch.
Chương 4: Kết quả. Trong chương này, sinh viên thực hiện nói đến các vấn đề liên quan đến kiểm tra đánh giá các trạng thái đọc/ghi được thể hiện qua các trường hợp mô phỏng. Và sau đó cũng nói về phần thiết kế layout, ghép mạch hoàn chỉnh theo các tiêu chuẩn của thiết kế. Chương 5: Kết luận và hướng phát triển.
Trong chương này, sinh viên thực hiện sẽ đưa ra các kết luận về đề tài với những thành quả đã làm và đạt được, bên cạnh đó sẽ nêu những mặt còn hạn chế so với mục tiêu đã đề ra và nêu lên hướng phát triển lớn hơn cho đề tài trong tương lai. 3 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2. TỔNG QUAN VỀ BỘ BÁN DẪN Bộ nhớ bán dẫn là một thiết bị được sử dụng để lưu trữ dữ liệu số. Bao gồm bộ nhớ lõi từ, vì các chất bán dẫn điện tử này thuộc dạng rắn bao gồm các bóng bán dẫn tiếp giáp lưỡng cực (BJT) nên nó không thể được sử dụng thực tế để làm các phần tử lưu trữ kỹ thuật số.
Bộ nhớ bán dẫn sớm nhất có từ những năm 1960 với bộ nhớ lưỡng cực sử dụng bóng bán dẫn lưỡng cực. Bộ nhớ bán dẫn lưỡng cực làm từ các thiết bị rời rạc được Texas Instruments chuyển giao lần đầu tiên cho không quân Hoa Kỳ vào năm 1961. Về trạng thái rắn bộ nhớ tích hợp được ứng dụng Bob Norman tại Fairchild Semiconductor. Bộ nhớ bán dẫn lưỡng cực đầu tiên là SP95 được IBM giới thiệu vào năm 1965.
Trong khi bộ nhớ lưỡng cực cung cấp hiệu suất cải thiện hơn bộ nhớ lõi từ, nó không thể cạnh tranh với mức giá thấp hơn của bộ nhớ lõi từ. Bộ nhớ lưỡng cực không thể thay thế bộ nhớ lõi từ vì các mạch lật lưỡng cực quá lớn và đắt tiền. Ngày nay, người thực hiện nghe nhiều về flip flops như một thiết bị nhớ điện tử và thường thấy chúng được lắp ghép với nhau tạo thành các thanh ghi để lưu trữ và chuyển dịch dữ liệu. Flip-flops là phần tử bộ nhớ tốc độ cao được sử dụng bên trong của máy tính, nơi dữ liệu được chuyển tiếp liên tục từ nơi này sang nơi khác trong chu kỳ hoạt động.
Với sự phát triển và tiến bộ của công nghệ sản xuất LSI và VLSI, bộ nhớ bán dẫn với công nghệ sản xuất bóng bán dẫn lưỡng cực và CMOS đã trở nên phát triển và có tốc độ nhanh nhất hiện nay, giá thành cũng dần được giảm xuống. Liên quan đến cấu trúc chung của bộ nhớ bán dẫn, có thể dễ dàng nhận thấy chúng được hình thành từ các ô nhớ. Mỗi ô nhớ được gọi là một bit và một nhóm ô nhớ tạo thành một từ (word) nhớ dùng để biểu diễn các lệnh hoặc dữ liệu ở dạng nhị phân. Tuy nhiên, vì số lượng từ (word) trong bộ nhớ bán dẫn quá lớn, nên các phương pháp khác nhau để giảm thiểu số lượng đường tín hiệu trong thiết kế.
Khối giải mã địa chỉ sẽ được sử dụng, hình 2.1 biểu thị bộ nhớ bán dẫn có cấu trúc đầy đủ [9].1: Bộ nhớ bán dẫn có cấu trúc đầy đủ [4] Bộ nhớ sẽ có cấu trúc gồm nhiều hàng, mỗi hàng là một từ và trên mỗi từ đó sẽ có nhiều bit. Dung lượng bộ nhớ tăng lên thì chỉ có một chiều kích thước bộ nhớ được tăng, bởi chỉ có số từ được tăng trong khi số lượng bit trên mỗi từ là vẫn giữ nguyên. Điều này đã gây ra khó khăn cho việc tích hợp bộ nhớ. Bộ nhớ có hình dạng gần giống hình vuông sẽ tốt cho việc tích hợp bộ nhớ.
Một giải pháp được đưa ra là ghép khối và giải mã địa chỉ theo hàng và cột như hình 2. Trong mỗi khối như vậy sẽ có các đường bit cục bộ. Các đường cục bộ của các khối sẽ được nối ra các đường bit toàn cục. Với cách làm như vậy, chiều dài dây nối đi trong mỗi khối sẽ ngắn hơn điều này giúp tránh quá tải trên đường BL.
Để tiết kiệm được năng lượng do bởi mỗi lần giải mã địa chỉ, ta chỉ thao tác lên một khối [5].2: Cấu trúc bộ nhớ phân cấp [4] 5 Với các cấu trúc và thành phần như trên thì sinh viên thực hiện có các loại bộ nhớ được phân cấp như hình 2.3: Phân cấp cho bộ nhớ RAM: là phần cứng trong thiết bị máy tính nơi lưu giữ hệ điều hành và là bộ nhớ chính trong máy tính và tốc độ đọc/ghi nhanh hơn nhiều so với các loại lưu trữ khác, chẳng hạn như HDD, SSD và ổ đĩa quang. Thông tin lưu trên RAM chỉ là tạm thời. Dữ liệu được giữ lại trong RAM khi máy tính đang bật, nhưng nó sẽ bị mất khi máy tính tắt. Khi máy tính được khởi động lại, hệ điều hành và các tệp khác được tải lại vào RAM, thường là từ ổ cứng HDD hoặc SSD.
SRAM: là lưu giữ các bit dữ liệu trong bộ nhớ miễn là nguồn điện được cung cấp đầy đủ. Không giống như DRAM, lưu bit dữ liệu trong các pin chứa tụ điện và bóng bán dẫn, SRAM không cần phải làm tươi theo định kỳ. SRAM thường được sử dụng bên trong CPU vì tốc độ cao, SRAM cũng được sử dụng như bộ nhớ cache và bộ nhớ chính trong các máy chủ để có hiệu năng tốt nhất. 6 DRAM: là một loại bộ nhớ được sử dụng rộng rãi trên các hệ thống máy tính như là bộ nhớ chính.
Xét về công suất, nó có thể đạt được 8GB cho mỗi chip trong IC hiện đại. ROM: là bộ nhớ chính của bất kỳ hệ thống máy tính nào cùng với RAM, nhưng không giống như RAM, trong ROM thông tin nhị phân được lưu trữ vĩnh viễn. Thông tin được lưu trữ này được cung cấp bởi nhà thiết kế và sau đó được lưu trữ bên trong ROM. Sau khi được lưu trữ, nó vẫn ở trong thiết bị, ngay cả khi tắt và bật lại nguồn.
Thông tin được nhúng vào ROM dưới dạng các bit. PROM: là bộ nhớ chỉ đọc có thể lập trình. Đầu tiên nó được chuẩn bị dưới dạng bộ nhớ trống và sau đó nó được lập trình để lưu trữ thông tin. Sự khác biệt giữa PROM và ROM mặt nạ là PROM được sản xuất dưới dạng bộ nhớ trống và được lập trình sau khi sản xuất, trong khi ROM mặt nạ được lập trình trong quá trình sản xuất.
EPROM: Nó khắc phục được nhược điểm của PROM là khi đã được lập trình, mẫu cố định là vĩnh viễn và không thể thay đổi. Nếu một mẫu bit đã được thiết lập, PROM sẽ không sử dụng được, nếu mẫu bit phải được thay đổi. EEPROM: Nó tương tự như EPROM, ngoại trừ ở chỗ, EEPROM được trở lại trạng thái ban đầu bằng cách áp dụng tín hiệu điện, thay cho ánh sáng cực tím. Do đó, nó mang lại sự dễ dàng cho việc xóa, vì điều này có thể được thực hiện, ngay cả khi bộ nhớ được đặt trong máy tính.
Nó xóa hoặc ghi một byte dữ liệu tại một thời điểm. FLASH: là một loại bộ nhớ điện tĩnh có thể bị xóa và lập trình lại. Bộ nhớ flash có thể được dùng như một loại EEPROM mà ở đó nó có thể được đọc/ghi bằng điện và không mất dữ liệu khi ngừng cung cấp điện. THÀNH PHẦN CỦA SRAM 2.
Khối mảng ô nhớ Các mảng bộ nhớ SRAM được sắp xếp theo hàng và cột tương ứng gọi là WL, BL và BLB. Mỗi ô bộ nhớ được thiết kế bởi 6 transistor theo mô hình 6T SRAM và mỗi một vị trí có một địa chỉ duy nhất được xác định bởi giao điểm của một hàng và cột. Mỗi địa chỉ được liên kết với đường tín hiệu vào/ra dữ liệu, số lượng mảng trên chíp nhớ được xác định bởi tổng kích thước của bộ nhớ. Khối I/O Chịu trách nhiệm cho sạc trước BL, phát hiện bit được lưu trữ trong suốt hoạt động đọc và điều khiển BL trong quá trình ghi.
Tốc độ mà bộ nhớ phải hoạt động và số lượng dữ liệu I/O trên chip cũng được xác định. Khối điều khiển Chịu trách nhiệm cung cấp tín hiệu Clk cho tất cả các mạch khác, cấp tín hiệu để giải mã mạch, đầu vào dữ liệu và tín hiệu cho phép cho mạch đọc/ghi. Khối bộ giải mã Bộ giải mã “n” đường địa chỉ sang “2n” đường địa chỉ. Các dòng địa chỉ n-bit được chốt vào Clk và được đưa ra làm đầu vào.
Đầu ra của bộ giải mã được kết nối với từng WL của mảng ô nhớ. HOẠT ĐỘNG ĐỌC/GHI CỦA Ô NHỚ 6T SRAM Bộ nhớ truy cập ngẫu nhiên tĩnh SRAM được thiết kế với hai biến tần, được liên kết chéo giống như dạng chốt hình 2. Chốt này được thực hiện kết nối với BL và BLB và cả hai bóng bán dẫn M1 và M2. Hai bóng bán dẫn đều có khả năng thay đổi chế độ bật/tắt dưới sự kiểm soát của WL và toàn bộ quá trình được điều khiển bởi bộ giải mã địa chỉ.
Khi WL nối xuống đất thì hai bóng bán dẫn sẽ tắt và chốt bắt đầu giữ lại trạng thái.4: Cấu trúc 6T SRAM 8 Hình 2.5: Cấu trúc chi tiết 6T SRAM 2. Đọc dữ liệu Muốn lưu bit “0” vào ô nhớ thì các bóng bán dẫn M2 và M5 ở trạng thái tắt, M1 và M6 hoạt động ở chế độ tuyến tính. Do đó điện áp V1 = 0 và V2 = VDD trước khi các bóng bán dẫn truy cập ô nhớ được bật.6: Hoạt động đọc của 6T SRAM 9 Sau khi bộ giải mã bật các bóng bán dẫn đi qua M3 và M4, điện áp sẽ không thay đổi đáng kể vì không có dòng điện nào chạy qua M4. Mặt khác, M1 và M3 sẽ dẫn dòng khác 0 và điện áp sẽ bắt đầu giảm nhẹ.
Điện áp V1 sẽ tăng từ giá trị ban đầu của nó là 0. Điều này bộ khuếch đại và cảm nhận sẽ đọc bằng mạch đọc dữ liệu như hình 2.