Đồ án 1 thiết kế mạch tránh vật cản sử dụng cảm biến siêu âm trên fpga

Đồ án nghiên cứu 1 thiết kế mạch tránh vật cản sử dụng cảm biến siêu âm trên fpga, thiết kế chi tiết, tính toán kỹ thuật theo tiêu chuẩn, đánh giá tính khả thi dự án.

• Tác giả: Lê Hải Anh
• Người hướng dẫn: Ths. Nguyễn Thanh Ngọc
• Trường học: Học viện Kỹ thuật Mật mã
• Chuyên ngành: Điện tử - Viễn thông
• Đề tài: Thiết kế mạch tránh vật cản sử dụng cảm biến siêu âm trên FPGA
• Loại tài liệu: Đồ án
• Năm xuất bản: 2025
• Địa điểm: Hà Nội

Tóm tắt

I. Giới thiệu về Thiết kế Mạch Tránh Vật Cản với FPGA

Trong thời đại công nghệ 4.0, các hệ thống tự động hóa và robot thông minh đang trở nên ngày càng phổ biến. Thiết kế mạch tránh vật cản sử dụng cảm biến siêu âm trên nền tảng FPGA là một giải pháp tiên tiến cho các ứng dụng thực tiễn. Hệ thống này kết hợp cảm biến HC-SR04 với FPGA (Field Programmable Gate Array) để phát hiện và đo lường khoảng cách đến chướng ngại vật một cách chính xác. FPGA cho phép xử lý tín hiệu song song, tối ưu hóa tài nguyên và đảm bảo hiệu suất cao. Ứng dụng của mạch tránh vật cản rất đa dạng, từ robot di động, xe tự hành, cho đến các thiết bị IoT hiện đại. Đồ án này tập trung vào việc thiết kế, lập trình và triển khai hệ thống hoàn chỉnh với khả năng phản ứng kịp thời trước các chướng ngại vật trong môi trường thực tế.

1.1. Mục đích của Thiết kế Mạch Tránh Vật Cản

Mục đích chính của đồ án là xây dựng một hệ thống tránh vật cản hiệu quả dựa trên FPGA. Hệ thống cần phát hiện khoảng cách từ robot đến chướng ngại vật, xử lý dữ liệu từ cảm biến siêu âm và đưa ra quyết định điều khiển trong thời gian thực. Độ chính xác và tốc độ xử lý là những yêu cầu quan trọng. Ngoài ra, đồ án cũng nhằm nâng cao hiệu suất của các hệ thống robot tự động.

1.2. Phạm vi Nghiên cứu của Đề tài

Phạm vi nghiên cứu bao gồm thiết kế sơ đồ khối cho hệ thống, lập trình ngôn ngữ VHDL, mô phỏng trên Vivado, và kiểm thử trên bo mạch Arty A7. Hệ thống sử dụng cảm biến HC-SR04, màn hình LCD 16x2 và mô-đun hiển thị Pmod SSD. Các khối chính bao gồm khối xử lý HC-SR04, khối Dec_to_BCD, khối led7pmod và khối lcd_led.

II. Cơ Sở Lý Thuyết về FPGA và Cảm Biến Siêu Âm

FPGA (Field Programmable Gate Array) là một công nghệ cho phép lập trình phần cứng một cách linh hoạt, được ứng dụng rộng rãi trong các hệ thống nhúng và xử lý tín hiệu thời gian thực. Cảm biến siêu âm HC-SR04 là một thiết bị đo khoảng cách phổ biến, hoạt động bằng cách phát tín hiệu siêu âm và đo thời gian phản hồi. Kết hợp FPGA với cảm biến HC-SR04 cho phép xây dựng hệ thống tránh vật cản với độ chính xác cao và thời gian phản ứng nhanh. Ngôn ngữ VHDL (Very High Speed Integrated Circuit Hardware Description Language) được sử dụng để mô tả các khối logic trên FPGA. Phần mềm Vivado cung cấp môi trường mô phỏng và tổng hợp thiết kế, hỗ trợ kiểm thử toàn bộ hệ thống trước khi triển khai thực tế.

2.1. Tổng quan về Nền tảng FPGA

FPGA là một mảng cổng logic có thể lập trình được sau khi sản xuất. Kiến trúc FPGA bao gồm các khối logic có thể cấu hình, bộ nhớ, và các kết nối linh hoạt. Ưu điểm của FPGA là khả năng xử lý song song, hiệu suất cao, và tối ưu hóa tài nguyên. So với MCU (Microcontroller Unit), FPGA cung cấp tốc độ xử lý nhanh hơn cho các ứng dụng yêu cầu độ chính xác cao.

2.2. Đặc điểm của Cảm Biến Siêu Âm HC SR04

Cảm biến HC-SR04 có phạm vi đo từ 2cm đến 400cm với độ chính xác ±3cm. Cảm biến hoạt động dựa trên nguyên lý Doppler của sóng siêu âm. Tín hiệu đầu vào là pulse 10µs trên chân Trigger, tín hiệu đầu ra trên chân Echo có thời gian xung tỷ lệ với khoảng cách. Tần số hoạt động là 40kHz, đây là tần số tối ưu cho đo khoảng cách chính xác.

III. Giải Pháp Thiết Kế và Các Khối Chính của Hệ Thống

Giải pháp thiết kế cho mạch tránh vật cản bao gồm nhiều khối xử lý chuyên biệt được lập trình bằng VHDL. Khối HC-SR04 xử lý tín hiệu từ cảm biến siêu âm, tính toán khoảng cách dựa trên thời gian Echo. Khối Dec_to_BCD chuyển đổi giá trị thập phân thành mã BCD (Binary-Coded Decimal) để hiển thị trên các thiết bị đầu ra. Khối led7pmod điều khiển mô-đun hiển thị LED 7 đoạn, còn khối lcd_led quản lý hiển thị LCD 16x2. Mỗi khối được mô phỏng riêng biệt bằng testbench trước khi tích hợp vào hệ thống chung. Sơ đồ khối tổng quát cho thấy các kết nối giữa các module, đảm bảo dòng dữ liệu chuyển động mượt mà từ cảm biến đến các thiết bị hiển thị.

3.1. Khối Xử Lý HC SR04 và Đo Khoảng Cách

Khối HC-SR04 quản lý giao tiếp tín hiệu với cảm biến siêu âm. Khối gửi tín hiệu Trigger 10µs đến cảm biến, sau đó đo thời gian Echo để tính khoảng cách. Công thức tính: Khoảng cách = (Thời gian Echo × Vận tốc âm thanh) / 2. Máy trạng thái FSM quản lý các trạng thái hoạt động của khối, đảm bảo tuần tự hoạt động chính xác.

3.2. Khối Dec_to_BCD và Chuyển Đổi Dữ Liệu

Khối Dec_to_BCD chuyển giá trị thập phân thành mã BCD 4-bit cho mỗi chữ số. Quá trình này cần thiết để hiển thị dữ liệu khoảng cách trên LED 7 đoạn và LCD. Khối sử dụng thuật toán chia liên tiếp để tách từng chữ số thập phân, sau đó mã hóa thành BCD.

3.3. Khối Hiển Thị LED 7 Đoạn và LCD

Khối led7pmod điều khiển mô-đun Pmod SSD với 4 chữ số LED 7 đoạn. Khối chuyển mã BCD thành tín hiệu điều khiển các đoạn LED. Khối lcd_led quản lý giao tiếp I2C với LCD 16x2, hiển thị khoảng cách, trạng thái hệ thống và cảnh báo vật cản.

IV. Kiểm Thử Đánh Giá và Hướng Phát Triển Tương Lai

Kiểm thử hệ thống được thực hiện trên hai cấp độ: kiểm thử mô phỏng trên Vivado và kiểm thử phần cứng trên bo mạch Arty A7. Mỗi khối chức năng được kiểm thử riêng biệt bằng testbench trước khi tích hợp. Testbench cung cấp tín hiệu đầu vào và kiểm tra tín hiệu đầu ra để đảm bảo tính chính xác. Sau kiểm thử mô phỏng, hệ thống được lập trình lên FPGA và kiểm thử trên phần cứng thực tế. Đánh giá tài nguyên cho thấy tiêu thụ Slice LUT, Flip-Flop và Block RAM của hệ thống. Hướng phát triển tương lai bao gồm tối ưu hóa thuật toán, thêm nhiều cảm biến, nâng cao độ chính xác, và ứng dụng vào robot đa chức năng.

4.1. Quy Trình Kiểm Thử Mô Phỏng và Phần Cứng

Kiểm thử mô phỏng trên Vivado bao gồm mô phỏng hành vi các khối và mô phỏng timing để đảm bảo độ chính xác thời gian. Testbench được viết bằng VHDL testbench để sinh tín hiệu kích thích và xác minh kết quả. Kiểm thử phần cứng trên Arty A7 xác nhận hiệu suất thực tế, khả năng đo lường chính xác và phản ứng hệ thống với các chướng ngại vật.

4.2. Đánh Giá Kết Quả và Tài Nguyên FPGA

Kết quả kiểm thử cho thấy hệ thống hoạt động ổn định với độ chính xác ±2cm trong phạm vi 2-400cm. Tiêu thụ tài nguyên FPGA bao gồm Slice LUT, Flip-Flop và Block RAM, chiếm khoảng 25-30% tổng tài nguyên của Arty A7. Hiệu suất xử lý đạt thời gian phản ứng dưới 100ms.

4.3. Hướng Phát Triển và Ứng Dụng Mở Rộng

Hướng phát triển tương lai bao gồm thêm nhiều cảm biến siêu âm để tránh vật cản đa hướng, tích hợp camera cho nhận dạng vật cản, kết nối Bluetooth/WiFi cho điều khiển từ xa, và ứng dụng vào robot tự hành thương mại.

Trích đoạn nội dung tài liệu

CHƯƠNG 1: TỔNG QUAN VỀ ĐỀ TÀI 1. Đề tài Đồ án "Thiết kế mạch tránh vật cản sử dụng cảm biến siêu âm trên FPGA" tập trung nghiên cứu và phát triển một hệ thống nhúng có khả năng phát hiện, đo lường khoảng cách đến chướng ngại vật và đưa ra phản ứng phù hợp trong thời gian thực. Hệ thống được xây dựng dựa trên việc tích hợp cảm biến siêu âm HC-SR04, một thiết bị đo khoảng cách đơn giản nhưng hiệu quả, với nền tảng FPGA (Field Programmable Gate Array), một công nghệ lập trình phần cứng tiên tiến. FPGA cho phép xử lý tín hiệu song song, tối ưu hóa tài nguyên và đáp ứng nhanh các yêu cầu tính toán phức tạp, phù hợp với các ứng dụng đòi hỏi hiệu suất cao.

Đề tài kết hợp giữa thiết kế phần cứng số, lập trình bằng ngôn ngữ mô tả phần cứng VHDL và tích hợp cảm biến để tạo ra một hệ thống tránh vật cản đáng tin cậy. Cảm biến siêu âm HC- SR04 được chọn vì chi phí thấp, dễ sử dụng và khả năng đo khoảng cách chính xác trong phạm vi từ 2 cm đến 400 cm, phù hợp cho các ứng dụng thực tế. Hệ thống không chỉ hướng đến việc giải quyết bài toán kỹ thuật cụ thể mà còn khám phá tiềm năng của FPGA trong việc triển khai các giải pháp tự động hóa và robot thông minh. Đề tài mang ý nghĩa thực tiễn cao, đồng thời góp phần vào việc nghiên cứu và ứng dụng các công nghệ hiện đại vào các hệ thống nhúng, mở ra hướng phát triển mới trong lĩnh vực kỹ thuật điện tử và tự động hóa.

Mục đích nghiên cứu Đồ án được thực hiện nhằm đạt được các mục tiêu cụ thể trong việc thiết kế và triển khai hệ thống tránh vật cản sử dụng 1 cảm biến siêu âm trên FPGA. Trước hết, đồ án hướng đến việc xây dựng một hệ thống có khả năng phát hiện chướng ngại vật trong một phạm vi xác định và thực hiện các phản ứng phù hợp, chẳng hạn như dừng lại, phát tín hiệu cảnh báo hoặc thay đổi hướng di chuyển. Tiếp theo, đồ án tập trung vào việc ứng dụng ngôn ngữ VHDL để mô tả các khối chức năng phần cứng, từ đó tối ưu hóa thuật toán xử lý tín hiệu thu nhận từ cảm biến siêu âm, đảm bảo hệ thống hoạt động hiệu quả trên nền tảng FPGA. Bên cạnh đó, đồ án đánh giá hiệu suất của hệ thống thông qua các giai đoạn mô phỏng trên phần mềm và kiểm tra thực tế trên phần cứng, nhằm xác minh tính đúng đắn và độ tin cậy của thiết kế.

Một mục tiêu quan trọng khác là củng cố và nâng cao kiến thức của người thực hiện trong các lĩnh vực như thiết kế hệ thống nhúng, lập trình FPGA, xử lý tín hiệu số và tích hợp cảm biến. Kết quả của đồ án không chỉ dừng lại ở việc hoàn thiện một hệ thống cụ thể mà còn đặt nền tảng cho các nghiên cứu sâu hơn trong tương lai, đặc biệt trong các ứng dụng liên quan đến tự động hóa, robot và các hệ thống thông minh. Phạm vi nghiên cứu Phạm vi nghiên cứu của đồ án được xác định rõ ràng để đảm bảo tính khả thi trong khuôn khổ một đồ án tốt nghiệp. Về phần cứng, hệ thống sử dụng cảm biến siêu âm HC-SR04 làm thiết bị thu nhận dữ liệu chính, kết hợp với bo mạch FPGA, chẳng hạn như Altera DE10-Nano, Artix 7 hoặc các bo mạch tương tự, để xử lý tín hiệu.

Ngoài ra, hệ thống có thể tích hợp các linh kiện phụ trợ như đèn LED để hiển thị trạng thái, còi báo để phát tín hiệu cảnh báo hoặc động cơ để thực hiện các chuyển động đơn giản, tùy thuộc vào yêu cầu thiết kế. 2 Về phần mềm, đồ án tập trung vào việc thiết kế và lập trình các khối chức năng bằng ngôn ngữ VHDL, sử dụng phần mềm chuyên dụng như Quartus Prime, Vivado để mô phỏng và triển khai thiết kế lên FPGA. Các thuật toán xử lý tín hiệu từ cảm biến, bao gồm đo thời gian truyền sóng siêu âm và tính toán khoảng cách, được mô tả và tối ưu hóa để đảm bảo hiệu suất cao và sử dụng tài nguyên phần cứng hiệu quả. Chức năng chính của hệ thống là phát hiện chướng ngại vật trong phạm vi từ 2 cm đến 400 cm, theo thông số kỹ thuật của cảm biến HC- SR04, và thực hiện các phản ứng đơn giản như kích hoạt tín hiệu cảnh báo hoặc điều khiển chuyển động.

Về thực nghiệm, đồ án bao gồm hai giai đoạn chính: mô phỏng thiết kế trên phần mềm để kiểm tra tính đúng đắn của các khối chức năng và kiểm tra thực tế trên bo mạch FPGA trong môi trường phòng thí nghiệm. Đồ án không bao gồm việc triển khai hệ thống trên các nền tảng phức tạp như robot di động hoặc phương tiện tự hành thực tế. Thời gian thực hiện đồ án nằm trong khuôn khổ của một đồ án tốt nghiệp, tập trung vào các công đoạn phân tích yêu cầu, thiết kế hệ thống, lập trình, mô phỏng và kiểm tra thực tế. Hệ thống tránh vật cản sử dụng cảm biến siêu âm trên FPGA có tiềm năng ứng dụng rộng rãi trong nhiều lĩnh vực, đặc biệt trong bối cảnh công nghệ tự động hóa và trí tuệ nhân tạo đang phát triển mạnh mẽ.

Trong lĩnh vực robot tự hành, hệ thống có thể được tích hợp vào các robot di động để hỗ trợ tránh chướng ngại vật trong các môi trường phức tạp như nhà kho, bệnh viện, trường học hoặc khu vực sản xuất tự động. Điều này giúp tăng cường khả năng hoạt động độc lập và an toàn của robot. 3 Trong ngành giao thông thông minh, hệ thống có thể được ứng dụng trong các phương tiện tự hành, chẳng hạn như xe tự lái hoặc máy bay không người lái (drone), để phát hiện chướng ngại vật trên đường đi, từ đó đảm bảo an toàn và hiệu quả khi di chuyển. Trong công nghiệp, hệ thống hỗ trợ các dây chuyền sản xuất tự động bằng cách phát hiện và xử lý các vật cản bất ngờ, góp phần nâng cao năng suất và giảm thiểu rủi ro tai nạn lao động.

Ngoài ra, hệ thống còn có thể được sử dụng trong các thiết bị hỗ trợ người khuyết tật, chẳng hạn như thiết bị di chuyển dành cho người khiếm thị, giúp cảnh báo về các chướng ngại vật trong môi trường xung quanh. Trong lĩnh vực Internet vạn vật (IoT), hệ thống có thể được tích hợp vào các thiết bị thông minh trong gia đình, như máy hút bụi tự động hoặc hệ thống giám sát an ninh, để tăng cường tính năng tự động hóa. Kết quả của đồ án không chỉ mang lại giá trị thực tiễn thông qua các ứng dụng cụ thể mà còn đóng góp vào việc nghiên cứu và phát triển các hệ thống nhúng dựa trên FPGA. Hệ thống này mở ra hướng tiếp cận mới trong việc thiết kế các giải pháp tự động hóa chi phí thấp nhưng hiệu quả, đồng thời tạo tiền đề cho các nghiên cứu tiếp theo về tích hợp cảm biến và xử lý tín hiệu trong các ứng dụng thông minh.

CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2. Tổng quan về FPGA a) Khái niệm FPGA 4 FPGA là các mạch tích hợp mạnh mẽ cung cấp sự linh hoạt và đa dạng trong thiết kế phần cứng số. FPGA được sử dụng rộng rãi trong nhiều ngành và ứng dụng, bao gồm viễn thông, ô tô, hàng không vũ trụ, điện tử tiêu dùng và nhiều hơn nữa. Tổng quan về FPGA FPGA cũng được xem như một loại vi mạch bán dẫn chuyên dụng ASIC, nhưng nếu so sánh FPGA với những ASIC đặc chế hoàn toàn hay ASIC thiết kế trên thư viện logic thì FPGA không đạt đựợc mức độ tối ưu như những loại này, và hạn chế trong khả năng thực hiện những tác vụ đặc biệt phức tạp, tuy vậy FPGA ưu việt hơn ở chỗ có thể tái cấu trúc lại khi đang sử dụng, công đoạn thiết kế đơn giản do vậy chi phí giảm, rút ngắn thời gian đưa sản phẩm vào sử dụng.

Còn nếu so sánh với các dạng vi mạch bán dẫn lập trình được dùng cấu trúc mảng phần tử logic như PLA, PAL, CPLD thì FPGA ưu việt hơn các điểm: tác vụ tái lập trình của FPGA thực hiện đơn giản hơn; khả năng lập trình linh động hơn; và khác biệt quan trọng nhất là kiến trúc của FPGA cho phép nó có khả 5 năng chứa khối lượng lớn cổng logic (logic gate), so với các vi mạch bán dẫn lập trình được có trước nó. Thiết kế hay lập trình cho FPGA được thực hiện chủ yếu bằng các ngôn ngữ mô tả phần cứng HDL như VHDL, Verilog, AHDL, các hãng sản xuất FPGA lớn như Xilinx, Altera thường cung cấp các gói phần mềm và thiết bị phụ trợ cho quá trình thiết kế, cũng có một số các hãng thứ ba cung cấp các gói phần mềm kiểu này như Synopsys, Synplify. Các gói phần mềm này có khả năng thực hiện tất cả các bước của toàn bộ quy trình thiết kế IC chuẩn với đầu vào là mã thiết kế trên HDL (còn gọi là mã RTL). FPGA được tạo thành từ một lưới các khối logic lập trình và các kết nối có thể lập trình.

Các khối logic này có thể được cấu hình để thực hiện các chức năng logic khác nhau như AND, OR và XOR, cho phép người thiết kế tạo ra mạch số tùy chỉnh. Các kết nối cho phép kết nối các khối logic này với nhau theo các cấu hình khác nhau, cho phép tạo ra các thiết kế số phức tạp. Một trong những ưu điểm chính của FPGA là khả năng tái cấu hình. Khác với mạch tích hợp ứng dụng cụ thể (ASIC) được dây chuyền sản xuất cho một chức năng cụ thể, FPGA có thể được lập trình nhiều lần để triển khai các thiết kế khác nhau.

Điều này giúp FPGA linh hoạt và phù hợp cho việc tạo mẫu, phát triển và lặp nhanh các hệ thống số. b) Lợi ích của việc sử dụng FPGA Khả năng tích hợp: Lợi ích của FPGA là gì? Trước hết FPGA là một công nghệ linh hoạt, cho phép người dùng tùy chỉnh logic bên trong chip theo nhu cầu cụ thể của họ. Thay vì sử dụng IC cố định, FPGA mang lại khả năng tích hợp cao với khả năng kết 6 hợp nhiều chức năng trên cùng một chip. Điều này giúp giảm chi phí sản xuất và tối ưu hóa hiệu suất hệ thống.

Độ linh hoạt: Khả năng linh hoạt của FPGA cho phép người dùng thiết kế và tái thiết kế hệ thống một cách dễ dàng mà không cần thay đổi phần cứng vật lý. Do đó, giúp tăng tốc độ phát triển sản phẩm và giảm thời gian đưa sản phẩm ra thị trường.