Tổng quan nghiên cứu

Trong kỷ nguyên phát triển mạnh mẽ của các thiết bị điện tử cầm tay và hệ thống thu phát không dây (transceiver), mạch quản lý nguồn đóng vai trò then chốt quyết định đến thời lượng hoạt động và tính ổn định của toàn hệ sinh thái phần cứng. Các nguồn cấp từ pin thông thường cung cấp mức điện áp dao động từ 1.8V đến 3.8V, đòi hỏi các bộ chuyển đổi hạ áp phải tạo ra mức điện áp DC ổn định 1.5V với độ gợn sóng cực thấp. Phương pháp điều chỉnh nguồn tuyến tính truyền thống bộc lộ nhược điểm lớn khi tổn hao công suất trên biến trở chuyển thành nhiệt lượng rất cao (ví dụ làm sụt giảm 3V tại dòng 5A tạo ra lượng nhiệt thất thoát lên tới 15W), làm suy giảm nghiêm trọng tuổi thọ pin và đòi hỏi phiến tản nhiệt cồng kềnh. Ngược lại, các mạch nguồn xung hạ áp thông thường lại gặp thách thức lớn về nhiễu điện từ (EMI) và suy giảm hiệu suất khi thiết bị chuyển sang trạng thái tiêu thụ dòng tải thấp.

Nghiên cứu này tập trung giải quyết bài toán tối ưu hóa năng lượng thông qua đề xuất sơ đồ hoạt động và thiết kế chi tiết mạch hạ áp DC/DC Buck đồng bộ trên công nghệ vi mạch CMOS 65nm với tần số đóng ngắt 1 MHz. Mục tiêu trọng tâm của đề tài là xây dựng hệ thống điều khiển tích hợp 3 chế độ vận hành linh hoạt: điều chế độ rộng xung (PWM) khi dòng tải lớn, điều chế tần số (PFM) khi dòng tải nhỏ, và tự động chuyển sang chế độ Bypass khi điện áp đầu vào giảm xuống dưới 1.9V. Được hoàn thành vào tháng 09 năm 2020 tại Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh, công trình đã hiện thực hóa dải dòng tải làm việc từ 2mA đến 500mA. Kết quả đạt được cho thấy hiệu suất chuyển đổi đạt mức đỉnh 97% và duy trì tối thiểu 88% ở tải nhẹ, đồng thời kiểm soát độ gợn điện áp ngõ ra dưới 5mV ở chế độ PWM, mang lại giải pháp vượt trội cho các ứng dụng di động hiệu năng cao.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nền tảng lý thuyết của đề tài dựa trên nguyên lý bảo toàn năng lượng điện từ trong cuộn cảm theo định luật Faraday và lý thuyết điều khiển hồi tiếp âm trong hệ thống kín. Mạch nguồn xung DC/DC Buck sử dụng cặp khóa chuyển mạch công suất PMOS và NMOS phối hợp cùng bộ lọc LC thông thấp ngõ ra. Quá trình tích lũy và phóng thích năng lượng trên cuộn cảm tuân theo công thức năng lượng từ trường tỷ lệ với bình phương dòng điện, giúp điều chỉnh điện áp ngõ ra độc lập với sự biến thiên của nguồn vào và tải tiêu thụ.

Hai cơ chế điều khiển chủ đạo được tích hợp gồm điều chế độ rộng xung (PWM) với tần số cố định 1 MHz và điều chế tần số xung (PFM) với thời gian bật cố định. Tổng tổn hao công suất trên transistor được phân tích chi tiết gồm tổn hao dẫn $P_{con}$ (tỷ lệ thuận với điện trở kênh dẫn $R_{DS(on)}$ và chu kỳ xung D) cùng tổn hao chuyển mạch $P_{sw}$ (tỷ lệ thuận với tần số đóng ngắt $f_{sw}$, điện dung ký sinh $C_{oss}$ và thời gian chuyển mức $t_r, t_f$). Để đảm bảo độ ổn định toàn chu trình theo tiêu chuẩn Bode, hệ thống áp dụng mạng bù pha Type III tạo ra 1 cực tại gốc tọa độ DC, 2 điểm zero và 2 cực tần số cao. Cấu trúc bù này cung cấp góc dự trữ pha (Phase Margin) tối ưu từ 45 độ đến 60 độ và góc dự trữ biên độ (Gain Margin) từ -6 dB đến -12 dB, triệt tiêu hoàn toàn nguy cơ tự kích dao động do cặp cực phức của bộ lọc LC gây ra.

Phương pháp nghiên cứu

Nghiên cứu ứng dụng phương pháp thiết kế vi mạch tương tự ở mức transistor trên nền tảng phần mềm chuyên dụng Cadence Virtuoso, sử dụng bộ công cụ mô phỏng Spectre kết hợp với phần mềm Orcad để phân tích tín hiệu nhỏ và đáp ứng tần số vòng hở/vòng kín. Nguồn dữ liệu kiểm chứng được xây dựng từ quy trình thiết kế chuẩn CMOS 65nm với việc tối ưu hóa tỷ lệ kích thước hình học W/L cho từng khối chức năng.

Cỡ mẫu phân tích bao gồm các chuỗi quét thông số toàn diện theo miền thời gian (Transient) và miền tần số (AC Sweep) trên toàn bộ dải dòng tải từ 2mA đến 500mA, dải điện áp ngõ vào từ 1.8V đến 3.8V và nhiệt độ môi trường công nghiệp. Phương pháp phân tích góc quét PVT (Process - Voltage - Temperature) được lựa chọn nhằm bảo đảm mạch tích hợp hoạt động tin cậy dưới các điều kiện biên của công nghệ chế tạo bán dẫn. Hệ thống được tích hợp các khối mạch phụ trợ then chốt: khối điện áp tham chiếu Bandgap cung cấp chuẩn 0.8V không đổi theo nhiệt độ, mạch khởi động mềm (Soft-start) với thời gian nạp định chuẩn 250 microgiây, khối cảm biến dòng điện cuộn dây và mạch phát hiện mức điện áp nguồn pin.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình mô phỏng và phân tích hiệu năng mạch hạ áp DC/DC Buck đã chứng minh những ưu thế vượt trội về mặt kỹ thuật:

  • Tối ưu hóa hiệu suất trên toàn dải tải: Ở chế độ PWM với dòng tải từ 50mA đến 500mA, hiệu suất cực đại của bộ chuyển đổi đạt 97%. Khi dòng tải giảm sâu xuống mức 2mA, việc chuyển sang chế độ PFM giúp duy trì hiệu suất ở mức 88%, vượt trội hơn hẳn mức hiệu suất 50% đến 67% của các cấu trúc hạ áp đơn chế độ trong các nghiên cứu trước đây.
  • Ngưỡng chuyển chế độ chính xác và tin cậy: Mạch cảm biến dòng phát hiện chính xác thời điểm dòng điện trung bình qua cuộn cảm hạ xuống dưới ngưỡng 50mA đến 55mA. Sau 64 chu kỳ xung nhịp 1 MHz liên tiếp, hệ thống chuyển đổi mượt mà giữa PWM và PFM mà không xảy ra hiện tượng sụt áp bất thường.
  • Vận hành tối ưu ở chế độ Bypass khi suy giảm nguồn: Khi điện áp pin sụt giảm dưới 1.9V, mạch chuyển sang chế độ Bypass để nối trực tiếp đầu vào với đầu ra, loại bỏ hoàn toàn tổn hao đóng ngắt và giảm tối đa xung nhiễu EMI. Mạch tự động khôi phục chế độ chuyển mạch khi điện áp nguồn tăng trở lại mức 2.1V.
  • Đáp ứng động học và triệt tiêu gợn sóng xuất sắc: Với mạng bù Type III đạt góc dự trữ pha 54 độ tại tần số cắt 15.9 kHz, khi dòng tải biến thiên đột ngột từ 300mA lên 450mA (và ngược lại), độ vọt lố (overshoot) và sụt áp (undershoot) chỉ dừng ở mức 20mV. Độ gợn điện áp ngõ ra ở chế độ PWM duy trì dưới 5mV và ở chế độ PFM dưới 50mV.

Thảo luận kết quả

Sự vượt trội về hiệu suất ở vùng tải nhẹ bắt nguồn từ việc chế độ PFM đã giảm thiểu đáng kể số lần đóng ngắt transistor trong một đơn vị thời gian, từ đó triệt tiêu phần lớn tổn hao chuyển mạch $P_{sw}$. Đồng thời, mạch phát hiện dòng đảo chiều đã tự động khóa transistor NMOS phía dưới khi dòng qua cuộn cảm chạm mức 0A, ngăn chặn hiện tượng dòng điện chảy ngược từ tụ điện ngõ ra xuống đất gây lãng phí năng lượng trong chế độ DCM.

Khi so sánh với các công bố trên tạp chí IEEE sử dụng công nghệ cũ hơn (như node 350nm với chỉ số chất lượng FOM chỉ đạt từ 7 đến 340), thiết kế này tối ưu hóa diện tích vi silicon dưới 3 mm² và tương thích với mức điện áp thấp. Các kết quả mô phỏng được trực quan hóa mạch lạc qua đồ thị Bode thể hiện độ dịch pha 54 độ, biểu đồ đáp ứng quá độ điện áp ngõ ra theo bước nhảy dòng 150mA, và bảng so sánh thông số chi tiết giữa mục tiêu thiết kế và kết quả mô phỏng thực tế. Toàn bộ dữ liệu xác nhận hệ thống vận hành hoàn toàn ổn định và đạt các tiêu chuẩn khắt khe cho thiết bị thu phát vô tuyến.

Đề xuất và khuyến nghị

Nhằm hoàn thiện công nghệ và thúc đẩy khả năng ứng dụng thực tiễn của bộ chuyển đổi DC/DC Buck, bốn giải pháp trọng tâm được khuyến nghị thực hiện:

  • Triển khai chế tạo và đo kiểm chip vật lý (Tape-out): Nhóm nghiên cứu vi mạch cần phối hợp với các xưởng đúc bán dẫn để tiến hành tape-out trên quy trình CMOS 65nm trong vòng 6 đến 9 tháng tới, hướng tới mục tiêu kiểm chứng độ sai lệch giữa mô phỏng và thực tế ở mức dưới 3%, đảm bảo diện tích chip thực tế dưới 3 mm².
  • Tích hợp cuộn cảm và tụ điện trên cùng đế vi mạch: Đội ngũ thiết kế phần cứng nên nghiên cứu ứng dụng công nghệ đóng gói SiP (System-in-Package) hoặc tích hợp cuộn dây vi dải trên chip trong lộ trình 12 tháng, nhằm thu nhỏ kích thước cuộn cảm 10 µH và tụ điện 10 µF, giảm kích thước module nguồn tổng thể xuống dưới 5 mm².
  • Mở rộng dải điện áp ngõ vào và nâng cao công suất tải: Các kỹ sư R&D tại các doanh nghiệp bán dẫn cần mở rộng khả năng chịu áp của khối ngõ vào lên mức 5.0V và nâng dòng tải cực đại lên 1000mA (1A) trong thời gian 18 tháng, đáp ứng nhu cầu cấp nguồn cho các hệ thống vi xử lý đa nhân công suất lớn.
  • Phát triển khối điều khiển kỹ thuật số thích nghi (Digital Adaptive Control): Đơn vị phát triển công nghệ nguồn cần tích hợp thuật toán số tự động tinh chỉnh điểm chuyển mạch 50mA theo biến thiên nhiệt độ môi trường từ -40°C đến 125°C trong vòng 6 tháng, giúp duy trì điện áp ngõ ra 1.5V với độ gợn sóng ổn định dưới 3mV.

Đối tượng nên tham khảo luận văn

Công trình nghiên cứu mang giá trị thực tiễn và học thuật sâu sắc, đặc biệt hữu ích cho bốn nhóm đối tượng:

  • Kỹ sư thiết kế vi mạch tương tự và quản lý năng lượng (Analog IC Designers): Tiếp cận toàn diện phương pháp thiết kế các khối mạch phụ trợ ở mức transistor trên tiến trình CMOS 65nm, từ mạch Bandgap chuẩn 0.8V, mạch khuếch đại sai số Folded-Cascode, đến bộ bù Type III với góc pha 54 độ.
  • Học viên cao học và nghiên cứu sinh chuyên ngành Kỹ thuật Điện tử: Khai thác tài liệu làm quy chuẩn tham khảo phương pháp luận phân tích tín hiệu nhỏ, mô hình hóa toán học bộ chuyển đổi DC/DC và quy trình thiết kế mô phỏng trên nền tảng Cadence Virtuoso kết hợp Spectre.
  • Kỹ sư phát triển phần cứng IoT và thiết bị di động cầm tay: Vận dụng cơ chế điều khiển 3 chế độ (PWM/PFM/Bypass) để xây dựng hệ thống cấp nguồn hiệu suất cao từ 88% đến 97%, tối ưu hóa thời lượng pin cho các thiết bị thu phát vô tuyến hoạt động với dòng tải 2mA đến 500mA.
  • Giảng viên và nhà nghiên cứu tại các trường đại học khối kỹ thuật: Sử dụng hệ thống lý thuyết, các công thức tính chọn cuộn cảm 10 µH, tụ điện 10 µF và dữ liệu kiểm chứng theo chuẩn IEEE làm học liệu giảng dạy chuyên sâu về vi mạch tích hợp nguồn xung.

Câu hỏi thường gặp

Tại sao tác giả lựa chọn công nghệ CMOS 65nm thay vì các tiến trình sâu hơn như 22nm hay 16nm? Công nghệ CMOS 65nm sử dụng các transistor IO có khả năng chịu được mức điện áp nguồn từ 1.8V đến 3.8V từ pin Li-ion mà không bị đánh thủng lớp điện môi oxide mỏng. Các tiến trình nhỏ hơn như 22nm hay 16nm có điện áp đánh thủng thấp, độ lợi analog suy giảm mạnh và chi phí chế tạo đắt gấp 3 đến 5 lần, do đó 65nm là điểm cân bằng lý tưởng giữa hiệu năng và giá thành.

Cơ chế nhận diện để chuyển đổi giữa hai chế độ PWM và PFM diễn ra như thế nào? Mạch cảm biến dòng điện tích hợp liên tục theo dõi dòng qua cuộn dây. Khi dòng tải trung bình hạ xuống dưới ngưỡng 50mA đến 55mA và duy trì liên tục qua 64 chu kỳ xung nhịp 1 MHz, mạch logic điều khiển sẽ tự động chuyển mạch sang chế độ PFM nhằm cắt giảm tổn hao đóng ngắt, nâng hiệu suất tại dòng tải nhẹ 2mA lên 88%.

Chế độ Bypass đem lại lợi ích gì cho các thiết bị sử dụng nguồn pin? Khi pin bị phóng điện và điện áp ngõ vào tụt xuống dưới 1.9V, chế độ Bypass được kích hoạt để nối thẳng đầu vào tới đầu ra thông qua transistor công suất. Chế độ này loại bỏ hoàn toàn xung đóng ngắt, triệt tiêu nhiễu điện từ EMI gây hại cho khối thu phát sóng RF và kéo dài thời gian hoạt động khả dụng của thiết bị trước khi pin cạn hẳn.

Vai trò của mạng bù pha Type III trong việc ổn định điện áp ngõ ra là gì? Mạng bù Type III tạo ra 2 điểm zero tại 14 kHz và 15.9 kHz cùng các cực tần số cao tại 500 kHz, giúp nâng góc dự trữ pha lên 54 độ. Cấu trúc này triệt tiêu hoàn toàn góc lệch pha 180 độ do cặp cực của bộ lọc LC gây ra tại tần số 15.9 kHz, giữ cho mức vọt lố điện áp ngõ ra luôn dưới 20mV khi dòng tải biến thiên đột ngột 150mA.

Mạch khởi động mềm (Soft-start) có chức năng gì và hoạt động trong thời gian bao lâu? Mạch khởi động mềm được thiết lập với khoảng thời gian hoạt động định chuẩn 250 microgiây. Khối mạch này điều khiển điện áp tham chiếu tăng dần đều theo đường dốc tuyến tính, ngăn chặn hiện tượng dòng xung kích vượt ngưỡng giới hạn 600mA và loại bỏ hoàn toàn nguy cơ vọt lố điện áp tại ngõ ra 1.5V trong giai đoạn mở nguồn thiết bị.

Kết luận

  • Hoàn thiện thiết kế chi tiết bộ chuyển đổi hạ áp DC/DC Buck đồng bộ trên công nghệ CMOS 65nm với tần số chuyển mạch 1 MHz và điện áp ngõ ra chuẩn 1.5V.
  • Đạt hiệu suất chuyển đổi năng lượng vượt trội, dao động từ 88% ở dòng tải nhẹ 2mA đến mức đỉnh 97% ở dòng tải cực đại 500mA.
  • Đề xuất và tích hợp thành công kiến trúc điều khiển tự động 3 chế độ PWM, PFM và Bypass dưới ngưỡng 1.9V, giảm thiểu tối đa xung nhiễu EMI cho các ứng dụng thu phát.
  • Hệ thống đạt độ ổn định vững chắc với góc dự trữ pha 54 độ, kiểm soát độ gợn điện áp dưới 5mV và độ quá biến động tải dưới 20mV.
  • Trang bị đầy đủ các mạch bảo vệ tích hợp gồm mạch khởi động mềm 250 microgiây, khối ngắt dòng đảo chiều và cảm biến cảnh báo quá dòng 600mA.

Công trình là đóng góp quan trọng trong lĩnh vực vi mạch quản lý năng lượng hiệu năng cao, mở ra hướng ứng dụng rộng rãi cho các thế hệ thiết bị di động và cảm biến thông minh. Trong giai đoạn 12 tháng tiếp theo, nhóm nghiên cứu hướng tới việc hiện thực hóa chip vật lý để thương mại hóa công nghệ. Quý độc giả, chuyên gia và kỹ sư quan tâm có thể khai thác tài liệu chi tiết của luận văn để ứng dụng vào các dự án thiết kế phần cứng viễn thông tiên tiến.