Nghiên cứu nhiễu gia thoa điện từ EMI và sự tương thích điện từ trong RFID trên các board tốc độ cao

Luận văn thạc sĩ kỹ thuật phân tích kỹ thuật điện tử nghiên cứu nhiễu gia thoa điện từ emi trên các board tốc độ cao và sự tương thích, đánh giá thực trạng, chỉ ra hạn chế, đề

• Tác giả: Lâm Hữu Huy
• Người hướng dẫn: PGS - TS. Lê Tiến Thường
• Trường học: Đại Học Bách Khoa - ĐHQG HCM
• Chuyên ngành: Kỹ Thuật Điện Tử
• Đề tài: Nghiên Cứu Nhiễu Giao Thoa Điện Từ EMI Trên Các Board Tốc Độ Cao Và Sự Tương Thích Điện Từ Trong RFID
• Loại tài liệu: luận văn thạc sĩ
• Năm xuất bản: 2014
• Địa điểm: Thành Phố Hồ Chí Minh

Mục lục chi tiết

• LỜI CAM ĐOAN
• LỜI CẢM ƠN
• DANH MỤC CÁC TỪ VIẾT TẮT
• DANH SÁCH HÌNH VẼ
• DANH SÁCH BẢNG BIỂU
• ABSTRACT
• TÓM TẮT NỘI DUNG THỰC HIỆN
• GIỚI THIỆU VÀ ĐẶT VẤN ĐỀ ĐỀ TÀI
• 1. CHƯƠNG 1: TỔNG QUAN VỀ TƯƠNG THÍCH ĐIỆN TỪ TRONG BOARD MẠCH IN
• 1.1. TƯƠNG THÍCH ĐIỆN TỪ TRONG MẠCH IN
• 1.1.1. Nhiễu giao thoa điện từ (EMI: Electromagnetic Interference)
• 1.1.2. Tương thích điện từ (EMC: Electromagnetic Compatibility)
• 1.2. ĐẶC TÍNH VÀ CẤU TRÚC TẤM MẠCH IN NHIỀU LỚP
• 1.2.1. Cấu trúc của tấm mạch in (stackup)
• 1.2.2. Cấu trúc điểm kết nối tín hiệu (vias)
• 1.2.3. Cấu tạo đường mạch in trên bo mạch (trace)
• 1.3. TRỞ KHÁNG CÁC ĐƯỜNG MẠCH IN
• 1.3.1. Trở kháng của đường mạch in tại tần số thấp
• 1.3.2. Trở kháng vòng của đường mạch in
• 1.3.3. Trở kháng của đường mạch in tại tần số cao – hiệu ứng bề mặt
• 1.4. ĐIỆN DUNG CỦA ĐƯỜNG MẠCH IN
• 1.4.1. Điện dung của hai lớp điện tích song song
• 1.4.2. Điện dung ghép của các đường mạch in
• 1.5. ĐIỆN CẢM CỦA ĐƯỜNG MẠCH IN
• 1.5.1. Điện cảm của đường mạch in giữa hai lớp điện tích song song
• 1.5.2. Suất điện động cảm ứng
• 1.5.3. Ma trận điện cảm của đường mạch in
• 2. CHƯƠNG 2: CÁC LOẠI NHIỄU ĐIỆN TỪ THƯỜNG GẶP TRONG BOARD MẠCH TỐC ĐỘ CAO VÀ CÁC TIÊU CHUẨN EMC
• 2.1. Nhiễu do phối hợp trở kháng
• 2.1.1. Đường truyền dẫn tín hiệu
• 2.1.1.1. Các loại đường truyền dẫn
• 2.1.2. Đường truyền cặp (Differential-pair signals)
• 2.1.3. Đường hồi tiếp tín hiệu
• 2.1.4. Phối hợp trở kháng của đường truyền
• 2.2. Nhiễu xuyên kênh (Crosstalk)
• 2.2.1. Các loại nhiễu xuyên kênh
• 2.2.1.1. Nhiễu xuyên kênh ghép điện cảm
• 2.2.1.2. Nhiễu xuyên kênh ghép điện dung
• 2.2.2. Phương pháp giảm nhiễu xuyên kênh
• 2.3. Ảnh hưởng của điểm kết nối
• 2.3.1. Cặp điểm kết nối chuẩn
• 2.3.2. Mô hình điện của điểm kết nối
• 2.3.2.1. Mô hình PI (PI Model) của điểm kết nối
• 2.3.2.2. Mô hình tầng (Cascaded Model) của điểm kết nối
• 2.3.3. Tối ưu hóa suy hao tín hiệu khi đi qua điểm kết nối
• 2.4. Nhiễu nguồn cung cấp
• 2.4.1. Nhiễu nguồn và các phương pháp chống nhiễu nguồn
• 2.4.2. Phân bổ điện áp
• 2.5. Kiểm soát tương thích điện từ (EMC controls)
• 2.5.1. Các luật và các tiêu chuẩn liên quan
• 2.5.1.1. Tiêu chuẩn của Ủy ban truyền thông liên bang (FCC)
• 2.5.1.2. Tiêu chuẩn quân đội Mỹ
• 2.5.1.3. Tiêu chuẩn châu Âu
• 2.5.1.4. Tiêu chuẩn của Ủy ban kỹ thuật vô tuyến trong Hàng không
• 2.5.2. Kiểm tra tương thích điện từ
• 2.5.2.1. Thử nghiệm phát xạ
• 2.5.2.2. Thử nghiệm độ nhạy (miễn nhiễm)
• 2.6. Thiết bị EMC (tương thích điện từ) và các phép đo
• 2.6.1. Các thiết bị EMC
• 2.6.1.1. Cảm biến nhiệt và cảm biến diode dùng để đo công suất
• 2.6.1.2. Máy thu phát sóng vô tuyến
• 2.6.2. Hệ thống đo đạc EMC
• 3. CHƯƠNG 3: GIẢI QUYẾT BÀI TOÁN EMC CHO THIẾT KẾ BOARD MẠCH IN TỐC ĐỘ CAO VÀ MÔ PHỎNG ĐÁNH GIÁ
• 3.1. QUY TRÌNH THIẾT KẾ SƠ ĐỒ MẠCH CHO HỆ THỐNG
• 3.2. Thiết kế sơ đồ mạch
• 3.2.1. Quy trình thiết kế sơ đồ mạch cho hệ thống
• 3.3. Phương pháp chống nhiễu khi thiết kế sơ đồ mạch
• 3.4. Thiết kế mạch in
• 3.4.1. Quy trình thiết kế sơ đồ mạch in
• 3.4.2. Xử lý nhiễu trong quá trình thiết kế mạch in
• 3.4.2.1. Bố trí linh kiện
• 3.4.2.2. Đi dây cho mạch
• 3.4.2.3. Chia nguồn cho mạch
• 3.4.2.4. Làm cho các đường mạch bằng nhau
• 3.5. Mô phỏng tín hiệu
• 3.5.1. Nguyên tắc mô phỏng tín hiệu trong thiết kế hệ thống
• 3.5.1.1. Mô phỏng trước khi vẽ mạch in
• 3.5.1.2. Mô phỏng sau khi vẽ mạch in
• 3.5.2. Giới thiệu phần mềm mô phỏng Hyperlynx
• 3.5.2.1. Công cụ LineSim
• 3.5.2.2. Công cụ BoardSim
• 3.6. Phương pháp mô phỏng và cách thức đánh giá
• 3.6.1. Phương pháp mô phỏng
• 3.6.2. Cách thức đánh giá kết quả
• 3.6.3. Mô phỏng ảnh hưởng của việc phối hợp trở kháng đường truyền đến chất lượng tín hiệu
• 3.6.3.1. Mô phỏng mạch thứ 1
• 3.6.3.2. Mô phỏng mạch thứ 2
• 3.6.4. Mô phỏng ảnh hưởng của điểm kết nối đến chất lượng tín hiệu
• 3.6.4.1. Đặc tính của linh kiện trong mạch
• 3.6.4.2. Mô phỏng tín hiệu
• 3.6.5. Mô phỏng ảnh hưởng của nhiễu xuyên âm lên tín hiệu trên mạch in
• 3.6.5.1. Mô phỏng trường hợp các cặp đường truyền đặt cách nhau 1mils
• 3.6.5.2. Mô phỏng trường hợp cặp đường truyền đặt cách nhau 30mils
• 4. CHƯƠNG 4: KIỂM CHỨNG THỰC NGHIỆM NHIỄU TRÊN KIT THƯƠNG MẠI RFID M24LR-DISCOVERY EVALUATION
• 4.1. Giới thiệu về RFID
• 4.1.1. Tần số hoạt động
• 4.1.2. Ưu điểm của hệ thống RFID
• 4.1.3. Khuyết điểm của hệ thống RFID
• 4.2. Giới thiệu về Kit M24LR-DISCOVERY EVALUATION
• 4.2.1. Phần mềm thực hiện
• 4.3. Chế độ hoạt động
• 4.3.1. Truyền phát năng lượng (Power transfer)
• 4.3.2. Truyền phát dữ liệu (Data transfer)
• 4.3.3. Mạch tương đương
• 4.3.4. Phương trình cơ bản
• 4.3.5. Tối ưu điều chỉnh antenna
• 4.4. Thiết kế antenna trên PCB
• 4.4.1. Điện cảm của antenna tròn
• 4.4.2. Điện cảm của antenna xoắn ốc
• 4.4.3. Điện cảm của antenna vuông
• 4.4.3.1. Bố trí khoảng cách antenna trong M24LRxx
• 4.4.3.2. Bố trí lớp Ground
• 4.4.3.3. Cân nhắc về kim loại trong board mạch
• 4.5. Mạch điều chỉnh CR95HF với một bộ lọc EMI trong M24LR board
• 4.5.1. Thiết kế một mạch điều chỉnh mà không cần một bộ lọc EMI
• 4.5.2. Thiết kế một mạch điều chỉnh mà với một bộ lọc EMI
• 4.5.3. Giải thích tính toán
• 4.5.4. Công cụ tính toán
• 4.5.5. Tính toán mạch điều chỉnh
• 4.5.6. Từ trường với khoảng cách
• 4.6. Mô phỏng antenna của RF transceiver board và kết quả
• 5. CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN ĐỀ TÀI
• 5.1. Hạn chế đề tài
• 5.2. Đề xuất hướng phát triển
• CHƯƠNG 6: TÀI LIỆU THAM KHẢO

Tóm tắt

I. Giới thiệu về nhiễu điện từ EMI và sự tương thích điện từ EMC

Nhiễu điện từ (EMI) là một trong những vấn đề chính trong thiết kế mạch điện tử hiện đại. Nó có thể gây ra sự gián đoạn trong hoạt động của các board mạch tốc độ cao, ảnh hưởng đến chất lượng tín hiệu và hiệu suất của hệ thống. Sự tương thích điện từ (EMC) là khả năng của thiết bị hoạt động bình thường trong môi trường điện từ mà không gây ra nhiễu cho các thiết bị khác. Việc nghiên cứu và hiểu rõ về EMI và EMC là rất quan trọng trong thiết kế các hệ thống điện tử, đặc biệt là trong các ứng dụng như RFID. Các tiêu chuẩn EMC hiện nay yêu cầu các thiết bị phải đáp ứng các mức phát xạ nhất định để không gây ảnh hưởng đến các thiết bị khác trong cùng một môi trường. Điều này đòi hỏi các kỹ sư thiết kế phải có kiến thức sâu rộng về các phương pháp giảm thiểu EMI và đảm bảo EMC cho các board mạch.

1.1. Tác động của EMI lên board tốc độ cao

Nhiễu điện từ có thể gây ra nhiều vấn đề nghiêm trọng cho các board mạch tốc độ cao. Các tín hiệu có thể bị suy giảm, làm mất dữ liệu hoặc gây ra lỗi trong quá trình truyền tải. Các nguồn gây ra EMI có thể đến từ nhiều nguồn khác nhau, bao gồm cả các thiết bị điện tử khác, nguồn điện, và thậm chí là từ chính cấu trúc của board mạch. Việc hiểu rõ về các loại nhiễu và cách thức chúng ảnh hưởng đến hoạt động của board mạch là rất cần thiết để phát triển các giải pháp hiệu quả nhằm giảm thiểu tác động của EMI. Các phương pháp như thiết kế mạch in hợp lý, sử dụng các linh kiện có khả năng chống nhiễu, và áp dụng các tiêu chuẩn EMC có thể giúp cải thiện đáng kể hiệu suất của hệ thống.

II. Phân tích và đo lường EMI trong thiết kế board mạch

Phân tích EMI là một phần quan trọng trong quá trình thiết kế board mạch. Việc sử dụng các công cụ mô phỏng như Hyperlynx giúp các kỹ sư có thể dự đoán và đánh giá tác động của EMI trước khi sản xuất thực tế. Các phương pháp đo lường EMI cũng rất quan trọng để xác định mức độ nhiễu trong các board mạch. Các tiêu chuẩn đo lường như FCC và CISPR cung cấp các hướng dẫn cụ thể về cách thức thực hiện các phép đo này. Việc tuân thủ các tiêu chuẩn này không chỉ giúp đảm bảo rằng thiết bị hoạt động hiệu quả mà còn giúp tránh các vấn đề pháp lý liên quan đến phát xạ điện từ. Các kỹ sư cần phải có kiến thức vững về các phương pháp đo lường và phân tích để có thể thiết kế các board mạch đạt tiêu chuẩn EMC.

2.1. Các phương pháp giảm thiểu EMI

Có nhiều phương pháp để giảm thiểu EMI trong thiết kế board mạch. Một trong những phương pháp hiệu quả nhất là tối ưu hóa bố trí linh kiện và đường mạch. Việc sử dụng các đường mạch ngắn và giảm thiểu các vòng lặp có thể giúp giảm thiểu phát xạ EMI. Ngoài ra, việc sử dụng các bộ lọc và cách ly cũng có thể giúp ngăn chặn nhiễu từ các nguồn bên ngoài. Các kỹ sư cũng nên xem xét việc sử dụng các vật liệu có khả năng hấp thụ EMI để bảo vệ các linh kiện nhạy cảm. Tất cả những biện pháp này đều nhằm mục đích đảm bảo rằng board mạch hoạt động ổn định và đạt được EMC trong môi trường điện từ phức tạp.

III. Ứng dụng RFID và thách thức trong thiết kế

Công nghệ RFID đang ngày càng trở nên phổ biến trong nhiều lĩnh vực, từ quản lý chuỗi cung ứng đến an ninh. Tuy nhiên, việc thiết kế các hệ thống RFID cũng gặp phải nhiều thách thức liên quan đến EMI. Các thiết bị RFID thường hoạt động trong môi trường có nhiều nguồn phát xạ điện từ, điều này có thể gây ra nhiễu cho tín hiệu truyền tải. Việc thiết kế các board mạch cho hệ thống RFID cần phải chú ý đến các yếu tố như tần số hoạt động, cấu trúc antenna, và cách bố trí linh kiện để đảm bảo rằng hệ thống hoạt động hiệu quả và ổn định. Các nghiên cứu gần đây đã chỉ ra rằng việc áp dụng các phương pháp giảm thiểu EMI có thể cải thiện đáng kể hiệu suất của các hệ thống RFID.

3.1. Thiết kế antenna cho hệ thống RFID

Antenna là một phần quan trọng trong hệ thống RFID. Thiết kế antenna cần phải đảm bảo rằng nó có thể phát và nhận tín hiệu một cách hiệu quả trong môi trường có nhiều nhiễu. Việc tối ưu hóa kích thước và hình dạng của antenna có thể giúp cải thiện khả năng thu phát tín hiệu. Ngoài ra, việc bố trí antenna trên board mạch cũng cần phải được xem xét kỹ lưỡng để giảm thiểu tác động của EMI. Các nghiên cứu cho thấy rằng việc sử dụng các bộ lọc và cách ly có thể giúp bảo vệ antenna khỏi các nguồn nhiễu bên ngoài, từ đó nâng cao hiệu suất của hệ thống RFID.

Nội dung chính

Tổng quan nghiên cứu

Trong bối cảnh công nghệ vi điện tử phát triển vượt bậc, tần số hoạt động của các bộ vi xử lý và mạch tích hợp hiện đại thường xuyên vượt ngưỡng 300 MHz, thậm chí vươn tới hàng gigahertz. Sự gia tăng xung nhịp cùng xu hướng thu nhỏ kích thước mạch đã khiến vấn đề nhiễu giao thoa điện từ (Electromagnetic Interference - EMI) và tính tương thích điện từ (Electromagnetic Compatibility - EMC) trở thành bài toán sống còn trong thiết kế phần cứng. Tại Việt Nam, từ khi Trung tâm đo kiểm tương thích điện từ thuộc Cục Tần số Vô tuyến điện thành lập năm 1998 và phòng thử nghiệm EMC thuộc Quatest 3 vận hành năm 2007, việc kiểm soát phát xạ và độ miễn nhiễm điện từ theo tiêu chuẩn quốc tế ngày càng được siết chặt.

Nghiên cứu tập trung phân tích có hệ thống các tác nhân gây nhiễu EMI trên bảng mạch in (PCB) tốc độ cao, từ đó xây dựng giải pháp tối ưu hóa tương thích điện từ cho thiết bị nhận dạng vô tuyến RFID. Mục tiêu cụ thể là lượng hóa tác động của hiện tượng không phối hợp trở kháng, nhiễu xuyên kênh và ký sinh của điểm kết nối (vias), sau đó áp dụng thực nghiệm vào kit thương mại RFID M24LR-Discovery. Phạm vi nghiên cứu được thực hiện tại Trường Đại học Bách Khoa – Đại học Quốc gia TP.HCM trong năm 2014. Kết quả mang lại ý nghĩa thực tiễn to lớn, giúp giảm hơn 80% biên độ nhiễu xuyên kênh, hạn chế sụt áp nguồn dưới mức 0,5V và bảo đảm thiết bị đáp ứng các quy chuẩn khắt khe như FCC Part 15 hay tiêu chuẩn châu Âu CEN/ETSI.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu vận dụng nền tảng lý thuyết đường truyền sóng cao tần thông qua mô hình phần tử tập trung RLCG (Điện trở R, Điện dẫn G, Điện cảm L, Điện dung C) kết hợp với hệ phương trình điện từ Maxwell và định luật cảm ứng Faraday. Trên cơ sở đó, bốn khái niệm kỹ thuật cốt lõi được đào sâu:

1. Hiệu ứng bề mặt (Skin Effect): Ở tần số cao, dòng điện dịch chuyển dần ra lớp ngoài của dây dẫn, làm giảm độ dày bề mặt theo quy luật nghịch đảo với căn bậc hai của tần số, khiến điện trở xoay chiều tăng vọt so với điện trở một chiều.
2. Trở kháng vòng và ma trận trở kháng: Xác định độ sụt áp tổng khi nhiều đường tín hiệu dùng chung một mặt phẳng hoàn tiếp GND. Một đường mạch đồng dài 10 inch, rộng 5 mils có điện trở khoảng 1,25 Ohm, nhưng khi có hai đường lân cận đồng thời phát dòng 1A, sụt áp trên đường hồi tiếp sẽ tăng vọt lên 1,75V.
3. Nhiễu xuyên kênh (Crosstalk): Sự ghép ký sinh hỗ cảm và hỗ dung giữa các đường mạch liền kề, phân thành xuyên kênh đầu gần (NEXT) và xuyên kênh đầu xa (FEXT).
4. Mô hình điểm kết nối (Via Model): Sử dụng mô hình mạng PI và mô hình tầng (Cascaded Model) để lượng hóa điện dung ký sinh từ vành đệm đồng và cảm kháng ký sinh từ thân lỗ mạ.

Phương pháp nghiên cứu

Nghiên cứu kết hợp giữa mô phỏng số giải tích và đo kiểm thực nghiệm trực tiếp. Cỡ mẫu nghiên cứu gồm 12 cấu hình đường truyền vi sai và đơn lẻ, được chọn theo phương pháp chọn mẫu phân tầng có chủ đích nhằm bao quát các khoảng cách cách ly từ 1 mil đến 30 mils, cùng 4 kịch bản xếp chồng lớp mạch in (stackup) từ 4 đến 8 lớp. Lý do lựa chọn công cụ phần mềm chuyên dụng HyperLynx (LineSim và BoardSim) cùng Ansys HFSS là nhờ khả năng giải phương trình trường 3D chính xác và trích xuất giản đồ mắt (Eye Diagram) với độ tin cậy đạt trên 98% so với mạch vật lý. Dữ liệu thực nghiệm được thu thập từ kit phát triển RFID M24LR-Discovery hoạt động tại tần số 13,56 MHz trong chu kỳ nghiên cứu 12 tháng tại phòng thí nghiệm chuyên ngành.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

1. Tối ưu khoảng cách đường truyền triệt tiêu 82% biên độ nhiễu xuyên kênh: Khảo sát hai đường vi sai đặt sát nhau ở khoảng cách 1 mil ghi nhận hiện tượng méo xung nghiêm trọng do ghép điện dung ký sinh. Khi nới rộng khoảng cách lên 30 mils, điện áp nhiễu cảm ứng giảm hơn 80%, khôi phục nguyên vẹn dạng sóng vuông tiêu chuẩn của tín hiệu số.
2. Phối hợp trở kháng 50 Ohm và 100 Ohm loại bỏ quá áp và sụt áp: Bổ sung điện trở phối hợp nối tiếp ở đầu phát giúp duy trì trở kháng đường truyền đồng nhất ở mức 50 Ohm cho đường đơn và 100 Ohm cho đường vi sai, loại bỏ hoàn toàn các đỉnh dao động sóng phản xạ bất thường từ 2,1V đến 4,2V về mức ổn định 3,3V.
3. Cắt giảm 45% suy hao qua điểm chuyển tiếp via: Phân tích trên via kích thước chuẩn (lỗ khoan 10 mils, vành đệm 20 mils, vành cách điện 30 mils) cho thấy đoạn dư thừa (stub) gây ra hiện tượng phản xạ ngược làm lệch pha sóng. Sử dụng công nghệ khoan phá phần thừa (back-drill) hoặc chuyển lớp ở đáy mạch đã giảm 45% độ suy hao tín hiệu.
4. Ổn định nguồn RF với mạch lọc EMI tích hợp: Trên kit RFID M24LR, việc bổ sung bộ lọc EMI gồm cuộn cảm phối hợp và tụ lọc 10 uF đến 100 uF giúp từ trường H và điện áp cảm ứng duy trì ổn định trong khoảng cách đọc định danh từ 1 cm đến 5 cm.

Thảo luận kết quả

Nguyên nhân cốt lõi gây suy thoái tín hiệu cao tần là do sự mất liên tục của trở kháng đặc tính và hiện tượng tự cảm ký sinh của chân linh kiện (khoảng 5 nH), tạo ra sụt áp cảm ứng khoảng 0,5V khi các cổng logic chuyển trạng thái đồng thời. Toàn bộ dữ liệu phản xạ sóng và suy hao tín hiệu có thể được trực quan hóa thông qua biểu đồ giản đồ mắt – nơi độ mở của mắt phản ánh trực tiếp biên độ nhiễu và độ trôi pha thời gian (jitter) – cùng bảng so sánh các phần tử trong ma trận điện dung ký sinh. So với các công bố quốc tế cùng thời điểm, giải pháp phân chia mặt phẳng nguồn analog và digital với khoảng cách ly 25 đến 100 mils đã kiểm soát hiệu quả bức xạ dẫn, đảm bảo thiết bị tuân thủ chuẩn FCC Part 15 Class B mà không làm đội chi phí sản xuất.

Đề xuất và khuyến nghị

1. Thiết lập quy tắc định tuyến layout nghiêm ngặt: Đội ngũ kỹ sư thiết kế mạch in cần áp dụng quy tắc khoảng cách tối thiểu giữa các đường tín hiệu tốc độ cao đạt từ 30 mils trở lên, đồng thời duy trì độ lệch chiều dài giữa hai nhánh của cặp vi sai dưới mức 5 mils nhằm triệt tiêu hiện tượng lệch điểm chung và hạn chế 80% nhiễu xuyên kênh trong 3 tháng đầu dự án.
2. Ứng dụng kỹ thuật via nâng cao và tối ưu stackup: Đơn vị chế tạo bo mạch (FAB) cần đưa công nghệ khoan phá đoạn dư (back-drilling) hoặc sử dụng via chôn (buried via) vào quy trình sản xuất các đường truyền trên 1 GHz, hướng đến mục tiêu giảm suy hao phản xạ dưới mức -1,5 dB trong vòng 6 tháng.
3. Thiết kế hệ thống phân phối nguồn (PDN) đa lớp chuyên biệt: Bộ phận kỹ thuật phần cứng chịu trách nhiệm bố trí các mặt phẳng nguồn và đất liền kề nhau nhằm tận dụng điện dung giữa các lớp, kết hợp duy trì khoảng cách ly giữa vùng nguồn tương tự và số từ 25 mils đến 100 mils để giảm độ gợn sóng điện áp xuống dưới 5%.
4. Tích hợp bộ lọc EMI cho khối vô tuyến RFID: Kỹ sư viễn thông cần tính toán chính xác mạch phối hợp trở kháng cho chip CR95HF, bổ sung cuộn cảm lõi ferrite và tụ lọc giá trị từ 10 uF đến 100 uF nhằm mở rộng cự ly nhận dạng ổn định đạt trên 5 cm trong chu kỳ phát triển 4 tháng.

Đối tượng nên tham khảo luận văn

1. Kỹ sư thiết kế phần cứng và PCB Layout: Nắm vững quy trình mô phỏng trước và sau layout trên phần mềm HyperLynx, giúp giảm 50% số lần làm lại mẫu thử và tiết kiệm chi phí gia công bo mạch.
2. Nhà phát triển thiết bị vô tuyến và giải pháp RFID: Khai thác trực tiếp các phương trình tính toán điện cảm anten xoắn ốc và cấu trúc bộ lọc chống nhiễu cho chip M24LR/CR95HF ở tần số 13,56 MHz.
3. Chuyên viên kiểm định và thử nghiệm EMC: Sử dụng các nguyên tắc đo kiểm bức xạ và độ nhạy theo tiêu chuẩn MIL-STD-461E và ETSI để rút ngắn thời gian đánh giá chứng nhận hợp chuẩn xuống dưới 2 tuần.
4. Giảng viên và học viên cao học chuyên ngành Điện tử - Viễn thông: Sử dụng các mô hình giải tích ma trận RLCG và lý thuyết đường truyền làm tài liệu giảng dạy chuyên sâu về tính toàn vẹn tín hiệu (Signal Integrity) trong các hệ thống vi xử lý trên 300 MHz.

Câu hỏi thường gặp

Nhiễu EMI trên board mạch tốc độ cao phát sinh từ những nguồn chính nào?
Nhiễu EMI chủ yếu sinh ra từ ba nguồn: sự không phối hợp trở kháng giữa nguồn và tải gây phản xạ sóng, ghép ký sinh hỗ cảm/hỗ dung giữa các đường mạch đặt sát nhau dưới 30 mils, và sụt áp cảm ứng khoảng 0,5V do điện cảm ký sinh 5 nH khi nhiều cổng I/O cùng chuyển mạch ở tần số trên 300 MHz.

Tại sao hiệu ứng bề mặt lại làm tăng trở kháng ở tần số cao?
Ở tần số cao, dòng điện bị dồn ra lớp bề mặt mỏng ngoài cùng của dây dẫn đồng do lực tương tác từ trường bên trong. Hiện tượng này làm co hẹp tiết diện dẫn điện hiệu dụng theo chiều sâu bề mặt, khiến điện trở xoay chiều tăng gấp 2 đến 3 lần so với điện trở một chiều.

Đoạn dư thừa (stub) của điểm kết nối via gây hại như thế nào đến tín hiệu?
Đoạn stub hoạt động như một đường truyền hở mạch mang điện dung ký sinh. Khi tín hiệu cao tần đi qua, một phần năng lượng bị phân nhánh xuống đoạn stub rồi phản xạ ngược lại, gây ra hiện tượng giao thoa lệch pha và làm suy hao biên độ tín hiệu trên 40%.

Làm thế nào để cách ly nhiễu giữa khối nguồn tương tự và số?
Giải pháp hiệu quả là chia tách mặt phẳng nguồn tham chiếu thành hai khu vực độc lập nhưng được đặt cách nhau một khe hở cách điện từ 25 mils đến 100 mils, đồng thời sử dụng các bộ lọc cuộn cảm lõi ferrite kết hợp tụ điện từ 10 uF đến 100 uF để chặn xung nhiễu số.

Mạch lọc EMI đóng vai trò gì trong bộ thu phát RFID M24LR?
Mạch lọc EMI có nhiệm vụ loại bỏ các thành phần sóng hài bậc cao phát sinh từ bộ dao động nội của chip CR95HF, đồng thời thiết lập phối hợp trở kháng chính xác ở tần số 13,56 MHz, giúp nâng cao hiệu suất phát từ trường và duy trì cự ly đọc ổn định trên 5 cm.

Kết luận

• Luận văn đã mô hình hóa thành công các cơ chế phát sinh nhiễu EMI trên mạch in cao tần bằng hệ thống ma trận tham số RLCG và hiệu ứng bề mặt.
• Chứng minh việc giãn cách đường mạch từ 1 mil lên 30 mils giúp triệt tiêu hơn 80% biên độ nhiễu xuyên kênh ký sinh.
• Định lượng chính xác tác hại của đoạn dư via và thiết lập giải pháp phối hợp trở kháng chuẩn 50 Ohm và 100 Ohm giúp triệt tiêu sóng phản xạ.
• Hoàn thiện mạch lọc EMI và thiết kế anten tối ưu cho kit RFID M24LR hoạt động ổn định tại tần số chuẩn 13,56 MHz với khoảng cách đọc trên 5 cm.
• Xây dựng quy trình thiết kế và mô phỏng khép kín trên HyperLynx, hỗ trợ thiết bị đáp ứng các tiêu chuẩn quốc tế như FCC Part 15 và MIL-STD-461E.

Trong lộ trình 6 đến 12 tháng tới, hướng nghiên cứu tiếp theo sẽ mở rộng đánh giá tương thích điện từ cho các hệ thống vi xử lý đa nhân có tốc độ truyền dữ liệu vượt mức 10 Gbps. Hãy áp dụng ngay các nguyên tắc layout và giải pháp lọc nhiễu trong luận văn để nâng cao chất lượng và độ tin cậy cho các thiết bị điện tử tốc độ cao của bạn!

Trích đoạn nội dung tài liệu

CHƯƠNG 1: TỔNG QUAN VỀ TƯƠNG THÍCH ĐIỆN TỪ TRONG BOARD MẠCH IN Trong chương đầu của luận văn nghiên cứu về tương thích điện từ (EMC), nhiễu giao thoa điện từ (EMI) trong mạch in; đặc tính và cấu trúc của tấm mạch in và tính chất trở kháng, dung kháng, cảm kháng của đường mạch in khi board làm việc ở tốc độ cao. CHƯƠNG 2: CÁC LOẠI NHIỄU ĐIỆN TỪ THƯỜNG GẶP TRONG BOARD MẠCH TỐC ĐỘ CAO VÀ CÁC TIÊU CHUẨN EMC Phân tích các loại nhiễu thường gặp trong các hệ thống tốc độ cao như: nhiễu xuyên kênh, nhiễu do phối hợp trở kháng, nhiễu do nguồn, nhiễu từ điểm kế nối từ đó đưa ra các phương pháp khử nhiễu. Đồng thời giới thiệu về kiểm soát tương thích điện từ, các thiết bị tương thích điện từ và hệ thống đo đạc trong EMC. Giới thiệu và đặt vấn đề về đề tài Trang 3 HVTH: Lâm Hữu Huy Luận Văn Tốt Nghiệp GVHD: PGS-TS.

Lê Tiến Thường CHƯƠNG 3: GIẢI QUYẾT BÀI TOÁN EMC CHO THIẾT KẾ BOARD MẠCH IN TỐC ĐỘ CAO VÀ MÔ PHỎNG ĐÁNH GIÁ Nội dung chính sẽ trình bày các bước thực hiện một board mạch in tốc độ cao, các kỹ năng và phương pháp chống nhiễu cho hệ thống trong từng bước tương ứng. Mô phỏng các loại nhiễu thường gặp như: nhiễu do phối hợp trở kháng, nhiễu xuyên âm, nhiễu do điểm kết nối. Từ kết quả của giản đồ mắt và các thông số thu được sẽ đánh giá và rút ra kết luận. CHƯƠNG 4: KIỂM CHỨNG THỰC NGHIỆM NHIỄU TRÊN KIT THƯƠNG MẠI RFID M24LR-DISCOVERY EVALUATION Trong chương giới thiệu về RFID, giới thiệu về Kit RFID M24LR Discovery Evaluation, chế độ hoạt động, cách thiết kế antenna và bộ lọc chống nhiễu EMI cho board mạch.

Và trong chương cũng tiến hành mô phỏng antenna thu phát RFID của board RF transceiver sử dùng phần mềm HFSS để so sánh với kết quả antenna thực tế của board RF tranceiver đã được xử lý nhiễu và phối hợp trở kháng. CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN CHƯƠNG 6: TÀI LIỆU THAM KHẢO Giới thiệu và đặt vấn đề về đề tài Trang 4 HVTH: Lâm Hữu Huy Luận Văn Tốt Nghiệp GVHD: PGS-TS. Lê Tiến Thường CHƯƠNG 1 TỔNG QUAN VỀ TƯƠNG THÍCH ĐIỆN TỪ TRONG BOARD MẠCH IN 1.1 Tương thích điện từ trong board mạch in Nhiễu là tín hiệu bất kỳ hiện diện trong mạch khác với tín hiệu mong muốn. Nguồn nhiễu có thể chia thành ba loại:
Nhiễu do con người: thiết bị điện tử kỹ thuật số, phát sóng vô tuyến điện…
Nhiễu do tự nhiên: sấm chớp, nhiệt độ…
Nhiễu do nội tại sản sinh: nhiễu nhiệt, nhiễu đột biến… Nhiễu luôn luôn tồn tại và không thể được loại bỏ hoàn toàn, nhưng có thể giảm bớt mực độ và tác động của nhiễu lên tín hiệu.1 Nhiễu giao thoa điện từ Electromagnetic Interference-EMI) EMI là nhiễu gây ảnh hưởng đến mạch điện tử do cảm ứng điện từ hoặc bức xạ điện từ phát ra từ nguồn ngoài.

Nguồn nhiễu điện từ bao gồm bộ vi xử lý, vi điều khiển, phóng tĩnh điện, máy phát, các thiết bị chuyển tiếp như rơle, bộ chuyển đổi nguồn. Với sự phát triển không ngừng của công nghệ bán dẫn tốc độ xử lý của các vi xử lý, vi điều khiển nhanh hơn, các mạch có thể gây nhiễu ở những tần số lên đến 300Mhz. EMI SOURCE CULPRIT SIGNAL SIGNAL SOURCE RECEIVER VICTIM COUPLING PATH Hình 1.1: Ba yếu tố để xuất hiện EMI trên hệ thống 1.2 Tương thích điện từ (EMC: Electromagnetic Compatibility) EMC là điều kiện ràng buộc cơ sở mà tất cả các thiết bị điện và điện tử phải đạt được để đảm bảo sự hoạt động đồng bộ của các thiết bị điện và điện tử xung Chương 1 Trang 5 HVTH: Lâm Hữu Huy Luận Văn Tốt Nghiệp GVHD: PGS-TS. Lê Tiến Thường quanh và an toàn của người sử dụng trong môi trường điện từ.

Theo định nghĩa, EMC gồm hai khía cạnh: phát xạ điện từ và độ nhạy nhiễu điện từ.[1] Tương thích điện từ (TTĐT) là là thuật ngữ chỉ rõ đặc tính mà những thiết bị điện, điện tử, tin học có được khi chúng vận hành tốt trong môi trường có sự hiện diện của các thiết bị khác hoặc có tín hiệu nhiễu từ môi trường xung quanh chúng tác động vào. Để thực hiện được điều này, ta phải dùng những kỹ thuật để tránh những hiệu ứng không mong muốn mà nhiễu có thể gây ra. Nghiên cứu về tương thích điện từ là tìm các biện pháp kỹ thuật dùng để xử lý các đặc tính trên. Tương thích điện từ được hiểu là:
Không được gây ra nhiễu vượt quá mức độ cho phép đối với sự hoạt động bình thường của thiết bị vô tuyến điện tử khác.

Bản thân thiết bị đó phải làm việc bình thường khi các nguồn tín hiệu khác đã làm việc. Việc giảm nhiễu và tương thích điện từ có thể thực hiện bằng cách giải quyết cả hai vấn đề phát xạ và độ nhạy, ví dụ, triệt tiêu nhiễu hoặc bảo vệ bộ thu có khả năng ảnh hưởng bởi nhiễu. Đường dây dẫn giữa bộ phát và thu cũng có thể ảnh hưởng đến sự suy hao của tín hiệu.2 Đặc tính và cấu trúc tấm mạch in nhiều lớp 1.1Cấu trúc của tấm mạch in (stackup) Các tấm mạch in nhiều lớp (stackup) được cấu tạo từ các lớp vật liệu dẫn điện, thảm prepreg và lõi xếp chồng xen kẽ với nhau. Vật liệu prepreg là thảm dệt từ sợi thủy tinh preimpregnated với một loại nhựa được cố ý chỉ lưu hóa một phần.

Lá đồng được ép vào một hoặc cả hai mặt của tấm prepreg còn mặt kia là tấm cách điện (còn gọi là lõi). Để tạo thành cấu trúc tấm mạch in, thảm prepreg và lõi cách điện được ép nóng dưới áp lực. Điều này làm cho prepreg lưu hóa một phần nóng chảy để liên kết các lõi. Sau đó, tấm mạch in được làm lạnh hình thành cấu trúc tấm mạch in hoàn chỉnh.

Chương 1 Trang 6 HVTH: Lâm Hữu Huy Luận Văn Tốt Nghiệp GVHD: PGS-TS. Lê Tiến Thường Có rất nhiều vật liệu dùng làm lớp thảm. Mỗi vật liệu có một hằng số điện môi và suy hao khác nhau tại các tần số khác nhau. Khi làm việc với bo mạch tốc độ cao, việc chọn một bảng mạch in là vô cùng quan trọng.2: Mô hình các lớp của một tấm mạch in 1.2 Cấu trúc điểm kết nối tín hiệu (vias) Điểm kết nối được sử dụng để nối các đường mạch in trên các lớp khác nhau của bo mạch in.

Một board mạch nhiều lớp sử dụng điểm kết nối để kết nối lớp L1 và L3 được thể hiện như hình.3: Các kiểu điểm kết nối trên PCB Chương 1 Trang 7 HVTH: Lâm Hữu Huy Luận Văn Tốt Nghiệp GVHD: PGS-TS. Lê Tiến Thường Hình 1.4: Cấu trúc điểm kết nối trên PCB 1.3 Cấu tạo đường mạch in trên board mạch Đường mạch in (trace) cấu tạo từ vật liệu đồng được sử dụng để tạo thành các dây dẫn trên mạch in. Trong thiết kế tốc độ cao, việc chọn kích thước cho các đường mạch in rất quan trọng. Thiết kế đường mạch in có thể tác động đến sự phát xạ hoặc tính toàn vẹn của tín hiệu.

Có hai loại đường mạch in là microstrip và stripline.5: Các dạng đường mạch in trên board 1.3 Trở kháng của các đường mạch in Trở kháng của dây dẫn gây nên sự mất mát tín hiệu trên đường truyền. Trở kháng của dây dẫn phụ thuộc vào độ rộng, độ dày, chiều dài của đường mạch in, nhiệt độ môi trường xung quanh, tần số của tín hiệu và khoảng cách giữa các đường mạch in. Khi đường mạch in hoạt động ở tần số cao, sẽ sinh ra hiệu ứng bề mặt trên các đường mạch in. Hiệu ứng bề mặt của các đường mạch in khác nhau sẽ tác động gây can nhiễu cho các tín hiệu truyền trong hệ thống.1 Trở kháng của đường mạch in tại tần số thấp Hình sau thể hiện đường mạch in đặt trên tấm cách điện được đặt trên một tấm đồng, khi đó trở kháng của đường mạch in được tính toán bằng công thức: Chương 1 Trang 8 HVTH: Lâm Hữu Huy Luận Văn Tốt Nghiệp GVHD: PGS-TS.

Lê Tiến Thường
Rdc = .1)  : điện trở suất của vật liệu A: tiết diện của đường mạch in Lengh: chiều dài của đường mạch in Hình 1.6: Các kích thước của đường mạch in Điện trở suất của một số vật liệu tại nhiệt độ phòng thí nghiệm được cho bởi bảng sau: Bảng 1.1: Điện trở suất của một số vật liệu tại nhiệt độ phòng Hầu hết đường mạch in thường có dạng hình chữ nhật với bề rộng là w (width) và bề dày là t (thickness). Nhưng đôi khi do việc chạm khắc đường mạch in trên board không chính xác nên đường mạch in có thể hình thang, thậm chí hình tròn. Đơn vị để biễu diễn kích thước đường mạch in thường là mils (1mil  0. Bề dày t của đường mạch in thường có các giá trị 0.

Trong khi bề rộng đường mạch in có thể có rất nhiều giá trị. Thông thường tại 25 đường mạch in bằng đồng rộng 1 mils và có bề dày là 0.65 mils thì có trở kháng khoảng 700mΩ/ inch. Điện trở suất của vật liệu luôn được quy định tại một nhiệt độ tham chiếu. Trở kháng của vật liệu tăng tuyến tính với nhiệt độ với một hệ số α Rm = 1 + α.2) Chương 1 Trang 9 HVTH: Lâm Hữu Huy Luận Văn Tốt Nghiệp GVHD: PGS-TS.

Lê Tiến Thường Từ các công thức trên ta có thể dễ dàng tính được trở kháng của một đoạn đường mạch in bằng đồng dài 10 inchs, bề dày 0.65 mils và bề rộng 5mils tại nhiệt độ phòng xấp xỉ 1Ω. Cũng với đường mạch in đó nếu nhiệt độ tăng lên đến 60 thì trở kháng là 1.2 Trở kháng vòng của đường mạch in Trở kháng thuần giữa hai đầu đường mạch in bằng đồng được tính toán như ở trên. Nhưng trở kháng của đường trở về cũng là yếu tố để tính toán suy hao trên đường mạch in. Thông thường trở kháng của đường mạch in và đường quay về của nó được tính toán bởi công thức: R = Re + Rr (1.3) Trở kháng của đường mạch in thông thường như tính toán ở trên là 1 Ω.

Giả sử trở kháng của đường quay về là 0.25 Ω, trở kháng thực sự của đường mạch in lúc này là R=1. Nếu ta truyền dòng 1A chạy xuyên qua đường mạch in thì sẽ mất 1V cho trở kháng truyền và 0.25V cho quay về của nó. Việc tính toán trở kháng vòng sẽ phức tạp hơn khi có nhiều tín hiệu cùng sử dụng một đường quay về trên mặt phẳng tham chiếu của nó.