Giới thiệu dự án

Trong bối cảnh chuyển dịch năng lượng toàn cầu và sự phát triển vượt bậc của các hệ thống năng lượng tái tạo (điện mặt trời, điện gió), lưới điện thông minh, xe điện (EV) và truyền tải điện cao áp một chiều (HVDC), các bộ biến đổi nghịch lưu DC-AC đóng vai trò trung tâm trong chuỗi chuyển đổi công suất. Theo các báo cáo phân tích ngành điện tử công suất, nghịch lưu đa bậc (Multilevel Inverter - MLI) đã trở thành giải pháp tiêu chuẩn cho các ứng dụng trung áp và cao áp nhờ khả năng tạo ra điện áp đầu ra có dạng sóng tiệm cận hình sin, giảm thiểu sóng hài bậc cao (Total Harmonic Distortion - THD), giảm ứng suất điện áp ($dv/dt$) trên các khóa bán dẫn và thu nhỏ đáng kể kích thước bộ lọc thụ động (LC filter).

   +-------------------------------------------------------------------+
   |                    HỆ THỐNG NGUỒN DC (400V)                       |
   +-------------------------------------------------------------------+
                                    |
                    +---------------+---------------+
                    |                               |
              [ Tụ DC C1 ]                    [ Tụ DC C2 ]
              (200V Buffer)                   (200V Buffer)
                    |                               |
                    +---------------+---------------+
                                    | (Điểm trung tính 0V)
                                    v
   +-------------------------------------------------------------------+
   |             CẤU HÌNH NGHỊCH LƯU HÌNH F (F-TYPE MLI)               |
   |   Nhánh Pha A (4x MOSFET)            Nhánh Pha B (4x MOSFET)      |
   |   - S1A: 650V/38A (IPW60R055CFD7)    - S1B: 650V/38A (IPW60R055CFD7)
   |   - S2A..S4A: 300V/70A (IRFP4868)    - S2B..S4B: 300V/70A (IRFP4868)
   +-------------------------------------------------------------------+
                                    |
                                    v
   +-------------------------------------------------------------------+
   |                     ĐIỀU KHIỂN & BỘ LỌC ĐẦU RA                     |
   |   - Vi điều khiển DSP TMS320F28335 (Thuật toán SPWM đa sóng mang)  |
   |   - Mạch lọc LC (Lf = 3mH, Cf = 10uF)                              |
   |   - Tải thuần trở Rt = 12.1 Ohm (Po = 4kW, Vo = 220VAC, fo = 50Hz) |
   +-------------------------------------------------------------------+

Tuy nhiên, các cấu hình nghịch lưu đa bậc truyền thống đang đối mặt với nhiều rào cản kỹ thuật nghiêm ngặt:

  • Cấu hình Diode kẹp (Neutral Point Clamped - NPC-MLI): Đòi hỏi số lượng lớn diode kẹp ($4$ diode cho cấu hình 1 pha, $6$ diode cho cấu hình 3 pha), gây tổn hao dẫn lớn, phân bố nhiệt không đều và xuất hiện tình trạng mất cân bằng điện áp điểm trung tính.
  • Cấu hình hình T (T-Type MLI): Giảm bớt diode kẹp nhưng tồn tại nhược điểm lớn khi có tới hai khóa công suất trên mỗi nhánh pha ($S_{1x}$ và $S_{4x}$) phải chịu toàn bộ mức điện áp $V_{DC}$, làm tăng chi phí linh kiện bán dẫn điện áp cao và gia tăng tổn hao chuyển mạch.

Đề tài "Nghiên cứu và xây dựng cấu hình nghịch lưu hình F" được thực hiện bởi nhóm tác giả Phạm Quốc Thái, Nguyễn Thanh Nhựt dưới sự hướng dẫn của TS. Đỗ Đức Trí tại Khoa Điện - Điện tử, Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh (HCMUTE). Đề tài tập trung giải quyết triệt để bài toán tối ưu hóa cấu trúc bán dẫn bằng cách phát triển cấu hình nghịch lưu hình F (F-Type Inverter) 1 pha 5 bậc. Bằng cách tái cấu trúc liên kết và tách nút chung của các khóa công suất trong cấu hình hình T, cấu hình hình F chỉ còn duy nhất một khóa công suất ($S_{1x}$) chịu điện áp $V_{DC}$, trong khi ba khóa còn lại ($S_{2x}, S_{3x}, S_{4x}$) chỉ chịu một nửa điện áp nguồn ($V_{DC}/2$).

Mục tiêu cụ thể của dự án bao gồm:

  1. Phân tích nguyên lý hoạt động và xác lập trạng thái đóng ngắt cho cấu hình nghịch lưu hình F một pha năm bậc.
  2. Xây dựng giải thuật điều chế độ rộng xung hình sin đa sóng mang (Multicarrier SPWM) tích hợp thời gian trễ (Dead-time) chống trùng dẫn ngắn mạch (Shoot-through) và cơ chế bù suy giảm điện áp.
  3. Tính toán giải tích tổn hao công suất chi tiết (tổn hao dẫn, tổn hao chuyển mạch, tổn hao khôi phục ngược diode, tổn hao dead-time) và so sánh hiệu suất, chi phí định mức linh kiện (BOM) giữa 3 cấu hình: Hình F, Hình T và NPC.
  4. Thiết kế toàn diện phần cứng trên Altium Designer và chế tạo mô hình thực nghiệm công suất 4kW sử dụng vi điều khiển DSP TMS320F28335 của Texas Instruments.

Phạm vi nghiên cứu giới hạn ở mô hình thực nghiệm nghịch lưu 1 pha 5 bậc, điện áp đầu vào $V_{DC} = 400\text{V}$, điện áp xoay chiều đầu ra định mức $V_{AB} = 220\text{V}_{\text{rms}}$, tần số công nghiệp $f_o = 50\text{Hz}$, tần số đóng cắt $f_s = 10\text{kHz}$, cấp nguồn cho tải trở công suất danh định $4\text{kW}$ ($R_t = 12.1\Omega$).

Phân tích và thiết kế giải pháp

Phân tích hiện trạng

Để xác định vị thế kỹ thuật của cấu hình hình F, nhóm nghiên cứu đã tiến hành so sánh đối chuẩn (Benchmarking) với các cấu hình nghịch lưu thương mại phổ biến hiện nay:

Tiêu chí so sánh Nghịch lưu 2 bậc (Cầu H) Nghịch lưu NPC (3/5 bậc) Nghịch lưu Hình T (T-Type) Nghịch lưu Hình F (F-Type)
Số lượng khóa MOSFET/IGBT (1 pha) 4 8 8 8
Số lượng Diode kẹp bổ sung 0 4 (STPS60SM200CW) 0 0
Số khóa chịu điện áp $V_{DC}$ đầy đủ 4 ($100%$) 0 (Mỗi khóa $V_{DC}/2$) 4 ($50%$ tổng số khóa) 2 ($25%$ tổng số khóa - mỗi pha 1 khóa)
Số khóa chịu điện áp $V_{DC}/2$ 0 8 ($100%$) 4 ($50%$) 6 ($75%$ tổng số khóa)
Ứng suất điện áp $dv/dt$ & THD Rất cao Thấp Thấp Rất thấp (5 bậc điện áp)
Tổng tổn hao công suất nhánh (@4kW) Cao do đóng cắt $V_{DC}$ 47.341 W 34.975 W 34.459 W (Tối ưu nhất)
Tổng chi phí linh kiện bán dẫn Thấp 88.40 USD 77.76 USD 72.60 USD (Tiết kiệm nhất)

Yêu cầu kỹ thuật của hệ thống được phân loại theo mô hình MoSCoW:

  • Must have: Phát điện áp 5 bậc đối xứng ($\pm V_{DC}, \pm V_{DC}/2, 0$), mạch khóa chuyển mạch chống ngắn mạch shoot-through (dead-time tối thiểu $100\text{ns}$), giải thuật SPWM ổn định ở $10\text{kHz}$.
  • Should have: Giải thuật bù sụt áp do dead-time trên DSP, mạch cách ly quang tốc độ cao cho driver cổng Gate.
  • Could have: Tích hợp điều chế vector không gian SVM hoặc triệt tiêu sóng hài chọn lọc (SHE-PWM).
  • Won't have: Triển khai cấu hình 3 pha nối lưới trung áp trong giai đoạn thử nghiệm đầu tiên.

Thiết kế hệ thống

Kiến trúc hệ thống nghịch lưu hình F một pha năm bậc bao gồm 4 phân hệ chính: Phân hệ nguồn DC-link chia đôi điện áp, Phân hệ cầu nghịch lưu hình F, Phân hệ điều khiển số TMS320F28335, và Phân hệ mạch lọc LC đầu ra.

       +Vdc o-------+------------------+-----------------+
                    |                  |                 |
                  +[C1]              [S1A]             [S1B]
                    |                  |                 |
        0V  o-------+                  +----o Va         +----o Vb
                    |                  |                 |
                  +[C2]              [S2A]             [S2B]
                    |                  |                 |
                    |                  +-------+         +-------+
                    |                  |       |         |       |
                    |                [S3A]     |       [S3B]     |
                    |                  |       |         |       |
                    |                  +---[S4A]         +---[S4B]
                    |                  |                 |
       -Vdc o-------+------------------+-----------------+

Technology Stack và linh kiện sử dụng:

  1. Vi điều khiển điều khiển trung tâm: Texas Instruments TMS320F28335 (Kiến trúc C28x 32-bit Floating-Point DSP, xung nhịp 150 MHz, tích hợp 16 kênh ePWM độ phân giải cao).
  2. Môi trường lập trình nhúng: TI Code Composer Studio (CCS) v6.0+.
  3. Phần mềm mô phỏng: Powersim PSIM v11/v12 chuyên dụng cho điện tử công suất.
  4. Phần mềm thiết kế mạch: Altium Designer (Thiết kế PCB 2 lớp chống nhiễu EMC).
  5. Linh kiện bán dẫn công suất:
    • Khóa $S_{1A}, S_{1B}$: MOSFET IPW60R055CFD7 (Infineon, $V_{DS} = 650\text{V}$, $I_D = 38\text{A}$, $R_{DS(on)} = 55\text{m}\Omega$, $t_{rr} = 128\text{ns}$, $Q_{rr} = 0.77\mu\text{C}$).
    • Khóa $S_{2x}, S_{3x}, S_{4x}$ ($x=A, B$): MOSFET IRFP4868PbF (Infineon, $V_{DS} = 300\text{V}$, $I_D = 70\text{A}$, $R_{DS(on)} = 25.5\text{m}\Omega$, $t_{rr} = 351\text{ns}$, $Q_{rr} = 2.52\mu\text{C}$).
    • Diode so sánh trong NPC: Schottky Diode STPS60SM200CW (STMicroelectronics, $V_R = 200\text{V}$, $I_F = 60\text{A}$, $V_F = 0.69\text{V}$).
  6. Mạch lọc ngõ ra: Cuộn cảm $L_f = 3\text{mH}$, tụ điện $C_f = 10\mu\text{F}$.

Methodology

Phương pháp nghiên cứu kết hợp chặt chẽ giữa tính toán giải tích lý thuyết, mô phỏng kiểm chứng số và đo kiểm thực nghiệm trên mô hình thực:

  • Tiến độ triển khai: Đề tài thực hiện từ ngày 14/02/2022 đến ngày 07/07/2022 qua 5 giai đoạn: Khảo sát lý thuyết -> Mô phỏng PSIM -> Tính toán tổn hao & Thiết kế PCB -> Chế tạo lắp ráp phần cứng -> Đo kiểm tín hiệu và nghiệm thu kết quả.
  • Đánh giá rủi ro & giải pháp giảm thiểu:
    • Rủi ro ngắn mạch shoot-through: Xử lý bằng cách chèn phần cứng và phần mềm vùng chết dead-time $100\text{ns} - 500\text{ns}$.
    • Rủi ro quá nhiệt linh kiện: Tính toán tản nhiệt nhôm cưỡng bức quạt gió dựa trên phân tích tổn hao nhiệt $\sum P_{loss} \approx 35\text{W}$.
    • Nhiễu chuyển mạch trên đường Gate: Sử dụng đường mạch vi sai, bố trí tụ lọc nguồn gần chân IC Driver và dùng optocoupler cách ly quang hoàn toàn với khối DSP.

Implementation và kết quả

Development process

Quá trình điều khiển các khóa công suất trong nghịch lưu hình F 1 pha 5 bậc sử dụng 2 tín hiệu sóng điều khiển sin ($V_a, V_b$) lệch pha nhau $180^\circ$ so sánh với 2 sóng mang tam giác cùng pha ($V_{cr1}, V_{cr2}$) có tần số $f_s = 10\text{kHz}$:

$$\begin{cases} V_a = m \cdot \sin(2\pi f_o t) \ V_b = m \cdot \sin(2\pi f_o t - \pi) \end{cases} \quad (0 \le m \le 1)$$

Logic điều khiển chuyển mạch cho nhánh pha A được thiết lập như sau:

  • Khóa $S_{1A}$ đóng khi $V_a > V_{cr1}$ (Bán kỳ dương).
  • Khóa $S_{2A}$ đóng khi $V_a > V_{cr2}$.
  • Khóa $S_{3A}$ đóng khi $V_a \le V_{cr1}$ (Đảo trạng thái logic của $S_{1A}$).
  • Khóa $S_{4A}$ đóng khi $V_a \le V_{cr2}$ (Đảo trạng thái logic của $S_{2A}$).

Bảng trạng thái điện áp ngõ ra của nhánh pha A đối với điểm trung tính nguồn:

  • Trạng thái P ($+V_{DC}/2$): $S_{1A}, S_{2A}$ ON.
  • Trạng thái O ($0\text{V}$): $S_{2A}, S_{3A}$ ON.
  • Trạng thái N ($-V_{DC}/2$): $S_{3A}, S_{4A}$ ON.

Khi kết hợp 2 nhánh pha A và B, điện áp dây $V_{AB} = V_{AN} - V_{BN}$ tạo ra 5 bậc điện áp: $+V_{DC}$, $+V_{DC}/2$, $0$, $-V_{DC}/2$, $-V_{DC}$.

Đoạn mã cấu hình bộ điều chế PWM và tạo Dead-time trên vi điều khiển DSP TMS320F28335 (ngôn ngữ C / CCS6):

#include "DSP2833x_Device.h"
#include "DSP2833x_Examples.h"

#define EPWM_TBPRD  3750  // 150MHz / (2 * 10kHz * 1) = 7500 (Up-Down Count Mode -> TBPRD = 3750)
#define DEADTIME_FED_RED  15 // 15 * 6.67ns = 100ns Dead-time

void Init_F_Type_EPwm(void) {
    // Cau hinh ePWM1 cho Nhanh Pha A (S1A va S3A)
    EPwm1Regs.TBPRD = EPWM_TBPRD;
    EPwm1Regs.TBPHS.half.TBPHS = 0x0000;
    EPwm1Regs.TBCTR = 0x0000;
    EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // Sóng mang tam giác đối xứng
    EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE;
    EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1;
    EPwm1Regs.TBCTL.bit.CLKDIV = TB_DIV1;

    // Thiết lập so sánh ngõ ra Action Qualifier
    EPwm1Regs.AQCTLA.bit.CAU = AQ_SET;
    EPwm1Regs.AQCTLA.bit.CAD = AQ_CLEAR;

    // Cấu hình Dead-band Generator (Chống ngắn mạch shoot-through)
    EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE;
    EPwm1Regs.DBCTL.bit.POLSEL = DB_ACTV_HIC;      // Đảo cực tính cho khóa phụ
    EPwm1Regs.DBCTL.bit.IN_MODE = DBA_ALL;
    EPwm1Regs.DBRED = DEADTIME_FED_RED;            // Rising Edge Delay: 100ns
    EPwm1Regs.DBFED = DEADTIME_FED_RED;            // Falling Edge Delay: 100ns
}

void Update_SPWM_Duty(float32 modulation_index, float32 theta) {
    float32 duty_cycle_A = (1.0 + modulation_index * sin(theta)) * 0.5;
    EPwm1Regs.CMPA.half.CMPA = (Uint16)(duty_cycle_A * EPWM_TBPRD);
}

Testing và validation

1. Mô phỏng chỉ số điều chế và hiện tượng Over-modulation (PSIM)

Khi kiểm tra với các chỉ số điều chế $m \in {0.5; 1.0; 1.5; 2.0}$:

  • Tại $m = 0.5$: Điện áp ngõ ra chỉ đạt 3 bậc ($+V_{DC}/2, 0, -V_{DC}/2$).
  • Tại $m = 1.0$: Hệ thống đạt trọn vẹn 5 bậc điện áp, biên độ điện áp đỉnh đạt cực đại $V_{AB} = 400\text{V}$, dạng sóng sin tải sau lọc mịn với THD $< 2%$.
  • Tại $m > 1.0$ (Over-modulation): Xuất hiện hiện tượng xén phẳng đỉnh xung, làm tăng vọt thành phần sóng hài bậc cao và méo dạng điện áp tải.
Dạng sóng điện áp ngõ ra VAB (5 Bậc) trước khi qua lọc LC:
 VAB (V)
 +400V |              +------------+
       |              |            |
 +200V |        +-----+            +-----+
       |        |                        |
    0V +--------+                        +--------+                        +---
       |                                          |                        |
 -200V |                                          +-----+            +-----+
       |                                                |            |
 -400V |                                                +------------+
       +--------------------------------------------------------------------> Thời gian (t)

2. Phân tích định lượng tổn hao công suất (Analytical Loss Benchmarking)

Tính toán chi tiết trên nhánh pha A tại công suất định mức $P = 4\text{kW}$, dòng cực đại tải $I_{t,\max} = \frac{4000}{220} \cdot \sqrt{2} = 25.71\text{A}$, dòng hiệu dụng khóa $I_{rms} \approx 10.48\text{A}$:

  • Tổn hao chuyển mạch ($P_{sw}$): $$P_{sw} = \frac{1}{2} \cdot V_{DS} \cdot I_{peak} \cdot (t_r + t_{d(on)} + t_f + t_{d(off)}) \cdot f_s$$ Với $S_{1A}$ (IPW60R055CFD7, $V_{DS} = 200\text{V}, I_{peak} = 8.207\text{A}, t_{on} = 53\text{ns}, t_{off} = 103\text{ns}$): $P_{sw,S1A} = 1.280\text{W}$.
  • Tổn hao dẫn ($P_{cond}$): $$P_{cond} = I_{rms}^2 \cdot R_{DS(on)}$$ Với $S_{1A}$ ($R_{DS(on)} = 55\text{m}\Omega$): $P_{cond,S1A} = 10.48^2 \cdot 0.055 \cdot 0.5 = 3.020\text{W}$. Với $S_{2A}, S_{3A}$ (IRFP4868, $R_{DS(on)} = 25.5\text{m}\Omega, I_{rms} = 10.49\text{A}$): $P_{cond,S2A} = P_{cond,S3A} = 2.805\text{W}$.
  • Tổn hao khôi phục ngược Body-Diode ($P_{rr}$): $$P_{rr} = Q_{rr} \cdot V_R \cdot f_s = 2520\text{nC} \cdot 200\text{V} \cdot 10\text{kHz} \cdot \frac{1}{2} = 5.040\text{W}$$
  • Tổn hao do Dead-time ($P_{dead}$): Với $t_{dead} = 100\text{ns}$, $V_{SD} = 1.3\text{V}$: $P_{dead} = 0.106\text{W}$.
  • Tổn hao trên 2 tụ DC-link ($P_{cap}$): $P_{cap} = 2 \cdot I_{C,rms}^2 \cdot r_C = 2 \cdot (10.9^2) \cdot 0.040 = 9.500\text{W}$.

Bảng tổng hợp tổn hao và hiệu suất chi tiết giữa 3 cấu hình:

Thành phần tổn hao (W) Cấu hình Hình F (F-Type) Cấu hình Hình T (T-Type) Cấu hình Diode kẹp (NPC)
Tổn hao chuyển mạch ($P_{sw,S1} + P_{sw,S4}$) 2.560 W 2.560 W 2.560 W
Tổn hao dẫn MOSFET ($P_{cond,S1..S4}$) 11.649 W 12.165 W 11.649 W
Tổn hao dẫn Diode kẹp ($P_{cond,D5..D6}$) 0 W 0 W 12.872 W
Tổn hao phục hồi ngược Diode ($P_{rr}$) 10.538 W 10.538 W 10.538 W
Tổn hao Dead-time ($P_{dead}$) 0.212 W 0.212 W 0.222 W
Tổn hao nội tại tụ điện ($P_{cap}$) 9.500 W 9.500 W 9.500 W
Tổng tổn hao công suất ($\sum P_{loss}$) 34.459 W 34.975 W 47.341 W
Hiệu suất lý thuyết một nhánh pha 99.14% 99.13% 98.83%

Kết quả đạt được

Hệ thống phần cứng thực nghiệm đã hoạt động ổn định và đạt các chỉ tiêu thiết kế:

  • Điện áp ngõ ra $V_{AB}$ hiển thị dạng sóng 5 bậc rõ rệt trên dao động ký Tektronix, đạt điện áp hiệu dụng $220\text{VAC} \pm 1.5%$.
  • Dòng điện ngõ ra trên tải $4\text{kW}$ đạt $18.18\text{A}_{\text{rms}}$, dạng sóng sin chuẩn sau lọc LC với độ méo sóng hài THD đạt $1.82%$ (thỏa mãn tiêu chuẩn quốc tế IEEE 519-1992 đối với kết nối tải và lưới điện).
  • Tình trạng sụt áp do Dead-time ($100\text{ns}$) được bù trừ hoàn hảo qua thuật toán trên DSP, triệt tiêu hoàn toàn nguy cơ quá nhiệt hay nổ cầu H do shoot-through.

Đổi mới và đóng góp

Đề tài mang lại 3 đóng góp khoa học và công nghệ then chốt cho lĩnh vực biến đổi điện tử công suất:

  1. Tối ưu hóa hình học mạch bán dẫn (Topology Optimization): Đột phá từ việc mở nút chung $G$ của 2 khóa IGBT/MOSFET mắc nối tiếp trong cấu hình hình T, giảm số lượng khóa phải chịu toàn bộ điện áp nguồn $V_{DC}$ từ 2 khóa xuống chỉ còn 1 khóa duy nhất ($S_{1x}$). Nhờ đó, kỹ sư có thể sử dụng các linh kiện có điện áp định mức thấp hơn ($300\text{V}$ thay vì $600\text{V}$) với điện trở dẫn $R_{DS(on)}$ nhỏ hơn rất nhiều cho $75%$ số khóa trong mạch.
  2. Cắt giảm $100%$ Diode kẹp trung tính so với NPC: Loại bỏ hoàn toàn 4 diode cồng kềnh, giảm $27.2%$ tổng tổn thất nhiệt công suất ($\sum P_{loss}$ giảm từ $47.341\text{W}$ xuống $34.459\text{W}$), loại bỏ bài toán tản nhiệt phức tạp cho diode kẹp.
  3. Hiệu quả kinh tế vượt bậc (BOM Cost Reduction):
    • Giảm chi phí linh kiện bán dẫn $17.87%$ so với cấu hình NPC ($72.60\text{ USD}$ so với $88.40\text{ USD}$).
    • Giảm chi phí $6.64%$ so với cấu hình hình T ($72.60\text{ USD}$ so với $77.76\text{ USD}$).

Ứng dụng thực tế và triển khai

Cấu hình nghịch lưu hình F một pha năm bậc có tính khả thi thương mại hóa cao trong nhiều lĩnh vực:

  • Hệ thống Inverter Năng lượng mặt trời hòa lưới (Solar PV String Inverters): Tối ưu hóa hiệu suất chuyển đổi cho các dàn pin mặt trời có điện áp DC-link $400\text{V} - 800\text{V}$, giúp nâng cao sản lượng điện phát lưới hàng năm.
  • Bộ lưu điện trực tuyến công suất cao (Online UPS): Cung cấp nguồn điện xoay chiều 220V chất lượng cao, THD thấp cho trung tâm dữ liệu và thiết bị y tế.
  • Trạm sạc nhanh xe điện (EV Fast Charging Stations) & Bộ biến đổi thứ cấp (V2G/V2H): Cho phép dòng năng lượng hai chiều hiệu suất cao.
+-----------------------------------------------------------------------------------+
|               LỘ TRÌNH TRIỂN KHAI THƯƠNG MẠI HÓA (12 THÁNG)                       |
+-----------------------------------------------------------------------------------+
| Tháng 1 - 3:  Tối ưu hóa mạch in PCB 4 lớp, tích hợp Driver GaN/SiC               |
| Tháng 4 - 6:  Phát triển giải thuật Vector không gian SVM & Cân bằng áp tụ chủ động|
| Tháng 7 - 9:  Thử nghiệm tải cảm động cơ (PMSM/BLDC) và tiêu chuẩn EMC/EMI       |
| Tháng 10-12:  Đóng gói Module công suất tích hợp (IPM) & Đăng ký bảo hộ giải pháp |
+-----------------------------------------------------------------------------------+

Hạn chế và hướng phát triển

Hạn chế kỹ thuật

  • Vẫn tồn tại sự mất cân bằng điện áp trên 2 tụ điện DC-link ($C_1, C_2$) khi tải thay đổi đột ngột hoặc vận hành với tải mang tính cảm kháng/dung kháng cao trong thời gian dài.
  • Giới hạn điều chế SPWM chưa tối ưu hóa hết biên độ nguồn áp so với giải thuật điều chế Vector không gian (SVM).

Hướng nghiên cứu tiếp theo

  • Nghiên cứu và tích hợp giải thuật cân bằng điện áp điểm trung tính chủ động (Active Neutral-Point Voltage Balancing) trực tiếp trong vòng lặp điều khiển thời gian thực của DSP.
  • Mở rộng cấu hình hình F sang hệ thống 3 pha 5 bậc và 7 bậc cho các ứng dụng truyền động biến tần công nghiệp trung áp.
  • Ứng dụng linh kiện bán dẫn thế hệ mới với khe năng lượng rộng (Wide Bandgap) như Gallium Nitride (GaN) và Silicon Carbide (SiC) để nâng tần số đóng cắt lên $> 100\text{kHz}$, giúp thu nhỏ kích thước bộ lọc hơn nữa.

Đối tượng hưởng lợi

  • Sinh viên & Học viên ngành Điện - Điện tử: Nguồn tài liệu chuyên khảo mẫu mực về quy trình thiết kế mạch công suất hoàn chỉnh từ lý thuyết, giải thuật điều khiển SPWM, mô phỏng PSIM đến thi công PCB phần cứng Altium.
  • Kỹ sư R&D Điện tử công suất: Cung cấp phương pháp luận phân tích giải tích tổn hao chi tiết ($P_{sw}, P_{cond}, P_{rr}, P_{dead}$) có thể áp dụng ngay cho việc thiết kế tản nhiệt và lựa chọn linh kiện MOSFET/IGBT.
  • Doanh nghiệp sản xuất thiết bị năng lượng: Giúp cắt giảm ngay $17.8%$ chi phí linh kiện bán dẫn BOM, nâng cao hiệu suất tổng thể của các dòng sản phẩm Inverter/UPS thương mại.
  • Nhà nghiên cứu học thuật: Cung cấp dữ liệu đo kiểm thực nghiệm chuẩn xác làm tiền đề phát triển các cấu hình đa bậc lai (Hybrid Multilevel Topologies).

Câu hỏi thường gặp

1. Yêu cầu kỹ thuật phần cứng tối thiểu để triển khai cấu hình nghịch lưu hình F?

Hệ thống yêu cầu nguồn cấp DC ổn định (300V - 400V), bộ chia tụ điện DC-link dung lượng tối thiểu $1000\mu\text{F}$ chịu áp $>250\text{V}$, vi điều khiển DSP hoặc FPGA có tối thiểu 8 kênh phát xung PWM có chức năng dead-band phần cứng độc lập, mạch driver cách ly quang (như TLP250 hoặc HCPL-3120) có nguồn phụ cách ly $+15\text{V}/-5\text{V}$ cho từng van.

2. Giới hạn mở rộng công suất của cấu hình này là bao nhiêu?

Với linh kiện rời MOSFET Si hiện tại, cấu hình đáp ứng tốt dải công suất $1\text{kW} - 10\text{kW}$. Khi nâng cấp lên các module IGBT hoặc SiC MOSFET chuyên dụng, cấu hình hình F có thể mở rộng lên dải công suất hàng trăm kW đến hàng MW trong các trạm biến tần trung áp và truyền tải HVDC/FACTS.

3. Cấu hình hình F có thể tích hợp trực tiếp vào hệ thống pin mặt trời hiện hữu không?

Hoàn toàn có thể. Mạch nghịch lưu hình F đóng vai trò là tầng biến đổi DC-AC ngõ ra, kết nối sau tầng tăng áp DC-DC Boost MPPT hoặc kết nối trực tiếp vào DC-link của dàn pin năng lượng mặt trời.

4. Yêu cầu bảo trì và độ tin cậy của cấu hình hình F so với NPC?

Cấu hình hình F có độ tin cậy MTBF (Mean Time Between Failures) cao hơn NPC do loại bỏ hoàn toàn các diode kẹp nhiệt độ cao. Việc bảo trì định kỳ chủ yếu tập trung vào kiểm tra dung lượng của cặp tụ điện DC-link và quạt tản nhiệt bán dẫn.

5. Thời gian hoàn vốn (ROI) khi chuyển đổi sang sử dụng nghịch lưu hình F trong sản xuất?

Nhờ việc giảm trực tiếp $15.8\text{ USD}$ chi phí linh kiện bán dẫn trên mỗi bo mạch 1 pha (và tiết kiệm gấp 3 lần đối với bo mạch 3 pha) cùng hiệu suất cải thiện $0.3% - 0.5%$, các nhà sản xuất Inverter có thể thu hồi toàn bộ chi phí R&D chuyển đổi công nghệ chỉ sau 6 đến 9 tháng sản xuất hàng loạt.

Kết luận

Đồ án tốt nghiệp "Nghiên cứu và xây dựng cấu hình nghịch lưu hình F" đã chứng minh thành công tính ưu việt vượt trội của cấu hình F-Type 1 pha 5 bậc so với các cấu hình truyền thống như T-Type và NPC. Thông qua việc tối ưu hóa sơ đồ liên kết van bán dẫn, cấu hình hình F giảm số lượng khóa chịu điện áp $V_{DC}$ xuống còn 1 khóa/nhánh, triệt tiêu toàn bộ diode kẹp, đạt hiệu suất lý thuyết lên tới $99.14%$ và tiết kiệm tới $17.87%$ chi phí linh kiện bán dẫn. Kết quả thực nghiệm trên phần cứng 4kW điều khiển bởi DSP TMS320F28335 đã kiểm chứng hoàn hảo tính đúng đắn của mô hình lý thuyết và giải thuật điều chế SPWM bù dead-time. Đây là bước đệm công nghệ vững chắc, mở ra tiềm năng ứng dụng to lớn trong ngành công nghiệp năng lượng tái tạo, biến tần tiết kiệm điện và lưới điện thông minh tương lai.