_ BQ GIAO DỤC VÀ ĐÀO TẠO _ TRUONG DAI HOC BACH KHOA HA NOI LUAN VAN THAC SI KHOA HOC NGHIEN CUU- UNG DUNG CPLD9500 THIET KE MODUL DIEU KHIÊN VỊ TRÍ NGÀNH: XỬ LÝ THÔNG TIN VÀ TRUYEN THONG MA SO: VŨ THỊ THU HƯƠNG Người hướng dẫn khoa học: TS. PANG VAN CHUYET HÀ NỘI 2006 MỤC LỤC Trang LỜI CAM ĐOAN. DANH MUC CAC TU VIET TAT DANH MUC CAC HINH VE DANH MUC CÁC BANG DU LIEU. TONG QUAN VE CONG NGHE ASIC 1.
Sư _ra đời của công nghệ AsiC. Các hướng tiếp cán thiết kế ASIC. Các công nghệ lập trình thiết kế ASIC iu vào thiét ké ASK lý 124. Céc cong cu CAD.
Các Công cụ thiết kế và phát triển ASIC. Tong quan vé qué winh thiết kế và công cụ thiết kể. Giới thiệu các công cụ và sản phẩm của một sở hãng chuyên về ASIC.1 Giới thiéu hang Xilinx. Gigi thiệu hãng Actel.32 3 Giới thiêu hãng Altera.
Téng hop Logic. THIET BILOGIC LAP TRINH DUOC VA CONG NGHE CPLD 2. Lich sit phát triển của vì mạch số lập trình. Cấu trúc cơ bản của các họ vì mạch lập trình (pld) 2.1 Ho vi mach PROM (Progammable Read Only Memory) 2.
Ho vi mach FPLA ( Field Progammable Logic Array). Ho vi mach EPLS ( Field Programable Logic Sequencer, 2. Hovi mach FPGA (Field Progammable Gate Array) 2. Ho vi mach PAL (Programmable Array Logic).6, Ho vi mach GAL ( Generic Array Logic).
He vi mạch PEEL (Progammable Electrially Erasable Logic). Ho vi mach EPLD (Erasable PLD). Ho vi mach PML ( Programmable Macro Logic 2. Ho vi mach ERASIC(Erasable Programmable Application Specific IC) 2.
Hovi mach LCA (Logic Celll Array). NGON NGU MO TA PHAN CỨNG VHDL, 2.2 Céc thuật ngit cia VHDL. Cấu trúc của một chương trình VHDL. Các don vi thiéi ké trong VHDL 3.
Thue thé (Entity; 33. Kién wriic (Architectur 3-3-3. Mô tả kiến trúc theo mô hình hoat đông.2 Mô tả kiến trúc.theo mé hinh cẩu trúc. Các kiểu dữ liêu trong VHDL.L Các đối Trương.
Toán tử và biểu thức 33. Các lênh tần tư trong VHDL.Câu lẻnh sán biển.2 Câu lệnh gan tin hiéu. Cau lệnh if 36. Các lênh vòng lặp 3.
Cậu lệnh Null. Cac lénh song song trong VHDL.1 Các quá trình Process. Các phép gán tín hiéu song song. Phép sán tín hiệu có điều kiên 3.
Phép gan theo lua chon. MỤC LỤC Trang LOT CAM DOAN MỤC LỤC. DANH MỤC CÁC TỪ VIẾT TÁT, TANH MỤC CTTÌNH Vị DANH MUC CAC BANG DU LIEU. QUAN VỀ CÔNG NGHỆ ASIC 1.
Sự ra dời của công nghệ AsiC. Các hướng tiếp cận thiết kế ASIC. Các công nghệ lập trình thiết kế ASIC. Đâu vào thiết kế ASfC.
Thiết kế vật lý 1. Céc cng cu CAD 1. Các Công cụ thiết kế và phái trién ASIC “ Ÿ. Tổng quan về quả mình thiết kế nà công cụ thiết kế.
Giới thiệu các công cụ và sẵn phẩm của một số hãng chuyên về ASIC 2 1. Giới thiện hãng Xiliax. Giới thiên hãng Acfel. - ens DD D1, ng n6.
Tổng hợp Logie 24 CHƯƠNG 2. THIẾT BỊLOGIC LẬP TRÌNH ĐƯỢC VÀ CÔNG NGHỆ CPLD 2. Lịch sử phát triển của ví mạch số lập trình. MỤC LỤC Trang LOT CAM DOAN MỤC LỤC.
DANH MỤC CÁC TỪ VIẾT TÁT, TANH MỤC CTTÌNH Vị DANH MUC CAC BANG DU LIEU. QUAN VỀ CÔNG NGHỆ ASIC 1. Sự ra dời của công nghệ AsiC. Các hướng tiếp cận thiết kế ASIC.
Các công nghệ lập trình thiết kế ASIC. Đâu vào thiết kế ASfC. Thiết kế vật lý 1. Céc cng cu CAD 1.
Các Công cụ thiết kế và phái trién ASIC “ Ÿ. Tổng quan về quả mình thiết kế nà công cụ thiết kế. Giới thiệu các công cụ và sẵn phẩm của một số hãng chuyên về ASIC 2 1. Giới thiện hãng Xiliax.
Giới thiên hãng Acfel. - ens DD D1, ng n6. Tổng hợp Logie 24 CHƯƠNG 2. THIẾT BỊLOGIC LẬP TRÌNH ĐƯỢC VÀ CÔNG NGHỆ CPLD 2.
Lịch sử phát triển của ví mạch số lập trình. Cdu tic co hdn của các họ vị mạch lập trình (pid). Ho vi mach PROM (Progammable Read Only Memory) 2. Lo wi mach EPLA ( Hield Progeammable Logic Array) 2.
Hg vi mach FPLS ( Field Programable Logic Sequencer) 2.24, Ho vi mach FPGA ( Field Progammable Gaie Array) 2. Ho vi mach PAL (Programmable Array Logic}. Io vi mach GAL { Generic Array Logic) 2. Ho vi mach PEEL.
Ho vi mach PML ( Programmable Macro Logi " 2. Ho vi mach ERASIC(Erasable Programmable Application Specific IC) 2. Ho vi mach LCA (Lagie Cell Array) CHIONG 3 NGON NGU MO TA PHAN CUNG VEDL.2 Các thuật ngữ của VHDL 3. Cấu trúc của một chương trình VHDL.
Các đơn vị thiết kế trong VHDL.311 Mã tả kiến trúc theo md hinh hoat dong _.MA tả kiến trúc theo mô hình cẩu inte. Các kiểu dữ liệu trong VHDL. Các đổi tượng đữ liệu 3. Các kiểu dữ liệu.
Toán tử và biểu thi 3. Các lệnh tuân tự trong VIIDI.Câu lệnh gắn biến 36.2 Cân lệnh gắn lít lIỆN. Câu lénk Case. Các lệnh vòng lập- DANH MỤC CÁC TỪ VIET TAT STT Chữ viết tắt ‘Tiéng Anh i lie Integrated Circuit 2 | ASIC Application Specific Integrated Circuit 3 |CPLD Complex Programmable Logic Devices 4 |HPGA Field Programmable Gate Array ® |VƯRIC Very High Speed IC 6 | VHDL VHSIC Hardware Description Languages 7 |CICŒ Custom Integrated Circuit Conference.
8 |CBK Cell Based ICy 9 | PLD Programmable Logic Devices 10 | ASSPs Application Specific Standard Product 7l |CAD Computer Aided l3asian 12 |CDL Computer Design Language 43 |CONLAN Consensus Language 14 IDL Tnieraclive Design Language 15 [ISPS Tntruction Set Processor Specification 16 | TEGAS Test generation and Simulation 77 | IDE Imegrated Design Environment 18 | PAL Programmable Array Logic i9 | LAL Lard Array Logic 20 | FPLS Field Programmable Logic Sequencer 21 | AMAZE Automated Map and Zap Equations 37. Goi chương trình con:song song. Thiết kế modul thực hành epld. sử dung ho cpld XC9500 của Xilinx.L tổng quan về ho cpld xc9500.
Đặc điền chung của họ CPLD XC9500. Mô tả kiến trúc. Trình tư thiết kế. Những công cụ sử dung khi thiết kế CPLD.
4 Thiết kế modul thực hành CPLD. Thiết kế môi số mm trinh VHDL chav thtui trên modul. Bộ đếm nhì phân thuận nghịch4 bìi. Bỏ đếm nhì phản Š bịt.
Sơ đồ chân và chức năng các chân của CPLD XC 95108 DANH MỤC CÁC TỪ VIET TAT STT Chữ viết tắt ‘Tiéng Anh i lie Integrated Circuit 2 | ASIC Application Specific Integrated Circuit 3 |CPLD Complex Programmable Logic Devices 4 |HPGA Field Programmable Gate Array ® |VƯRIC Very High Speed IC 6 | VHDL VHSIC Hardware Description Languages 7 |CICŒ Custom Integrated Circuit Conference. 8 |CBK Cell Based ICy 9 | PLD Programmable Logic Devices 10 | ASSPs Application Specific Standard Product 7l |CAD Computer Aided l3asian 12 |CDL Computer Design Language 43 |CONLAN Consensus Language 14 IDL Tnieraclive Design Language 15 [ISPS Tntruction Set Processor Specification 16 | TEGAS Test generation and Simulation 77 | IDE Imegrated Design Environment 18 | PAL Programmable Array Logic i9 | LAL Lard Array Logic 20 | FPLS Field Programmable Logic Sequencer 21 | AMAZE Automated Map and Zap Equations LOI CAM DOAN Tôi xin cam doan bản luận văn này là kết quả nghiên cứu của bản thân dưới sự hướng dẫn của TS. Néu cd gi sai phạm, tôi xin hoàn toàn chịu trách nhiện! Người làm cam đoan. Vũ Thị Thu Hương 36.
Câu lạnh Null 3.7, Các lệnh song xong trong VHDL.1, Cde qué trink Process 7. Các pháp gắn tin higu song yong. Phép gin tin hiéu cé diéu kiện„ 4. Phép gin thea lita chon.
Gọi chương trình con song song. Thiết kế rnodul thực hành cpH. sir dung ho cpid XC9500 ciia Xilinx. tổng quan VE RO CPbd XCOSOO.cecececece scenes ress sstesseeseseienttenees 4.
Dặc điểm chung của họ CPLD XC9500 z9 4. Mô tả kiến trúc 4. Trình tự thiết kế. Những công cụ sử dung khi thiết kế CPLD.
Thiết kế modul thực bảnh CPLD. Nhiệm vụ và yêu cầu của modHl. Sơ đã nguyên lý của modu. Thiết kế một sổ chương trình Vị TIDL, chạy thử trên modi.
Bộ đếm nhị phân thuận nghịch4 bit cone BB 4. Bộ đấm nhị phân5 bịt 9 4. Bộ chết 8 bi 4. Mạch ngoại cho dồng hồ hiển th sé.
TAI LIEU THAM KHAO. Sơ đã chân và chức năng các chan cia CPLD XC 95108. - 105 DANH MỤC CÁC TỪ VIET TAT STT Chữ viết tắt ‘Tiéng Anh i lie Integrated Circuit 2 | ASIC Application Specific Integrated Circuit 3 |CPLD Complex Programmable Logic Devices 4 |HPGA Field Programmable Gate Array ® |VƯRIC Very High Speed IC 6 | VHDL VHSIC Hardware Description Languages 7 |CICŒ Custom Integrated Circuit Conference. 8 |CBK Cell Based ICy 9 | PLD Programmable Logic Devices 10 | ASSPs Application Specific Standard Product 7l |CAD Computer Aided l3asian 12 |CDL Computer Design Language 43 |CONLAN Consensus Language 14 IDL Tnieraclive Design Language 15 [ISPS Tntruction Set Processor Specification 16 | TEGAS Test generation and Simulation 77 | IDE Imegrated Design Environment 18 | PAL Programmable Array Logic i9 | LAL Lard Array Logic 20 | FPLS Field Programmable Logic Sequencer 21 | AMAZE Automated Map and Zap Equations DANH MỤC CÁC TỪ VIET TAT STT Chữ viết tắt ‘Tiéng Anh i lie Integrated Circuit 2 | ASIC Application Specific Integrated Circuit 3 |CPLD Complex Programmable Logic Devices 4 |HPGA Field Programmable Gate Array ® |VƯRIC Very High Speed IC 6 | VHDL VHSIC Hardware Description Languages 7 |CICŒ Custom Integrated Circuit Conference.
8 |CBK Cell Based ICy 9 | PLD Programmable Logic Devices 10 | ASSPs Application Specific Standard Product 7l |CAD Computer Aided l3asian 12 |CDL Computer Design Language 43 |CONLAN Consensus Language 14 IDL Tnieraclive Design Language 15 [ISPS Tntruction Set Processor Specification 16 | TEGAS Test generation and Simulation 77 | IDE Imegrated Design Environment 18 | PAL Programmable Array Logic i9 | LAL Lard Array Logic 20 | FPLS Field Programmable Logic Sequencer 21 | AMAZE Automated Map and Zap Equations 36. Câu lạnh Null 3.7, Các lệnh song xong trong VHDL.1, Cde qué trink Process 7. Các pháp gắn tin higu song yong. Phép gin tin hiéu cé diéu kiện„ 4.
Phép gin thea lita chon. Gọi chương trình con song song. Thiết kế rnodul thực hành cpH. sir dung ho cpid XC9500 ciia Xilinx.
tổng quan VE RO CPbd XCOSOO.cecececece scenes ress sstesseeseseienttenees 4. Dặc điểm chung của họ CPLD XC9500 z9 4. Mô tả kiến trúc 4. Trình tự thiết kế.
Những công cụ sử dung khi thiết kế CPLD. Thiết kế modul thực bảnh CPLD. Nhiệm vụ và yêu cầu của modHl. Sơ đã nguyên lý của modu.
Thiết kế một sổ chương trình Vị TIDL, chạy thử trên modi. Bộ đếm nhị phân thuận nghịch4 bit cone BB 4. Bộ đấm nhị phân5 bịt 9 4. Bộ chết 8 bi 4.
Mạch ngoại cho dồng hồ hiển th sé. TAI LIEU THAM KHAO. Sơ đã chân và chức năng các chan cia CPLD XC 95108. Cdu tic co hdn của các họ vị mạch lập trình (pid).
Ho vi mach PROM (Progammable Read Only Memory) 2. Lo wi mach EPLA ( Hield Progeammable Logic Array) 2. Hg vi mach FPLS ( Field Programable Logic Sequencer) 2.24, Ho vi mach FPGA ( Field Progammable Gaie Array) 2. Ho vi mach PAL (Programmable Array Logic}.
Io vi mach GAL { Generic Array Logic) 2.