Tổng quan luận án

Bảo đảm an toàn thông tin là yêu cầu cấp thiết phục vụ công tác chỉ đạo, chỉ huy trong lĩnh vực An ninh - Quốc phòng cũng như quản lý Kinh tế - Xã hội. Sự phát triển của hạ tầng công nghệ thông tin, viễn thông và không gian mạng dẫn đến khối lượng dữ liệu nhạy cảm truyền tải trên các kênh công cộng gia tăng nhanh chóng, đi kèm các nguy cơ bị chặn thu, gây nhiễu và thám mã.

Các thuật toán mật mã hiện đại như DES, Triple DES, IDEA, RSA, AES hay mật mã đường cong Elliptic (ECC) được thiết kế nhằm nâng cao độ an toàn bằng cách mở rộng không gian khóa và cấu trúc thuật toán. Tuy nhiên, việc gia tăng độ dài khóa và độ phức tạp mật mã thường kéo theo sự sụt giảm về tốc độ mã hóa, giải mã cũng như gia tăng tài nguyên tính toán. Bên cạnh đó, các thuật toán mã hóa truyền thống chủ yếu được xây dựng theo mô hình tính toán tuần tự, chưa tận dụng hết hiệu năng của các kiến trúc vi xử lý đa lõi hoặc vi mạch chuyên dụng hiện đại. Trong nước, phần lớn các công trình nghiên cứu tập trung vào việc thiết lập tiêu chuẩn tham số an toàn hoặc phân tích mật mã thuần túy về mặt lý thuyết, trong khi các giải pháp tối ưu hóa hiệu năng tính toán, giảm thiểu bộ nhớ và hiện thực hóa trên phần cứng còn gặp nhiều hạn chế. Từ khoảng trống nghiên cứu này, luận án "Nghiên cứu một số giải pháp nâng cao hiệu năng của thuật toán mã hóa" được tác giả Nguyễn Thị Thu Nga thực hiện nhằm giải quyết bài toán cân bằng giữa độ an toàn mật mã và hiệu năng thực thi.

Mục tiêu nghiên cứu của luận án được xác định gồm:

  1. Nghiên cứu cơ sở toán học và nâng cao hiệu năng của các thuật toán mã hóa dữ liệu.
  2. Nghiên cứu đề xuất, xây dựng phương pháp hiệu quả tạo tham số an toàn và nâng cao hiệu năng thực hiện mã hóa và giải mã, có khả năng làm việc thích ứng trong các môi trường tài nguyên khác nhau phục vụ bảo mật thông tin.

Đối tượng và phạm vi nghiên cứu của luận án:

  • Đối tượng nghiên cứu: Cơ sở toán học của các hệ mật mã, các phương pháp tạo tham số an toàn và các giải pháp kỹ thuật nâng cao hiệu năng thực thi cho thuật toán mã hóa đối xứng và phi đối xứng.
  • Phạm vi nghiên cứu: Luận án giới hạn phạm vi nghiên cứu ở thuật toán mã khối đối xứng AES-256 (tập trung vào tầng khuếch tán và các mô hình kiến trúc phần cứng trên FPGA) và hệ mật mã khóa công khai dựa trên đường cong Elliptic (tập trung vào phương pháp trao đổi khóa, ánh xạ song tuyến và thuật toán nhân nhanh đa thức hệ số nguyên lớn bằng phương pháp biến đổi Fourier nhanh kết hợp Định lý phần dư Trung Hoa trên vi xử lý 32-bit và 64-bit).

Tổng quan tài liệu và vị trí của luận án

Tổng quan tài liệu trong luận án được phân tích theo hai nhóm nghiên cứu chính: các công trình quốc tế và các công trình tại Việt Nam.

Tình hình nghiên cứu ngoài nước

  • Về mã khối đối xứng: Năm 1997, Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (NIST) tổ chức cuộc thi lựa chọn chuẩn mã hóa tiên tiến với 5 thuật toán lọt vào vòng chung kết gồm MARS (IBM), RC6 (Ronald Rivest), Rijndael (Joan Daemen và Vincent Rijmen), Serpent (nhóm tác giả quốc tế từ Anh, Israel, Na Uy) và Twofish (Bruce Schneier). Thuật toán Rijndael với cấu trúc mạng thay thế - hoán vị (SPN) đã được chuẩn hóa thành AES. Đối với tầng phi tuyến, các nghiên cứu về S-hộp 4-bit của Liu Bozhong, Zheng Gong (2011) và Zhang Wentao, Zhenzhen Bao (2015) đã phân loại các S-hộp tối ưu cho thiết kế nhẹ. Đối với tầng tuyến tính, ma trận phân tách khoảng cách cực đại (MDS) là thành phần cốt lõi đảm bảo độ khuếch tán. Tuy nhiên, Z’aba M. (2010) đã chỉ ra rằng tầng khuếch tán của AES tồn tại tới $2^{16}$ điểm bất động, làm giảm mức độ khuếch tán thực tế. Về mặt cứng hóa trên FPGA/ASIC, các công trình của Elbirt A., Gaj, hay Sim S. đã đề xuất các dạng ma trận MDS rút gọn hoặc dạng Hadamard nhằm tiết kiệm số cổng XOR, song chưa tối ưu được chiều sâu thiết kế và số chu kỳ xung nhịp.
  • Về hệ mật khóa công khai: Mật mã bất đối xứng phát triển từ nền tảng của Diffie và Hellman (1976), RSA của Rivest, Shamir và Adleman (1977), cùng hệ mật đường cong Elliptic do Neal Koblitz và Victor Miller đề xuất độc lập năm 1985. Để tối ưu hóa thuật toán RSA, các phương pháp của Montgomery (1985), Barrett (1986), Karatsuba (1962) và Định lý phần dư Trung Hoa (CRT) thường được áp dụng. Năm 1993, Peter Shor công bố thuật toán lượng tử có thể phá vỡ RSA trong thời gian đa thức; năm 2003, Shamir và Tromer mô tả thiết bị lý thuyết TWIRL tấn công khóa 1024-bit. Năm 2010, nhóm nghiên cứu tại Đại học Michigan thực nghiệm tấn công lỗi điện thế trên FPGA để lấy khóa RSA 1024-bit. Đối với hệ mật ECC, các nghiên cứu của Tomasz Hyla, Jerzy Pejas (2017) và Freyre P. tập trung vào lược đồ chữ ký và giao thức trao đổi khóa. Ước tính của các nhà nghiên cứu chỉ ra rằng khóa ECC 256-bit cung cấp độ an toàn tương đương khóa RSA 3248-bit, giúp tiết kiệm đáng kể tài nguyên tính toán.

Tình hình nghiên cứu trong nước

Tại Việt Nam, các nghiên cứu về an toàn mật mã được triển khai qua nhiều công trình tiêu biểu:

  • Hoàng Văn Thức (2011) với luận án tiến sĩ về “Hệ tiêu chuẩn tham số an toàn cho hệ mật RSA và ứng dụng”.
  • Đặng Vũ Hoàng (2009) nghiên cứu bảo mật tín hiệu tiếng nói trong mạng truyền thông.
  • Nguyễn Quốc Toàn (2011) với luận án “Nghiên cứu xây dựng tiêu chuẩn an toàn cho tham số hệ mật Elliptic và ứng dụng”, đề xuất định lượng cho 5 tiêu chuẩn (EC1 về ngưỡng an toàn, EC2 về độ dài khóa, EC3 về độ dài modulo, EC5 về điều kiện MOV, EC6 về ước bậc nhóm).
  • Đặng Minh Tuấn (2017) với công trình về chữ ký số tập thể đa thành phần trên đường cong Elliptic, bài toán logarit rời rạc và cặp song tuyến tính.
  • Nguyễn Ngọc Điệp (2016, 2017) nghiên cứu ma trận MDS $4 \times 4$ tựa vòng cho tầng tuyến tính dạng AES kích thước khối 128-bit, khóa 256-bit.
  • Các công trình khác của Võ Tùng Linh (2018), Hồ Ngọc Duy và Vũ Long Vân (2017), Nguyễn Thị Hồng Nhung (2019) về giải mã mềm và lược đồ định danh.

Khoảng trống nghiên cứu được lựa chọn: Các nghiên cứu trong nước và quốc tế nêu trên chủ yếu tập trung vào việc chứng minh độ an toàn toán học hoặc xây dựng tiêu chuẩn tham số, chưa giải quyết trọn vẹn việc tối ưu hóa hiệu năng tính toán, giảm số điểm bất động của ma trận khuếch tán, đồng thời chưa đưa ra các mô hình kiến trúc phần cứng FPGA chi tiết và thuật toán song song hóa phép nhân đa thức bậc cao phục vụ sinh tham số ECC. Luận án lựa chọn giải quyết trực tiếp các vấn đề này.

Cơ sở lý thuyết và phương pháp nghiên cứu

Cơ sở lý thuyết và khái niệm sử dụng

  • Cấu trúc mạng thay thế - hoán vị (SPN): Thuật toán mã khối hoạt động dựa trên hai nguyên lý của Claude Shannon: xáo trộn (confusion - thực hiện qua các S-hộp phi tuyến nhằm che giấu quan hệ thống kê giữa khóa và bản mã) và khuếch tán (diffusion - thực hiện qua các biến đổi tuyến tính nhằm phân tán ảnh hưởng của từng bit bản rõ ra toàn bộ bản mã).
  • Ma trận MDS (Maximum Distance Separable): Ánh xạ tuyến tính $f: x \to M \times x$ từ $K^p$ vào $K^q$ được định nghĩa qua ma trận $M$ kích cỡ $q \times p$. Một mã $[n, k, d]$ đạt chuẩn MDS khi thỏa mãn đẳng thức $d = n - k + 1$. Ma trận $M$ là MDS khi và chỉ khi mọi ma trận con vuông của nó đều không suy biến.
  • Số nhánh của biến đổi tuyến tính: Được xác định bởi công thức: $$B(L) = \min {wt(\Gamma_Z) + wt(\Gamma_X) : Z \neq 0, X = L(Z)}$$ Trong đó $wt(\Gamma_Z)$ là trọng số Hamming của vector trạng thái đầu vào $Z$, $X$ là trạng thái đầu ra. Số nhánh cực đại của ma trận kích thước $d \times d$ là $d + 1$. Với ma trận $4 \times 4$ của AES, số nhánh tối ưu đạt được là 5.
  • Điểm bất động của tầng khuếch tán: Điểm bất động $X$ thỏa mãn $L(X) = X$, tương đương với nghiệm của hệ phương trình $(M - I)X = 0$. Số lượng điểm bất động của biến đổi tuyến tính được tính theo công thức: $$N_L = 2^{n(d - \text{rank}(M - I))}$$
  • Hệ mật đường cong Elliptic và phép toán đa thức: Nhóm các điểm $E(\mathbb{F}_q)$ trên trường hữu hạn $\mathbb{F}_q$, phép cộng điểm, phép nhân vô hướng $kQ$, các cặp ánh xạ song tuyến (Bilinear Pairing), bài toán logarit rời rạc (ECDLP), cùng nền tảng lý thuyết số gồm Biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT).

Phương pháp nghiên cứu

Luận án kết hợp giữa phân tích lý thuyết toán học đại số và phương pháp thực nghiệm kỹ thuật:

  • Phương pháp giải tích và đại số: Phân tích cấu trúc ma trận, tính toán hạng đại số, xác định số nhánh và số lượng điểm bất động trên trường $\mathbb{F}_{2^8}$; chứng minh toán học cho thuật toán nhân nhanh đa thức hệ số nguyên lớn bằng CRT và FFT.
  • Phương pháp thực nghiệm cứng hóa: Thiết kế vi mạch số bằng ngôn ngữ mô tả phần cứng trên công cụ Xilinx ISE, mô phỏng chức năng và kiểm tra dạng sóng thời gian bằng trình mô phỏng ISIM; tổng hợp mạch RTL để đánh giá diện tích tài nguyên (Slices, LUTs, Flip-Flops) và tần số xung nhịp tối đa.
  • Phương pháp thực nghiệm phần mềm: Lập trình giải thuật song song trên hệ thống máy tính trang bị bộ vi xử lý đa nhân (4 lõi) 32-bit và 64-bit, đo đạc thời gian tính toán thực tế trên các tập dữ liệu đa thức bậc cao.

Nội dung chính theo từng chương

Chương 1: Tổng quan về thuật toán mã hoá

Chương 1 hệ thống hóa cơ sở lý thuyết về các lớp thuật toán mật mã chính và phân tích thực trạng nghiên cứu trong và ngoài nước.

  • Mã khối đối xứng: Trình bày nguyên lý thiết kế của mạng Feistel, mạng SPN và mạng ARX (Addition - Rotation - XOR). Phân tích cấu trúc hàm vòng $f_{k_i}$ gồm tầng phi tuyến ($S$-box) và tầng tuyến tính ($L_i$). Trình bày 5 thuật toán chung kết của NIST (MARS, RC6, Rijndael, Serpent, Twofish), khẳng định lý do lựa chọn chuẩn AES làm đối tượng cải tiến do tính chuẩn hóa và cấu trúc SPN rõ ràng.
  • Mã hóa bất đối xứng: Trình bày thuật toán RSA dựa trên bài toán phân tích số nguyên lớn, các kỹ thuật tối ưu hóa (Montgomery, Barrett, Karatsuba, CRT), và các điểm yếu trước thuật toán Shor lượng tử cũng như các tấn công kênh kề trên FPGA. Trình bày hệ mật ECC, giải thích ưu thế vượt trội về kích thước khóa: khóa ECDSA 163-bit sinh trong 0,597 giây so với khóa RSA 512-bit mất 4 phút; khóa ECC 256-bit có độ an toàn tương đương RSA 3248-bit.
  • Xác định hướng nghiên cứu: Luận án định hướng tập trung vào hai nội dung cốt lõi: (1) Cải tiến ma trận MDS tầng tuyến tính và kiến trúc phần cứng cho AES-256; (2) Tối ưu hóa thuật toán nhân nhanh đa thức hệ số nguyên bằng FFT và CRT ứng dụng cho hệ mật ECC.

Chương 2: Nâng cao độ an toàn và hiệu năng cao thuật toán mã hóa AES

Chương 2 tập trung giải quyết bài toán tối ưu hóa thuật toán AES-256 trên cả phương diện an toàn mật mã và hiệu năng phần cứng.

  • Cấu trúc AES-256: Kích thước khối bản rõ 128-bit ($Nb = 4$), kích thước khóa 256-bit ($Nk = 8$), số vòng lặp $Nr = 14$. Trạng thái dữ liệu được biểu diễn dưới dạng ma trận $4 \times 4$ byte trên trường $\mathbb{F}_{2^8}$. Mỗi vòng gồm 4 phép biến đổi: SubBytes, ShiftRows ($L_0$), MixColumns ($L_1$), và AddRoundKey.
  • Phân tích và cải tiến tầng khuếch tán: Phép biến đổi $L_1$ của AES chuẩn sử dụng ma trận MDS dạng vòng: $$M = \begin{pmatrix} 2 & 3 & 1 & 1 \ 1 & 2 & 3 & 1 \ 1 & 1 & 2 & 3 \ 3 & 1 & 1 & 2 \end{pmatrix}$$ Kết hợp $L_0$ và $L_1$ tương đương với phép nhân ma trận kích thước $16 \times 16$. Phân tích hạng của ma trận $(A - I)$ trên trường hữu hạn cho thấy tầng khuếch tán của AES chuẩn có tới $2^{16}$ điểm bất động. Luận án đề xuất xây dựng và lựa chọn ma trận MDS $4 \times 4$ mới (dạng tựa vòng) có các tính chất mật mã tối ưu, bảo đảm số nhánh $B(L) = 5$ nhưng triệt tiêu hoặc giảm thiểu số điểm bất động, từ đó tăng cường độ an toàn trước các kỹ thuật thám mã vi sai và thám mã tuyến tính.
  • Thiết kế kiến trúc phần cứng trên vi mạch FPGA: Tác giả nghiên cứu, thiết kế và tổng hợp 3 mô hình kiến trúc phần cứng cho core AES-256 cải tiến trên công cụ Xilinx ISE và mô phỏng trên ISIM:
    1. Kiến trúc đường ống toàn phần (Fully Pipelined): Thực thi đồng thời 14 vòng mã hóa qua các tầng thanh ghi trung gian, đạt thông lượng mã hóa tối đa và tần số hoạt động cao, phù hợp cho các hệ thống truyền thông thời gian thực tốc độ cao.
    2. Kiến trúc lặp (Iterative): Sử dụng một khối xử lý vòng đơn và lặp lại 14 lần qua thanh ghi phản hồi, tối ưu hóa tối đa diện tích phần cứng (tiết kiệm số lượng LUTs/Slices), phù hợp cho các thiết bị nhúng có tài nguyên hạn chế.
    3. Kiến trúc lai ghép (Hybrid): Cân bằng giữa diện tích chiếm dụng và thông lượng tính toán, kết hợp một số tầng đường ống cục bộ với vòng lặp.
Tiêu chí thiết kế phần cứng Kiến trúc đường ống toàn phần Kiến trúc lặp Kiến trúc lai ghép
Đặc điểm kiến trúc Mở rộng toàn bộ 14 vòng mã hóa Tái sử dụng 1 khối vòng duy nhất Kết hợp lặp và đường ống phân đoạn
Tài nguyên phần cứng Chiếm dụng tài nguyên lớn nhất Tiết kiệm diện tích mạch tối đa Mức chiếm dụng trung bình
Thông lượng xử lý Rất cao (đầu ra liên tục mỗi chu kỳ) Thấp hơn (cần 14 chu kỳ/khối) Cân bằng giữa tốc độ và diện tích
Môi trường ứng dụng Mạng truyền dẫn tốc độ cao Thiết bị hạn chế tài nguyên/IoT Hệ thống đa dụng

Chương 3: Nâng cao độ an toàn và hiệu năng thuật toán mã hóa dựa trên đường cong Elliptic

Chương 3 tập trung vào cơ sở toán học của đường cong Elliptic, các giao thức trao đổi khóa và thuật toán tối ưu hóa tính toán số học trên đa thức.

  • Cơ sở toán học và giao thức: Phân tích nhóm điểm $E(\mathbb{F}_q)$, phép nhân vô hướng $kQ$, cấu trúc vành tự đồng cấu $\text{End}[E]$, và các ánh xạ song tuyến. Luận án phân tích giao thức trao đổi khóa Diffie-Hellman dựa trên đường cong Elliptic (ECDH) cho mô hình nhiều người dùng, mô hình thỏa thuận khóa một vòng dùng cho ba bên sử dụng cặp song tuyến tính ($K = abcP$).
  • Thuật toán nhân nhanh đa thức hệ số nguyên lớn đề xuất: Trong quy trình sinh tham số an toàn cho đường cong Elliptic (chẳng hạn kiểm tra số điểm và các điều kiện kháng tấn công), các phép toán nhân đa thức và chuỗi lũy thừa với hệ số nguyên lớn là tác vụ chiếm thời gian tính toán chủ yếu. Luận án đề xuất giải thuật nhân nhanh kết hợp:
    • Biến đổi Fourier nhanh (FFT): Chuyển đổi phép nhân đa thức bậc $n$ từ miền không gian thời gian (độ phức tạp $O(n^2)$) sang miền tần số với độ phức tạp $O(n \log n)$.
    • Định lý phần dư Trung Hoa (CRT): Phân rã các hệ số nguyên có kích thước bit rất lớn thành các chuỗi số nguyên nhỏ modulo theo tập hợp các số nguyên tố $p_i$, thực hiện phép tính độc lập trên từng kênh số dư.
    • Tính toán song song: Phân chia các tác vụ tính toán độc lập của CRT cho các lõi xử lý khác nhau trên bộ vi xử lý 32-bit và 64-bit đa nhân.
  • Kết quả thực nghiệm: Luận án thực nghiệm so sánh thời gian thực thi giữa phương pháp nhân cổ điển và thuật toán đề xuất với đa thức bậc $n$ từ $2^{10}$ đến $2^{18}$ trên hai bộ dữ liệu hệ số có độ dài 256-bit và 512-bit:
Bậc của đa thức ($n$) Độ dài hệ số Phương pháp nhân cổ điển Thuật toán đề xuất (FFT + CRT) Đánh giá hiệu năng
$2^{10}$ đến $2^{18}$ 256-bit Thời gian tăng theo hàm bậc hai $O(n^2)$ Thời gian tăng theo hàm $O(n \log n)$, phân tán đa lõi Tốc độ tính toán nhanh hơn vượt trội ở bậc cao
$2^{10}$ đến $2^{18}$ 512-bit Thời gian tính toán rất lớn khi $n$ tăng Duy trì tốc độ xử lý nhanh, tối ưu hóa bộ nhớ Khả năng mở rộng tốt trên bộ vi xử lý 64-bit

Kết quả và những đóng góp mới

Đóng góp về mặt lý luận khoa học

  1. Luận án đã hệ thống hóa và phân tích sâu sắc các đặc trưng mật mã của tầng khuếch tán trong mã khối SPN, làm rõ mối quan hệ toán học giữa số nhánh, cấu trúc ma trận MDS và số lượng điểm bất động ảnh hưởng tới độ an toàn của thuật toán.
  2. Xây dựng mô hình toán học tích hợp giữa Biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT) cho phép song song hóa phép nhân đa thức có hệ số nguyên lớn trên các trường số, phục vụ tối ưu hóa thuật toán tạo tham số an toàn cho hệ mật ECC.

Đóng góp về mặt thực tiễn

  1. Đề xuất ma trận MDS $4 \times 4$ mới: Cải tiến tầng khuếch tán của thuật toán AES-256, giảm thiểu các điểm bất động so với ma trận chuẩn của Rijndael trong khi vẫn duy trì số nhánh tối ưu bằng 5.
  2. Hiện thực hóa và tối ưu hóa phần cứng trên FPGA: Thiết kế hoàn chỉnh sơ đồ nguyên lý RTL, kiểm tra mô phỏng dạng sóng trên công cụ ISIM của Xilinx ISE cho 3 cấu trúc vi mạch của AES-256 (đường ống toàn phần, lặp và lai ghép). Cung cấp các thông số định lượng về tài nguyên phần cứng và tần số hoạt động, đáp ứng đa dạng yêu cầu triển khai thực tế.
  3. Phần mềm nhân nhanh đa thức song song: Xây dựng chương trình thực thi thuật toán nhân nhanh đa thức trên bộ vi xử lý 32-bit và 64-bit đa lõi. Kết quả thực nghiệm chứng minh thuật toán đề xuất rút ngắn thời gian tính toán rõ rệt so với thuật toán cổ điển khi bậc của đa thức tăng từ $2^{10}$ lên $2^{18}$.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của luận án

  • Luận án tập trung khảo sát chuyên sâu trên thuật toán mã khối AES-256 và hệ mật đường cong Elliptic; chưa mở rộng đánh giá thực nghiệm ma trận đề xuất trên toàn bộ các biến thể mã khối SPN khác.
  • Các kết quả thực thi phần cứng AES-256 được đánh giá thông qua công cụ mô phỏng tích hợp ISIM và tổng hợp RTL trên phần mềm Xilinx ISE, chưa công bố số liệu đo đạc trực tiếp trên chip ASIC chuyên dụng thực tế.

Hướng nghiên cứu tiếp

  • Tiếp tục nghiên cứu, tìm kiếm các ma trận MDS tự nghịch đảo hoặc ma trận có trọng số nhẹ (Lightweight MDS) nhằm tối ưu hóa hơn nữa tài nguyên cổng logic khi triển khai trên các thiết bị IoT siêu nhỏ gọn.
  • Mở rộng thuật toán nhân nhanh đa thức kết hợp FFT - CRT lên các hệ thống tính toán phân tán hiệu năng cao hoặc tăng tốc bằng GPU, phục vụ việc sinh tham số cho các hệ mật mã hậu lượng tử dựa trên mạng tinh thể (Lattice-based Cryptography).

Giá trị tham khảo

Luận án mang lại giá trị tham khảo chuyên môn cho các đối tượng:

  • Nghiên cứu sinh, học viên cao học ngành Cơ sở toán học cho tin học, An toàn thông tin: Có thể tham khảo cơ sở toán học về ma trận MDS, lý thuyết nhóm điểm trên đường cong Elliptic, ánh xạ song tuyến và kỹ thuật phân tích điểm bất động trong mã khối.
  • Kỹ sư thiết kế vi mạch và lập trình phần cứng an toàn: Cung cấp tài liệu tham khảo chi tiết về sơ đồ khối RTL, kỹ thuật thiết kế kiến trúc đường ống toàn phần, kiến trúc lặp và kiến trúc lai ghép cho các thuật toán mã hóa trên FPGA/ASIC.
  • Các cơ quan, đơn vị nghiên cứu thuộc lĩnh vực Cơ yếu, An ninh - Quốc phòng: Tham khảo các giải pháp tối ưu hóa tốc độ mã hóa dữ liệu lớn và thuật toán sinh tham số an toàn trong các hệ thống thông tin chỉ đạo, điều hành.

Câu hỏi thường gặp

1. Tại sao tầng khuếch tán của thuật toán AES chuẩn cần được cải tiến?
Tầng khuếch tán của thuật toán AES chuẩn sử dụng ma trận MDS dạng vòng $4 \times 4$. Theo các phân tích đại số, phép biến đổi kết hợp ShiftRows và MixColumns của AES tồn tại tới $2^{16}$ điểm bất động (các trạng thái không đổi qua phép biến đổi tuyến tính). Càng nhiều điểm bất động thì độ khuếch tán thực tế càng giảm, tạo ra điểm yếu tiềm ẩn trước các phương pháp phân tích vi sai và tuyến tính. Việc thay thế bằng ma trận MDS tựa vòng mới giúp triệt tiêu hoặc giảm thiểu điểm bất động mà vẫn giữ nguyên số nhánh tối ưu bằng 5.

2. Luận án đã thiết kế những kiến trúc phần cứng nào cho thuật toán AES-256 trên FPGA?
Tác giả đã nghiên cứu, thiết kế và tổng hợp 3 mô hình kiến trúc phần cứng:

  • Kiến trúc đường ống toàn phần: Trải rộng 14 vòng mã hóa, đạt thông lượng dữ liệu tối đa.
  • Kiến trúc lặp: Tái sử dụng 1 module tính toán vòng duy nhất, tiết kiệm tối đa diện tích và tài nguyên phần cứng.
  • Kiến trúc lai ghép: Kết hợp ưu điểm của cả hai mô hình trên nhằm cân bằng giữa thông lượng xử lý và diện tích chip.

3. Thuật toán nhân nhanh đa thức trong luận án hoạt động dựa trên nguyên lý nào?
Thuật toán kết hợp hai kỹ thuật toán học:

  • Biến đổi Fourier nhanh (FFT): Giảm độ phức tạp tính toán phép nhân đa thức từ $O(n^2)$ xuống $O(n \log n)$.
  • Định lý phần dư Trung Hoa (CRT): Phân tách các phép toán trên hệ số nguyên có độ dài bit lớn (256-bit, 512-bit) thành các phép toán độc lập modulo các số nguyên tố nhỏ. Các phép tính phân rã này được phân chia cho các lõi trên bộ vi xử lý đa nhân (4 nhân) 32-bit và 64-bit để xử lý song song.

4. Dữ liệu thử nghiệm và kết quả đo đạc thuật toán nhân đa thức được thực hiện như thế nào?
Thuật toán được thực nghiệm với các đa thức có bậc $n$ biến thiên từ $2^{10}$ đến $2^{18}$ trên hai nhóm hệ số có kích thước 256-bit và 512-bit. Kết quả đo đạc thời gian tính toán cho thấy thuật toán đề xuất (FFT kết hợp CRT) cho tốc độ thực thi nhanh hơn rõ rệt so với phương pháp nhân đa thức cổ điển, đặc biệt khi bậc của đa thức đạt kích thước lớn.

Kết luận

Luận án "Nghiên cứu một số giải pháp nâng cao hiệu năng của thuật toán mã hóa" của tác giả Nguyễn Thị Thu Nga đã giải quyết thành công bài toán tối ưu hóa hiệu năng và độ an toàn cho hai hệ mật mã tiêu biểu: mã khối đối xứng AES-256 và hệ mật mã khóa công khai dựa trên đường cong Elliptic. Tác giả đã đề xuất ma trận MDS mới nhằm nâng cao tính khuếch tán cho AES, thiết kế tối ưu 3 kiến trúc phần cứng FPGA trên công cụ Xilinx ISE/ISIM, đồng thời xây dựng thuật toán nhân nhanh đa thức hệ số lớn dựa trên FFT và CRT trên nền tảng vi xử lý đa lõi. Các kết quả nghiên cứu đóng góp cơ sở lý luận toán học vững chắc và giải pháp kỹ thuật thực tiễn phục vụ yêu cầu bảo mật thông tin trong lĩnh vực An ninh - Quốc phòng và Kinh tế - Xã hội.