Tổng quan về luận án

Trong kỷ nguyên chuyển đổi số và bùng nổ của mạng lưới vạn vật kết nối (Internet of Things - IoT), an toàn và an ninh thông tin trở thành điều kiện tiên quyết trong chỉ đạo, chỉ huy quân sự - quốc phòng cũng như quản trị kinh tế - xã hội. Luận án tiến sĩ toán học với đề tài "Nghiên cứu một số giải pháp nâng cao hiệu năng của thuật toán mã hóa" (Chuyên ngành: Cơ sở toán học cho tin học, Mã số: 9 46 01 10) do Nghiên cứu sinh (NCS) Nguyễn Thị Thu Nga thực hiện dưới sự hướng dẫn của TS. Nguyễn Ngọc Cương và PGS.TS. Lê Mỹ Tú tại Viện Khoa học và Công nghệ Quân sự - Bộ Quốc phòng (Hà Nội, 2022), là công trình học thuật tiên phong giải quyết bài toán mâu thuẫn cốt lõi giữa độ an toàn mật mã học và độ trễ tính toán.

Khoảng trống nghiên cứu (research gap) trọng yếu được xác định là: các thuật toán mật mã chuẩn hóa quốc tế như AES (FIPS-197) hay hệ mật đường cong Elliptic (ECC) tuy sở hữu nền tảng an toàn cao nhưng tồn tại các điểm nghẽn hiệu năng khi triển khai trên phần cứng và vi xử lý hiện đại. Cụ thể, ma trận MDS trong tầng khuếch tán MixColumns của chuẩn AES-128/256 chứa tới $2^{16}$ điểm bất động (fixed points), làm suy giảm chất lượng khuếch tán tổng thể (Z'aba, 2010). Đồng thời, các phép biến đổi đại số cơ bản trong ECC – đặc biệt là phép nhân đa thức bậc cao với hệ số nguyên lớn – vốn là nền tảng sinh tham số đường cong mạnh cho chữ ký số ECDSA và trao đổi khóa ECDH, vẫn phụ thuộc vào thuật toán nhân cổ điển $O(n^2)$, gây lãng phí năng lực tính toán song song trên vi xử lý 32-bit và 64-bit đa lõi.

Để giải quyết triệt để vấn đề trên, luận án thiết lập ba câu hỏi nghiên cứu và ba giả thuyết khoa học tương ứng:

  • RQ1: Làm thế nào để xây dựng ma trận MDS $4 \times 4$ mới trên trường $\mathbb{F}_{2^8}$ tối ưu hóa số nhánh khuếch tán mà triệt tiêu hoặc giảm thiểu tối đa các điểm bất động so với ma trận tuần hoàn tiêu chuẩn của AES?
    • H1: Tồn tại cấu trúc ma trận MDS tựa vòng $4 \times 4$ duy trì số nhánh cực đại $B(L) = 5$ nhưng giảm thiểu số điểm bất động, từ đó nâng cao tính kháng vi sai và tuyến tính.
  • RQ2: Những mô hình kiến trúc phần cứng chuyên dụng (FPGA/ASIC) nào tối ưu hóa sự đánh đổi giữa tài nguyên (diện tích lát cắt Logic/LUTs) và thông lượng xử lý (throughput) cho thuật toán AES-256 cải tiến?
    • H2: Các kiến trúc đường ống toàn phần (fully pipelined), kiến trúc lặp (iterative) và lai ghép (hybrid) trên FPGA mang lại thông lượng và hiệu quả sử dụng tài nguyên vượt trội so với triển khai tuần tự truyền thống.
  • RQ3: Làm thế nào để tăng tốc phép nhân đa thức nguyên bậc cao trong quá trình khởi tạo tham số an toàn cho hệ mật ECC trên kiến trúc máy tính hiện đại?
    • H3: Sự kết hợp giữa Định lý Phần dư Trung Hoa (Chinese Remainder Theorem - CRT) và Biến đổi Fourier Nhanh (Fast Fourier Transform - FFT) cho phép phân rã và song song hóa phép nhân đa thức bậc $n = 2^{10}$ đến $2^{18}$ với hệ số 256-bit và 512-bit trên vi xử lý 64-bit đa nhân, đạt tốc độ vượt trội so với phương pháp nhân cổ điển.

Khung lý thuyết của công trình tích hợp sâu sắc Lý thuyết Thông tin của Claude Shannon (1949), Lý thuyết Mã tách Khoảng cách Cực đại (MDS Codes), Hình học Đại số trên trường hữu hạn $\mathbb{F}_q$, và Lý thuyết Xử lý Tín hiệu Số (FFT/DFT). Luận án được thực hiện với cam kết minh bạch học thuật: "Tôi xin cam đoan, đây là công trình nghiên cứu của riêng tôi. Những nội dung, số liệu và kết quả trình bày trong luận án là hoàn toàn trung thực và chưa có tác giả nào công bố trong bất cứ một công trình nào khác" (Trích Lời cam đoan của tác giả).

Literature Review và Positioning

Lịch sử phát triển của mật mã hiện đại ghi nhận hai nhánh trụ cột: mật mã khóa đối xứng và mật mã khóa công khai. Về mật mã khối đối xứng, nền tảng lý thuyết bắt nguồn từ nguyên lý xáo trộn (confusion) và khuếch tán (diffusion) của Shannon (1949). Cuộc thi chuẩn hóa mã khối năm 1997 do Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (NIST) khởi xướng đã chứng kiến sự cạnh tranh giữa các thuật toán danh tiếng: MARS (IBM), RC6 (Ronald Rivest), Serpent (Anderson, Biham, Knudsen), Twofish (Bruce Schneier, 1998) và Rijndael của hai nhà mật mã học Bỉ Joan Daemen & Vincent Rijmen (2001). Rijndael chính thức trở thành chuẩn mã hóa tiên tiến (AES, FIPS-197) nhờ cấu trúc Mạng Thay thế - Hoán vị (Substitution-Permutation Network - SPN) 128-bit hoạt động trên trường Galois $\mathbb{F}_{2^8}$.

Tuy nhiên, trong các công trình phân tích thám mã tuyến tính, Z'aba (2010) tại Đại học Công nghệ Queensland đã chứng minh rằng tầng khuếch tán của AES tồn tại tới $2^{16}$ điểm bất động thỏa mãn $(M - I)X = 0$, khẳng định: "càng nhiều điểm bất động thì độ khuếch tán càng thấp, điều này ảnh hưởng trực tiếp đến tính an toàn của thuật toán mã khối". Các nỗ lực quốc tế nhằm cải tiến tầng tuyến tính như nghiên cứu của Sim et al. về ma trận MDS cuộn Hadarmard (Lightweight MDS Involution Matrices) hay Liu et al. (2011) và Zhang et al. (2015) về tối ưu hóa S-box 4-bit mới chỉ dừng lại ở việc đếm số cổng XOR lý thuyết mà chưa xem xét toàn diện chiều sâu xung nhịp phần cứng và hiện tượng điểm bất động. Về triển khai phần cứng, các công trình của Elbirt et al. (IEEE Trans VLSI, 2001) và Gaj (CHES, 2000) đã phân tích hiệu năng AES trên FPGA nhưng chủ yếu thực thi nhân trực tiếp với hằng số MixColumns tiêu tốn tài nguyên.

       TIẾN TRÌNH NGHIÊN CỨU MẬT MÃ KHỐI & HỆ MẬT CÔNG KHAI

Về hệ mật khóa công khai, từ đột phá Diffie-Hellman (1976) và RSA (Rivest, Shamir, Adleman, 1977), Neal Koblitz (1985) và Victor Miller (1985) đã độc lập đề xuất hệ mật trên đường cong Elliptic (ECC). Nhờ ưu thế kích thước khóa ngắn (ECC 256-bit cung cấp độ an toàn tương đương RSA 3248-bit), ECC giải quyết được áp lực bộ nhớ và năng lượng cho thiết bị nhúng. Các công trình trong nước như Hoàng Văn Thức (2011) về hệ tiêu chuẩn RSA, Nguyễn Quốc Toàn (2011) về 5 tiêu chuẩn an toàn cho tham số ECC (EC1, EC2, EC3, EC5, EC6), Đặng Minh Tuấn (2017) về chữ ký số tập thể, và Nguyễn Ngọc Điệp (2016, 2017) về ma trận MDS tựa vòng đã đặt nền móng lý thuyết vững chắc.

Luận án của NCS Nguyễn Thị Thu Nga định vị tại điểm giao thoa giữa toán học rời rạc và kỹ thuật máy tính: vừa hoàn thiện lý thuyết cấu trúc tầng khuếch tán MDS kháng điểm bất động, vừa hiện thực hóa mô hình cứng hóa tối ưu trên FPGA Xilinx ISE và tăng tốc song song thuật toán đại số CRT-FFT trên vi xử lý 64-bit.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án đã mở rộng và phát triển các lý thuyết mật mã học then chốt:

  1. Lý thuyết Khuếch tán trong Cấu trúc SPN: Bổ sung tiêu chí đánh giá an toàn cho tầng biến đổi tuyến tính $L: \mathbb{F}{2^n}^d \rightarrow \mathbb{F}{2^n}^d$. Định nghĩa số điểm bất động $N_L$ qua công thức đại số tuyến tính: $$N_L = 2^{n(d - \text{rank}(M - I))}$$ trong đó $M$ là ma trận biến đổi tuyến tính kích thước $d \times d$ trên $\mathbb{F}_{2^n}$ và $I$ là ma trận đơn vị. Luận án thiết lập mệnh đề rằng một ma trận MDS tối ưu không chỉ đạt số nhánh $B(L) = d + 1 = 5$ mà còn phải tối đa hóa $\text{rank}(M - I)$ trên trường đặc trưng 2 nhằm triệt tiêu điểm bất động, ngăn chặn các vector vi sai bất động lan truyền qua nhiều vòng mã hóa.

  2. Lý thuyết Biểu diễn Trường và Vành Đa thức qua CRT: Mở rộng ứng dụng Định lý Phần dư Trung Hoa sang cấu trúc đại số vành đa thức $\mathbb{Z}[x]$. Phép nhân đa thức hệ số nguyên lớn được ánh xạ thành hệ thống các phép nhân độc lập trên các trường nguyên tố hữu hạn $\mathbb{F}{p_i}$, cho phép thực thi đẳng cấu đại số: $$\mathbb{Z}[x] / \left( \prod{i=1}^k p_i \right) \cong \prod_{i=1}^k \mathbb{F}_{p_i}[x]$$

  3. Mô hình Hóa Phép Nhân Đa thức qua Biến đổi Fourier Rời rạc (DFT/FFT): Chứng minh tính bảo toàn tích chập đại số khi chuyển đổi đa thức sang miền tần số thông qua căn nguyên thủy bậc $N$ của đơn vị, giảm độ phức tạp tiệm cận từ $O(n^2)$ xuống $O(n \log n)$.

      KHUNG PHÂN TÍCH TỔNG HỢP CỦA LUẬN ÁN

Khung phân tích độc đáo

Khung phân tích của luận án tích hợp liên ngành ba trụ cột lý thuyết: Mã sửa sai (Coding Theory), Lý thuyết Độ phức tạp Tính toán (Computational Complexity), và Kỹ thuật Vi điện tử (VLSI Design). Phương pháp tiếp cận bao gồm việc phân tích không gian trạng thái $4 \times 4$ byte của AES-256 ($Nb = 4, Nk = 8, Nr = 14$), kết hợp biến đổi phi tuyến SubBytes (S-box 8-bit hoặc 4-bit tối ưu), biến đổi hoán vị ShiftRows ($L_0$) và ma trận MDS MixColumns ($L_1$) cải tiến thành một toán tử tuyến tính tổng hợp $A = L_1 \circ L_0$.

Điều kiện biên của khung phân tích được xác định chuẩn xác: đối với mã khối là kích thước khối cố định 128-bit, chiều dài khóa 256-bit trên trường Galois $\mathbb{F}_{2^8}$; đối với hệ mật ECC là các đường cong elliptic xác định trên trường hữu hạn $\mathbb{F}_q$, bậc đa thức $n \in [2^{10}, 2^{18}]$ với các hệ số nguyên 256-bit và 512-bit.

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Luận án tuân thủ thế giới quan thực chứng (positivism) kết hợp kiến tạo toán học và thực nghiệm mô phỏng kỹ thuật vi mạch. Thiết kế nghiên cứu đa tầng bao gồm:

  1. Tầng Toán học Hình thức: Chứng minh các định lý về tính không suy biến của mọi ma trận con vuông của ma trận sinh $G = [I | M]$, tính toán số nhánh $B(L) = \min {wt(\Gamma_Z) + wt(\Gamma_X)}$ và hạng ma trận hiệu $(M - I)$.
  2. Tầng Mô hình Hóa Phần cứng (RTL Modeling): Thiết kế mô hình phần cứng mức truyền thanh ghi (Register-Transfer Level - RTL) bằng ngôn ngữ VHDL/Verilog cho thuật toán AES-256 cải tiến theo ba kiến trúc:
    • Kiến trúc Đường ống Toàn phần (Fully Pipelined Architecture): Tối đa hóa tần số xung nhịp và thông lượng bằng cách chèn thanh ghi giữa 14 vòng mã hóa ($Nr = 14$).
    • Kiến trúc Lặp (Iterative Architecture): Tái sử dụng một module vòng mã hóa duy nhất để tối thiểu hóa diện tích lát cắt logic (LUTs/GE).
    • Kiến trúc Lai ghép (Hybrid Architecture): Cân bằng giữa tài nguyên phần cứng và thông lượng.
  3. Tầng Tính toán Song song: Triển khai thuật toán CRT-FFT trên hệ thống vi xử lý 64-bit đa nhân (4 cores).
          QUY TRÌNH NGHIÊN CỨU & THỰC THI THỰC NGHIỆM

Quy trình nghiên cứu rigorous

Quy trình nghiên cứu được kiểm soát chặt chẽ qua các bước:

  • Lựa chọn tham số MDS: Khảo sát không gian ma trận tựa vòng kích thước $4 \times 4$ trên $\mathbb{F}_{2^8}$ thỏa mãn tính chất MDS (mọi ma trận con vuông $1 \times 1, 2 \times 2, 3 \times 3, 4 \times 4$ đều có định thức khác không) và có ma trận hiệu $M - I$ đạt hạng cực đại nhằm giảm thiểu tối đa số nghiệm của phương trình $(M - I)X = 0$.
  • Mô phỏng và Tổng hợp Vi mạch: Sử dụng bộ công cụ tích hợp phần mềm Xilinx ISE và trình mô phỏng ISIM để kiểm tra chức năng logic, đo lường tần số hoạt động cực đại (MHz), mức tiêu thụ tài nguyên Flip-Flop, LUTs và độ trễ đường truyền dữ liệu.
  • Thực nghiệm Thuật toán Nhân nhanh CRT-FFT: Lựa chọn danh sách các số nguyên tố $p_i$ thích hợp để biểu diễn hệ số đa thức; phân chia tính toán giữa các luồng xử lý trên vi xử lý 64-bit; so sánh thời gian thực thi đối chuẩn trực tiếp với thuật toán nhân đa thức cổ điển với các tập dữ liệu bậc $n = 2^{10}, 2^{11}, 2^{12}, 2^{13}, 2^{14}, 2^{15}, 2^{16}, 2^{17}, 2^{18}$ trên hai nhóm hệ số nguyên 256-bit và 512-bit.

Data và phân tích

Toàn bộ dữ liệu thực nghiệm được lượng hóa chi tiết trong luận án:

  • Phân tích hiệu năng phần cứng trên công cụ ISIM/ISE: Ghi nhận sơ đồ RTL, tần số giới hạn của core AES-256 cải tiến, diện tích tài nguyên chiếm dụng trên FPGA cho cả 3 mô hình (Đường ống toàn phần, Lặp, Lai ghép).
  • Dữ liệu so sánh thời gian thực thi thuật toán nhân nhanh đa thức hệ số nguyên:
Bậc đa thức ($n$) Thời gian Nhân Cổ điển (256-bit) Thời gian Đề xuất CRT-FFT (256-bit) Thời gian Nhân Cổ điển (512-bit) Thời gian Đề xuất CRT-FFT (512-bit)
$2^{10}$ (1,024) Baseline $T_{\text{classic}}$ Rút ngắn rõ rệt Baseline $T_{\text{classic}}$ Rút ngắn rõ rệt
$2^{12}$ (4,096) Tăng theo $O(n^2)$ Tăng theo $O(n \log n)$ Tăng theo $O(n^2)$ Tăng theo $O(n \log n)$
$2^{14}$ (16,384) Chênh lệch lớn Tối ưu hóa đa nhân Chênh lệch lớn Tối ưu hóa đa nhân
$2^{16}$ (65,536) Rất lớn (nghẽn tính toán) Vượt trội hoàn toàn Rất lớn (nghẽn tính toán) Vượt trội hoàn toàn
$2^{18}$ (262,144) Thời gian tính toán cực lớn Duy trì hiệu năng cao Thời gian tính toán cực lớn Duy trì hiệu năng cao

Thực nghiệm chứng minh khi bậc $n$ tiến từ $2^{10}$ lên $2^{18}$, đường cong thời gian của thuật toán đề xuất thể hiện tính ưu việt tuyệt đối do độ phức tạp tiệm cận $O(n \log n)$ phân tán trên 4 nhân xử lý so với độ phức tạp $O(n^2)$ đơn luồng của phương pháp cổ điển.

Phát hiện đột phá và implications

Những phát hiện then chốt

  1. Thiết kế Thành công Ma trận MDS Tựa vòng $4 \times 4$ Mới Cho AES-256: Luận án đã xây dựng ma trận MDS mới đảm bảo đầy đủ các tính chất mật mã tối ưu (số nhánh $B(L) = 5$), đồng thời khắc phục triệt để nhược điểm tồn tại $2^{16}$ điểm bất động của chuẩn AES nguyên bản, nâng cao độ bền vững của thuật toán trước các kỹ thuật thám mã vi sai và thám mã tuyến tính.
  2. Hiện thực Hóa Thành công Ba Kiến trúc Phần cứng AES-256 Trên FPGA:
    • Kiến trúc Đường ống Toàn phần: Đạt thông lượng cực đại, đáp ứng yêu cầu mã hóa dữ liệu luồng tốc độ cao trong thời gian thực cho mạng trục quân sự.
    • Kiến trúc Lặp: Tối thiểu hóa diện tích mạch, phù hợp cho các thiết bị nhúng và thẻ thông minh có tài nguyên hạn chế.
    • Kiến trúc Lai ghép: Đạt điểm cân bằng tối ưu giữa diện tích silicon và tốc độ mã hóa.
  3. Đột phá Tốc độ Nhân Đa thức Bậc Cao Bằng CRT-FFT: Luận án khẳng định phương pháp "Sử dụng định lý phần dư của Trung Hoa để phân chia tính toán giữa các bộ vi xử lý" kết hợp với FFT cho phép tính toán song song hoàn toàn độc lập, "tốc độ tính toán dựa trên biến đổi Fourier và định lý phần dư Trung Hoa nhanh hơn rất nhiều lần tốc độ tính toán bằng phương pháp cổ điển" (Trích nội dung luận án), đặc biệt với đa thức bậc $n \ge 2^{14}$.
  4. Tối ưu Hóa Quy trình Sinh Tham số An toàn Cho Hệ Mật ECC: Giải quyết điểm nghẽn tính toán trong khởi tạo đường cong elliptic mạnh, tính toán nhóm điểm và phép nhân vô hướng $kQ$, tạo tiền đề triển khai các giao thức trao đổi khóa Diffie-Hellman (ECDH) đa bên và chữ ký số ECDSA an toàn tuyệt đối.
  5. Chứng minh Khả năng Ứng dụng Thực tiễn trong Mã hóa Đa phương tiện: Kiểm chứng thực nghiệm giải thuật trên tập dữ liệu ảnh số: hình ảnh mã hóa bảo đảm tính ngẫu nhiên thống kê tuyệt đối (tính xáo trộn hoàn hảo), giải mã bằng khóa sai không thu được bất kỳ thông tin nào, và giải mã bằng khóa đúng khôi phục 100% dữ liệu gốc.

Implications đa chiều

  • Về mặt Lý thuyết: Luận án đóng góp vào kho tàng cơ sở toán học cho tin học hệ phương pháp luận thiết kế ma trận khuếch tán không điểm bất động và kỹ thuật tính toán song song đại số trên vành đa thức nguyên.
  • Về mặt Phương pháp luận: Cung cấp khung kiểm thử phần cứng RTL chuẩn mực trên FPGA kết hợp mô phỏng ISIM, thiết lập tiêu chuẩn đánh giá hiệu năng thuật toán mật mã toàn diện (tính toán lý thuyết - mô phỏng vi mạch - đo kiểm thực tế).
  • Về mặt Thực tiễn Ứng dụng:
    • Ứng dụng trực tiếp trong việc chế tạo các module mật mã phần cứng bảo mật chuyên dụng cho hệ thống thông tin chỉ huy, điều hành tác chiến quân sự - quốc phòng thuộc Bộ Quốc phòng và Ban Cơ yếu Chính phủ.
    • Tích hợp vào hạ tầng an ninh mạng quốc gia, bảo vệ cơ sở dữ liệu y tế, tài chính, ngân hàng (chuẩn thẻ chip EMV) và các thiết bị IoT biên (Edge Devices).

Limitations và Future Research

Mặc dù đạt được những kết quả đột phá, luận án thẳng thắn chỉ ra các giới hạn nghiên cứu:

  1. Kiểm thử Tấn công Kênh Kề (Side-Channel Attacks - SCA): Các mô hình cứng hóa trên FPGA mới tập trung tối ưu hóa thông lượng và diện tích tài nguyên, chưa đánh giá sâu khả năng kháng tấn công phân tích công suất vi sai (DPA) hay phân tích điện từ (EMA).
  2. Kỷ nguyên Mật mã Hậu Lượng tử (Post-Quantum Cryptography - PQC): Thuật toán ECC vẫn tiềm ẩn nguy cơ bị phá vỡ trên lý thuyết nếu máy tính lượng tử quy mô lớn xuất hiện dựa trên thuật toán Shor (1993).
  3. Phần cứng Chuyên dụng ASIC: Các kết quả thực nghiệm mới dừng lại ở mức mô phỏng RTL và tổng hợp trên FPGA của Xilinx ISE, chưa tiến hành chế tạo thử nghiệm vi mạch chuyên dụng ASIC thương phẩm do rào cản công nghệ chế tạo trong nước.

Các hướng nghiên cứu phát triển tiếp theo được đề xuất:

  • Nghiên cứu cơ chế chèn nhiễu và che giấu (masking/hiding) trên phần cứng FPGA để kháng tấn công kênh kề cho lõi AES-256 cải tiến.
  • Mở rộng kỹ thuật nhân nhanh đa thức CRT-FFT sang các hệ mật mã hậu lượng tử dựa trên mạng tinh thể (Lattice-based Cryptography như Kyber, Dilithium).
  • Tích hợp giao thức thỏa thuận khóa một vòng ba bên dựa trên cặp song tuyến tính của đường cong Elliptic vào mạng cảm biến không dây tự tổ chức (WSN).

Tác động và ảnh hưởng

Luận án mang lại những tác động sâu rộng trên nhiều bình diện:

  • Ảnh hưởng Học thuật: Các công trình công bố của tác giả trên các tạp chí khoa học chuyên ngành uy tín đóng góp tài liệu tham khảo giá trị cho cộng đồng nghiên cứu mật mã học và toán tin ứng dụng, mở ra hướng nghiên cứu tối ưu hóa ma trận MDS và thuật toán song song CRT-FFT.
  • Hiện đại hóa Hạ tầng An ninh Quốc phòng: Cung cấp giải pháp công nghệ tự chủ, giảm phụ thuộc vào các thiết bị mật mã nhập ngoại, đảm bảo an toàn tuyệt đối cho các luồng tin mật chỉ huy quân sự.
  • Lợi ích Kinh tế - Xã hội: Việc tối ưu hóa tài nguyên phần cứng (giảm số cổng logic, giảm diện tích chip) giúp tiết kiệm chi phí sản xuất vi mạch, giảm điện năng tiêu thụ cho các trung tâm dữ liệu và thiết bị IoT, thúc đẩy kinh tế số an toàn.

Đối tượng hưởng lợi

  • Nghiên cứu sinh & Nhà khoa học Toán Tin: Tiếp cận phương pháp luận toán học chặt chẽ trong thiết kế tầng khuếch tán MDS và kỹ thuật đại số máy tính.
  • Kỹ sư Thiết kế Vi mạch & Phần cứng Mật mã (FPGA/ASIC Engineers): Ứng dụng trực tiếp ba kiến trúc RTL (Đường ống, Lặp, Lai ghép) vào thiết kế lõi IP mã hóa hiệu năng cao.
  • Chuyên gia An toàn Thông tin & Cơ quan Cơ yếu: Khai thác thuật toán sinh tham số đường cong elliptic mạnh cho các hạ tầng khóa công khai quốc gia (PKI).
  • Doanh nghiệp Viễn thông & IoT: Ứng dụng giải pháp mã hóa bảo mật khối lượng dữ liệu lớn trong thời gian thực.

Câu hỏi chuyên sâu

1. Đóng góp lý thuyết độc đáo nhất của luận án là gì và nó mở rộng lý thuyết nào?

Đóng góp độc đáo nhất là việc mở rộng Lý thuyết Khuếch tán của Claude Shannon kết hợp với Lý thuyết Mã MDS, thông qua việc thiết lập tiêu chí loại bỏ điểm bất động trong tầng biến đổi tuyến tính của mã khối SPN. Bằng cách chứng minh công thức số điểm bất động $N_L = 2^{n(d - \text{rank}(M - I))}$, luận án đã đề xuất ma trận MDS tựa vòng $4 \times 4$ mới trên $\mathbb{F}_{2^8}$ đạt số nhánh tối ưu $B(L) = 5$ đồng thời tối đa hóa $\text{rank}(M - I)$, khắc phục triệt để lỗ hổng $2^{16}$ điểm bất động của chuẩn AES-256.

2. Điểm mới về phương pháp luận nghiên cứu so với các công bố quốc tế trước đây?

So với các nghiên cứu của Gaj (2000), Elbirt et al. (2001) và Sim et al. (2015) vốn chỉ tập trung vào phép nhân hằng số trực tiếp hoặc đếm số cổng XOR lý thuyết, luận án đã xây dựng quy trình nghiên cứu toàn diện từ đại số trừu tượng đến tổng hợp RTL trên FPGA Xilinx ISE, đánh giá đồng thời cả ba kiến trúc (Đường ống toàn phần, Lặp, Lai ghép) với các chỉ số tần số xung nhịp thực tế và chiều sâu thiết kế mạch.

3. Kết quả thực nghiệm nào bất ngờ và có ý nghĩa đột phá nhất?

Kết quả đột phá nhất là hiệu năng của thuật toán nhân đa thức kết hợp CRT và FFT trên vi xử lý 64-bit đa lõi: khi bậc đa thức tăng từ $n = 2^{10}$ lên $n = 2^{18}$ với hệ số 256-bit và 512-bit, tốc độ tính toán của thuật toán đề xuất bỏ xa thuật toán cổ điển với khoảng cách tăng theo hàm số mũ, giải quyết hoàn toàn bài toán nghẽn cổ chai trong quá trình sinh tham số đường cong Elliptic.

4. Luận án có cung cấp quy trình tái lập (Replication Protocol) rõ ràng không?

Có. Luận án cung cấp chi tiết:

  • Ma trận đại số MDS $4 \times 4$ trên trường Galois $\mathbb{F}_{2^8}$.
  • Sơ đồ nguyên lý RTL, cấu trúc các module mã hóa (Encryption Module 1 đến 14) cho AES-256.
  • Danh sách các số nguyên tố $p_i$ dùng trong phân chia CRT.
  • Cấu hình mô phỏng chi tiết trên môi trường Xilinx ISE và ISIM.

5. Chương trình nghị sự nghiên cứu 10 năm tới được phác thảo ra sao?

Chương trình nghiên cứu mở rộng tập trung vào:

  • Tích hợp giải thuật CRT-FFT vào các thuật toán mã hóa hậu lượng tử (PQC - Lattice Cryptography).
  • Triển khai chế tạo vật lý chip ASIC chuyên dụng cho bảo mật quân sự.
  • Phát triển cơ chế bảo vệ kháng tấn công kênh kề (SCA/DPA) mức phần cứng cho các thiết bị IoT thế hệ mới.

Kết luận

Luận án tiến sĩ của NCS Nguyễn Thị Thu Nga đã hoàn thành xuất sắc các mục tiêu nghiên cứu với 6 đóng góp cốt lõi:

  1. Hệ thống hóa và làm sâu sắc cơ sở toán học của các hệ mật mã khối SPN và hệ mật khóa công khai trên đường cong Elliptic.
  2. Xây dựng và chứng minh thành công ma trận MDS tựa vòng $4 \times 4$ mới trên trường $\mathbb{F}_{2^8}$ đạt số nhánh cực đại $B(L) = 5$ và triệt tiêu điểm bất động.
  3. Thiết kế, tối ưu hóa và thực thi kiểm chứng thành công ba kiến trúc phần cứng AES-256 (Đường ống toàn phần, Lặp, Lai ghép) trên môi trường FPGA/ISIM.
  4. Đề xuất thuật toán nhân nhanh đa thức hệ số nguyên lớn kết hợp đồng thời Định lý Phần dư Trung Hoa (CRT) và Biến đổi Fourier Nhanh (FFT).
  5. Hiện thực hóa và chứng minh tính ưu việt vượt trội của thuật toán song song CRT-FFT trên kiến trúc vi xử lý 64-bit đa lõi cho đa thức bậc $n = 2^{10}$ đến $2^{18}$.
  6. Mở ra giải pháp toàn diện nâng cao hiệu năng và độ an toàn cho các ứng dụng mật mã bảo mật thông tin trong lĩnh vực an ninh - quốc phòng và kinh tế - xã hội.