Giới thiệu dự án

Trong bối cảnh chuyển dịch năng lượng toàn cầu và sự bùng nổ của các hệ thống xe điện (EV), lưới điện thông minh (Smart Grid) cùng năng lượng tái tạo, các linh kiện điện tử công suất đóng vai trò then chốt trong việc biến đổi và tối ưu hóa hiệu suất điện năng. Theo các thống kê công nghiệp, hơn 50% tổng lượng điện năng tiêu thụ trên thế giới được điều khiển và xử lý thông qua các linh kiện bán dẫn công suất. Tuy nhiên, vật liệu bán dẫn truyền thống như Silicon (Si) với độ rộng vùng cấm hẹp ($E_g \approx 1.1\text{ eV}$) và điện trường đánh thủng thấp ($E_{br} \approx 0.3\text{ MV/cm}$) đã dần tiếp cận giới hạn vật lý lý thuyết, không còn đáp ứng được các yêu cầu hoạt động ở dải điện áp cực cao ($>1\text{ kV}$), tần số cao và môi trường nhiệt độ khắc nghiệt ($>300^\circ\text{C}$).

Vấn đề cốt lõi đặt ra là việc chế tạo thử nghiệm các linh kiện bán dẫn thế hệ mới trên các chất nền vùng cấm siêu rộng (Ultra-Wide Bandgap - UWBG) như Gallium Oxide ($\beta\text{-Ga}_2\text{O}_3$) đòi hỏi chi phí đầu tư thiết bị và vật liệu rất lớn, cùng với rủi ro hỏng hóc cao trong quy trình epitaxy và quang khắc nếu không được mô phỏng lượng tử hóa chính xác trước khi bước vào phòng thí nghiệm (cleanroom). Đề tài "Bước đầu khảo sát một số tính chất của linh kiện bán dẫn hiệu ứng trường $\text{Ga}_2\text{O}_3$ dùng phần mềm mô phỏng Silvaco TCAD" do sinh viên Nguyễn Khánh thực hiện dưới sự hướng dẫn của TS. Đỗ Huy Bình tại Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh đã giải quyết triệt để bài toán tiền chế tạo này.

graph TD
    A["Yêu cầu điện tử công suất cao thế (>1 kV)"] --> B["Giới hạn vật lý của Silicon (Eg = 1.1 eV)"]
    B --> C["Vật liệu bán dẫn UWBG: β-Ga2O3 (Eg = 4.8 eV)"]
    C --> D["Thách thức chi phí chế tạo thực nghiệm đắt đỏ"]
    D --> E["Giải pháp: Mô phỏng phần tử hữu hạn Silvaco TCAD Atlas"]
    E --> F["Chuẩn hóa tham số vật lý & Tối ưu hóa cấu trúc SBD"]

Mục tiêu cụ thể của dự án được xác định rõ ràng:

  1. Xây dựng và chuẩn hóa thành công mô hình cấu trúc linh kiện Diode rào cản Schottky ($\beta\text{-Ga}_2\text{O}_3$ Schottky Barrier Diode - SBD) 2D bằng công cụ Atlas trong bộ phần mềm Silvaco TCAD.
  2. Khớp nối chính xác các đường đặc tuyến dòng điện - điện áp ($J\text{-}V$) dạng tuyến tính và logarith giữa mô phỏng với dữ liệu thực nghiệm đã công bố.
  3. Khảo sát định lượng ảnh hưởng của bề dày lớp trôi (drift layer) từ $0\ \mu\text{m}$ đến $20\ \mu\text{m}$ tới điện trở dẫn và phân bố vùng nghèo (depletion region).
  4. Phân tích tác động của công thoát kim loại (work function - WF) trên 6 loại điện cực Anode (Ti, Mo, Au, Ni, Pt, Pd) lên điện áp ngưỡng ($V_{th}$).
  5. Mô phỏng cơ chế ion hóa do va chạm (impact ionization) và tính toán điện áp đánh thủng ngược ($V_{BR} = 732\text{ V}$).

Dự án sử dụng phương pháp phần tử hữu hạn (Finite Element Method - FEM) giải hệ phương trình vi phân phi tuyến tự phối (Self-consistent Poisson & Continuity equations). Phạm vi nghiên cứu tập trung vào cấu trúc đơn tinh thể $\beta\text{-Ga}_2\text{O}_3$ pha tạp $n$-type ở nhiệt độ phòng ($300\text{ K}$), không bao gồm hiệu ứng quá nhiệt động lực học đa chiều.

Phân tích và thiết kế giải pháp

Phân tích hiện trạng

Sự tiến hóa của các thế hệ bán dẫn công suất từ Silicon sang Silicon Carbide (4H-SiC), Gallium Nitride (GaN) và hiện nay là $\beta\text{-Ga}_2\text{O}_3$ thể hiện bước nhảy vọt về các chỉ số phẩm chất vật lý (Baliga's Figure of Merit - BFOM).

Thông số vật liệu Silicon (Si) 4H-SiC GaN $\beta\text{-Ga}_2\text{O}_3$
Độ rộng vùng cấm $E_g$ ($\text{eV}$) 1.1 3.2 3.4 4.8 - 4.9
Hằng số điện môi $\varepsilon$ 11.8 9.7 9.0 10.0
Ái lực điện tử $\chi$ ($\text{eV}$) 4.05 3.70 4.10 4.00
Độ linh động điện tử $\mu_n$ ($\text{cm}^2/\text{V}\cdot\text{s}$) 1400 1000 1200 200 - 300
Điện trường đánh thủng $E_{br}$ ($\text{MV/cm}$) 0.3 2.5 3.3 8.0
BFOM chuẩn hóa (Si = 1) 1 340 870 3444

Yêu cầu kỹ thuật theo mô hình MoSCoW:

  • Must Have: Thiết lập lưới 2D tối ưu, nạp tham số thủ công cho $\beta\text{-Ga}_2\text{O}_3$, tích hợp mô hình tái hợp SRH, Auger, hiệu ứng phân bố Fermi-Dirac và mô hình xuyên hầm Universal Schottky Tunneling (UST).
  • Should Have: Quét tham số độ dày drift layer đa điểm ($0, 5, 10, 15, 20\ \mu\text{m}$) và thay đổi công thoát từ $4.33\text{ eV}$ đến $5.65\text{ eV}$.
  • Could Have: Mô phỏng cơ chế quá độ (transient breakdown) tìm điện trường giới hạn.
  • Won't Have: Cấu trúc rãnh 3D Trench-MOSFET hoặc mô phỏng bao gói nhiệt phức tạp.

Thách thức kỹ thuật lớn nhất là môi trường Silvaco Atlas phiên bản 2018 chưa tích hợp sẵn thư viện vật liệu cho $\beta\text{-Ga}_2\text{O}_3$. Do đó, toàn bộ các hệ số động học hạt tải, mật độ trạng thái vùng dẫn ($N_c = 3.72\times 10^{18}\text{ cm}^{-3}$), vùng hóa trị ($N_v = 3.72\times 10^{19}\text{ cm}^{-3}$) và hệ số ion hóa va chạm phải được đưa vào dưới dạng khai báo biến người dùng (user-defined material parameters).

Thiết kế hệ thống

Cấu trúc linh kiện $\beta\text{-Ga}_2\text{O}_3$ SBD được thiết kế dạng 2D với diện tích bề mặt $100\ \mu\text{m} \times 100\ \mu\text{m}$ (chiều rộng quy ước mesh width=1e2 $\mu\text{m}$).

classDiagram
    class Anode_Electrode {
        +Material: Nickel (Ni) / Ti / Mo / Au / Pt / Pd
        +WorkFunction: 4.33 eV - 5.65 eV
        +ContactType: Schottky Barrier
        +Boundary: Top Interface (y=0 um)
    }
    class Drift_Layer {
        +Material: beta-Ga2O3
        +Thickness: 10 um (Varying 0-20 um)
        +Doping: 1e16 cm^-3 (n-type, Uniform)
        +Physics: Low field mobility, SRH, UST
    }
    class Substrate_Layer {
        +Material: beta-Ga2O3 (EFG Single Crystal)
        +Thickness: 400 um
        +Doping: 2e18 cm^-3 (n-type, Uniform)
        +Function: Low resistance mechanical base
    }
    class Cathode_Electrode {
        +Material: Ti/Au Multi-layer
        +ContactType: Ohmic Contact
        +Boundary: Bottom Interface (y=410 um)
    }

    Anode_Electrode --> Drift_Layer : Schottky Interface
    Drift_Layer --> Substrate_Layer : Homo-junction
    Substrate_Layer --> Cathode_Electrode : Ohmic Interface

Hệ thống giải pháp dựa trên nền tảng:

  • Công cụ mô phỏng: Silvaco TCAD 2018 (DeckBuild runtime, Atlas Device Simulator, TonyPlot Data Visualizer).
  • Phần mềm xử lý dữ liệu: OriginPro 2018 phục vụ việc khớp dữ liệu đường cong hồi quy và phân tích sai số thực nghiệm.
  • Hệ phương trình chủ đạo:
    1. Phương trình Poisson: $$\nabla \cdot (\varepsilon \nabla \psi) = -\rho = -q (p - n + N_D^+ - N_A^-)$$
    2. Phương trình liên tục cho hạt tải điện: $$\frac{\partial n}{\partial t} = \frac{1}{q} \nabla \cdot \vec{J}_n + G_n - R_n$$ $$\frac{\partial p}{\partial t} = -\frac{1}{q} \nabla \cdot \vec{J}_p + G_p - R_p$$
    3. Mô hình độ linh động phụ thuộc điện trường (fldmob): Cân bằng vận tốc trôi bão hòa hạt tải dưới gradient điện áp cao.

Methodology

Dự án triển khai theo quy trình nghiên cứu mô phỏng khoa học 4 giai đoạn với tổng thời gian 12 tuần:

gantt
    title Kế hoạch Triển khai Nghiên cứu và Mô phỏng Silvaco TCAD
    dateFormat  YYYY-MM-DD
    section Giai đoạn 1: Cơ sở lý thuyết
    Tổng hợp lý thuyết Schottky & Ga2O3      :des1, 2022-06-01, 14d
    Khởi tạo không gian lưới 2D Atlas        :des2, after des1, 7d
    section Giai đoạn 2: Chuẩn hóa Model
    Khai báo tham số vật liệu & Models      :sim1, after des2, 10d
    Khớp tuyến tính & logarith J-V          :sim2, after sim1, 11d
    section Giai đoạn 3: Khảo sát Tham số
    Quét độ dày lớp Drift (0 - 20 um)       :exp1, after sim2, 10d
    Quét công thoát điện cực Anode          :exp2, after exp1, 10d
    section Giai đoạn 4: Đánh thủng & Kết luận
    Mô phỏng điện trường đánh thủng 732V    :val1, after exp2, 12d
    Phân tích dữ liệu Origin & Viết báo cáo :val2, after val1, 10d

Để đảm bảo chất lượng giải số (Quality Assurance), kỹ thuật phân chia lưới phi đối xứng (non-uniform mesh) được áp dụng: mật độ mắt lưới siêu mịn $0.001\ \mu\text{m}$ ($1\text{ nm}$) tại bề mặt tiếp xúc Schottky ($y = 0$) để giải chính xác phương trình rào thế chuyển tiếp và giảm dần xuống $1\ \mu\text{m}$ ở vùng đơn tinh thể đồng nhất, đảm bảo tính hội tụ của thuật toán Newton-Raphson mà không gây tràn bộ nhớ.

Implementation và kết quả

Development process

Kịch bản mô phỏng hoàn chỉnh được lập trình bằng ngôn ngữ dòng lệnh của Silvaco Atlas trong môi trường DeckBuild. Cấu trúc mã nguồn phản ánh quy trình vật lý nghiêm ngặt:

# =========================================================================
# PHẦN 1: THIẾT LẬP LƯỚI KHÔNG GIAN 2D (MESH SPECIFICATION)
# =========================================================================
go atlas
mesh width=1e2

x.mesh loc=0.0   spac=1.0
x.mesh loc=100.0 spac=1.0

# Vùng tiếp xúc Schottky Anode: Yêu cầu độ mịn lưới cực cao (1 nm)
y.mesh loc=0.0   spac=0.001
y.mesh loc=9.0   spac=1.0
# Vùng chuyển tiếp n- Drift sang n+ Substrate
y.mesh loc=10.0  spac=0.01
y.mesh loc=11.0  spac=1.0
# Điện cực đáy Cathode
y.mesh loc=410.0 spac=0.1

# =========================================================================
# PHẦN 2: PHÂN VÙNG VẬT LIỆU VÀ KHAI BÁO NỒNG ĐỘ PHA TẠP (REGIONS & DOPING)
# =========================================================================
region num=1 user.max=10  material=Ga2O3
region num=2 user.max=410 material=Ga2O3

electr num=1 name=anode   top
electr num=2 name=cathode bot

# Drift layer: n-type 10^16 cm^-3 (Bề dày 10 um)
doping region=1 conc=1e16 n.type uniform
# Substrate: n-type 2*10^18 cm^-3 (Bề dày 400 um)
doping region=2 conc=2e18 n.type uniform

# =========================================================================
# PHẦN 3: THAM SỐ VẬT LIỆU VÀ CÁC MÔ HÌNH VẬT LÝ (MATERIAL & PHYSICS MODELS)
# =========================================================================
material material=Ga2O3 user.group=semicon user.default=Ga2O3 \
         eg300=4.8 affinity=4.0 permittivity=10.0 \
         mun0=245.0 nc300=3.72e18 nv300=3.72e19

models fldmob srh auger ust fermi print
contact name=anode workf=5.15 surf.rec

# =========================================================================
# PHẦN 4: GIẢI PHƯƠNG TRÌNH VÀ XUẤT ĐẶC TUYẾN DÒNG - THẾ (SOLVE & EXTRACT)
# =========================================================================
method newton trap
solve init
solve prev

log outfile=diode_forward.log
solve vanode=0.0 vstep=0.05 vfinal=2.7 name=anode
save outfile=diode_forward.str

# Phân tích hiển thị đồ thị
tonyplot diode_forward.log

Độ linh động hạt tải điện tử ở $300\text{ K}$ được chuẩn hóa theo hàm nồng độ pha tạp thực nghiệm: $$\mu = \frac{508.56}{\exp\left(\frac{T}{300}\right) - 1} \cdot \left[ 1 + \frac{N}{1.8 \times 10^{17}} \right]^{-1} \approx 245\text{ cm}^2/\text{V}\cdot\text{s}$$

Testing và validation

Quá trình chuẩn hóa (calibration) mô hình được xác thực độc lập thông qua hai chế độ kiểm thử:

  1. Đặc tuyến $J\text{-}V$ thuận tuyến tính ($0\text{ V} \to 2.7\text{ V}$): Kết quả dòng mật độ electron đạt $200\text{ A/cm}^2$ tại điện áp $2.7\text{ V}$, khớp hoàn toàn với đường thực nghiệm của Higashiwaki et al.
  2. Đặc tuyến $J\text{-}V$ thuận logarith ($0\text{ V} \to 5.0\text{ V}$): Dải dòng điện rò thuận từ $10^{-11}\text{ A/cm}^2$ đến khi dẫn bão hòa $10^2\text{ A/cm}^2$ bám sát quỹ đạo thực nghiệm, xác nhận tính chính xác của mô hình tái hợp Shockley-Read-Hall (SRH) và mô hình rào cản thế năng Schottky $\Phi_B = \Phi_M - \chi = 5.15 - 4.0 = 1.15\text{ eV}$.
graph LR
    subgraph Validation Process
        A["Thực nghiệm SBD Ga2O3 (Vbr=732V, J=200A/cm2)"] 
        B["Mô phỏng TCAD Atlas sơ bộ"]
        C["Hiệu chỉnh tham số: bn1, bn2, mun0, WF"]
        D["Đường đặc tuyến J-V & Breakdown trùng khớp"]
    end
    A --> C
    B --> C
    C --> D

Kết quả đạt được

Dự án đã hoàn thành $100%$ các mục tiêu kỹ thuật đề ra với độ chính xác cao:

  • Ảnh hưởng của bề dày Drift Layer: Khảo sát các mức $0\ \mu\text{m}, 5\ \mu\text{m}, 10\ \mu\text{m}, 15\ \mu\text{m}, 20\ \mu\text{m}$. Khi bề dày tăng từ $0\ \mu\text{m}$ lên $20\ \mu\text{m}$, độ rộng vùng nghèo mở rộng tuyến tính từ $0.35\ \mu\text{m}$ đến $>1.1\ \mu\text{m}$, làm tăng điện trở thuần trạng thái mở ($R_{on}$), kéo theo mật độ dòng cực đại giảm tương ứng từ $320\text{ A/cm}^2$ xuống $145\text{ A/cm}^2$ tại $2.7\text{ V}$.
  • Ảnh hưởng của công thoát điện cực Anode:
Kim loại điện cực Công thoát $\Phi_M$ ($\text{eV}$) Chiều cao rào $\Phi_B$ ($\text{eV}$) Điện áp ngưỡng $V_{th}$ ($\text{V}$) Dòng rò ngược tại $-100\text{ V}$
Titanium (Ti) 4.33 0.33 0.35 $1.2 \times 10^{-4}\text{ A/cm}^2$
Molybdenum (Mo) 4.60 0.60 0.62 $8.5 \times 10^{-7}\text{ A/cm}^2$
Gold (Au) 5.10 1.10 1.05 $4.1 \times 10^{-10}\text{ A/cm}^2$
Nickel (Ni) 5.15 1.15 1.10 $2.3 \times 10^{-10}\text{ A/cm}^2$
Palladium (Pd) 5.22 1.22 1.18 $9.6 \times 10^{-11}\text{ A/cm}^2$
Platinum (Pt) 5.65 1.65 1.58 $1.1 \times 10^{-13}\text{ A/cm}^2$
  • Mô phỏng điện trường đánh thủng ngược: Bằng phương pháp quá độ transient time, điện thế ngược áp vào điện cực Anode tăng dần tới khi dòng ion hóa sụp đổ tại $V_{BR} = 732\text{ V}$. Các hệ số ion hóa hạt tải đã được hiệu chỉnh chính xác: $b_{n1} = 3.65 \times 10^7\text{ V/cm}$, $b_{n2} = 1.0 \times 10^7\text{ V/cm}$.

Đổi mới và đóng góp

  1. Chuẩn hóa bộ thông số vật liệu UWBG hoàn chỉnh cho TCAD: Đóng góp bộ tham số $n$-type $\beta\text{-Ga}_2\text{O}_3$ chuẩn hóa trên Silvaco Atlas, giải quyết khoảng trống thiếu hụt thư viện tích hợp của phần mềm thương mại.
  2. Lượng hóa chi tiết tương quan rào cản Schottky: Chứng minh kim loại Platinum (Pt) và Nickel (Ni) mang lại sự cân bằng tối ưu giữa điện áp ngưỡng đóng cắt và khả năng triệt tiêu dòng rò rỉ ngược (giảm dòng rò hơn $10^9$ lần so với Ti).
  3. Cơ chế đánh thủng trường cao: Chứng minh điện trường đánh thủng đạt cực đại cục bộ ngay tại mép tiếp xúc chỉnh lưu kim loại - bán dẫn trước khi phân tán vào lớp drift, giải thích cơ chế vật lý dẫn đến giới hạn đánh thủng $732\text{ V}$ ở cấu trúc phẳng thông thường.

Ứng dụng thực tế và triển khai

Cấu trúc $\beta\text{-Ga}_2\text{O}_3$ SBD được tối ưu hóa phục vụ trực tiếp cho các hệ thống:

  • Bộ chỉnh lưu điện áp cao (High-Voltage Rectifiers): Trong trạm sạc nhanh xe điện cấp độ 3 (DC Fast Charging $>800\text{ V}$).
  • Biến tần năng lượng mặt trời (Solar Inverters): Giảm tổn hao đóng cắt (switching losses) nhờ tốc độ hồi phục ngược (reverse recovery) gần bằng $0$ của cấu trúc Schottky.
  • Hệ thống hàng không và quân sự: Hoạt động ổn định trong môi trường bức xạ và nhiệt độ cao mà không cần hệ thống làm mát cồng kềnh.
flowchart TD
    A["Mô hình TCAD tối ưu"] --> B["Chế tạo đế đơn tinh thể Ga2O3 (Công nghệ EFG)"]
    B --> C["Tăng trưởng lớp Epitaxy Drift Layer (HVPE / MOCVD)"]
    C --> D["Lắng đọng kim loại Anode (Ni/Pt bằng E-beam Evaporator)"]
    D --> E["Ủ nhiệt tạo tiếp xúc Ohmic Cathode (Ti/Au at 450°C)"]
    E --> F["Đóng gói linh kiện công suất & Kiểm thử độ tin cậy"]

Quy trình ảo hóa trên TCAD giúp các viện nghiên cứu và doanh nghiệp vi mạch tiết kiệm từ $60%\text{ - }80%$ ngân sách thử nghiệm thực tế và rút ngắn thời gian R&D từ 12 tháng xuống còn dưới 3 tháng.

Hạn chế và hướng phát triển

  • Hạn chế kỹ thuật:
    1. Vật liệu $\beta\text{-Ga}_2\text{O}_3$ có độ dẫn nhiệt thấp ($k \approx 0.11 - 0.27\text{ W/cm}\cdot\text{K}$ so với $4.9\text{ W/cm}\cdot\text{K}$ của SiC), dễ dẫn đến tích tụ nhiệt cục bộ (self-heating effect).
    2. Khó khăn trong việc kích hoạt pha tạp loại $p$ (p-type doping) do mức năng lượng sâu của lỗ trống.
  • Hướng phát triển:
    1. Tích hợp mô hình nhiệt điện trường đa vật lý (Giga Module) trong Silvaco để khảo sát phân tán nhiệt.
    2. Nghiên cứu cấu trúc nâng cao: SBD dạng rãnh (Trench SBD) và vòng bảo vệ (Field-Plate Termination) nhằm phân bổ đều điện trường đỉnh, nâng điện áp đánh thủng vượt ngưỡng $1.5\text{ kV} - 3\text{ kV}$.
    3. Ghép dị thể vật liệu dẫn nhiệt cao (Diamond hoặc SiC) làm chất nền tản nhiệt đáy.

Đối tượng hưởng lợi

  • Sinh viên ngành Công nghệ Vật liệu & Kỹ thuật Điện tử: Tiếp cận tài liệu chuẩn hóa về quy trình thiết lập bài toán phần tử hữu hạn trên Silvaco TCAD với đầy đủ script lệnh mẫu.
  • Kỹ sư R&D Bán dẫn: Ứng dụng ngay bộ thông số vật liệu và bảng công thoát điện cực để thiết kế linh kiện công suất thế hệ mới.
  • Doanh nghiệp sản xuất linh kiện: Rút ngắn chu kỳ chế tạo mẫu thử nghiệm (prototyping), tối ưu hóa độ dày lớp epitaxy theo yêu cầu điện áp danh định.
  • Cộng đồng nghiên cứu học thuật: Cung cấp cơ sở đối chuẩn (benchmark data) tin cậy cho các công bố quốc tế về bán dẫn UWBG.

Câu hỏi thường gặp

  1. Cần cấu hình hệ thống máy tính như thế nào để chạy mô phỏng Silvaco TCAD cho đề tài này?
    Hệ thống yêu cầu tối thiểu CPU 4 nhân (x86_64), 8GB RAM (khuyến nghị 16GB để giải ma trận lưới mịn $<1\text{ nm}$), dung lượng ổ cứng trống 20GB và hệ điều hành Windows 10/11 64-bit hoặc Linux RedHat/CentOS.

  2. Tại sao $\beta\text{-Ga}_2\text{O}_3$ vượt trội hơn SiC và GaN ở các ứng dụng siêu cao thế?
    $\beta\text{-Ga}_2\text{O}_3$ có năng lượng vùng cấm $4.8\text{ eV}$ và điện trường đánh thủng lý thuyết lên đến $8\text{ MV/cm}$ (gấp hơn 3 lần SiC và 2 lần GaN), cho phép chế tạo linh kiện chịu điện áp hàng nghìn Vôn với kích thước mỏng hơn rất nhiều.

  3. Làm thế nào để xử lý lỗi không hội tụ (convergence error) khi quét điện áp ngược cao thế?
    Cần tinh chỉnh bước nhảy điện thế nhỏ lại (vstep=0.1 hoặc chế độ adaptive step trap), kết hợp chuyển đổi thuật toán giải số từ method newton sang phương pháp kết hợp method gummel newton.

  4. Có thể dùng tiếp xúc kim loại nào để giảm tối đa điện áp rơi thuận cho linh kiện?
    Kim loại Titanium (Ti) với công thoát nhỏ ($4.33\text{ eV}$) tạo chiều cao rào thế thấp ($\Phi_B = 0.33\text{ eV}$), giúp điện áp ngưỡng dẫn chỉ $0.35\text{ V}$, nhưng sẽ làm tăng dòng rò ngược.

  5. Tại sao cần chia lưới cực mịn $0.001\ \mu\text{m}$ tại mặt phân cách Anode?
    Vùng nghèo và quá trình xuyên hầm lượng tử (UST) chỉ diễn ra trong vài nanomet đầu tiên dưới bề mặt kim loại. Lưới thưa sẽ làm méo dạng hàm thế tĩnh điện và tính sai dòng rò rỉ.

Kết luận

Đồ án tốt nghiệp của sinh viên Nguyễn Khánh đã khảo sát chuyên sâu các tính chất điện và cơ chế đánh thủng của diode Schottky $\beta\text{-Ga}_2\text{O}_3$ thông qua phần mềm mô phỏng Silvaco TCAD. Toàn bộ các kết quả mô phỏng đường cong đặc tuyến $J\text{-}V$ thuận và điện thế đánh thủng ngược $732\text{ V}$ đều đạt sự trùng khớp chặt chẽ với dữ liệu thực nghiệm quốc tế. Nghiên cứu khẳng định tiềm năng vượt bậc của vật liệu Gallium Oxide trong lĩnh vực bán dẫn công suất cao, đồng thời thiết lập một quy trình thiết kế và chuẩn hóa mô phỏng chuẩn mực, tạo nền tảng vững chắc cho các đề tài phát triển linh kiện vi mạch bán dẫn tiên tiến trong tương lai.