Tổng quan nghiên cứu

Sự phát triển của ngành công nghệ vi mạch bán dẫn toàn cầu đang đối mặt với giới hạn vật lý khắc nghiệt khi định luật Moore dần suy giảm hiệu lực, thể hiện qua việc chu kỳ nhân đôi số lượng transistor trên một đơn vị diện tích bị kéo dài lên xấp xỉ 60 tháng tính từ cột mốc năm 2007. Trong bối cảnh kiến trúc Von Neumann truyền thống gặp phải điểm nghẽn nghiêm trọng về băng thông và công suất tiêu thụ khi xử lý các thuật toán trí tuệ nhân tạo, nhu cầu tìm kiếm linh kiện mới có khả năng tính toán mô phỏng não bộ trở nên cấp thiết. Điện trở nhớ, hay memristor, ra đời như một giải pháp đột phá với mật độ tích hợp lý thuyết đạt mức 100 Gb/cm2, sở hữu khả năng xử lý song song vượt trội và triệt tiêu hoàn toàn công suất tiêu hao tĩnh khi ngắt nguồn cung cấp.

Luận văn tập trung vào mục tiêu nghiên cứu cấu trúc, đặc tính vật lý và nguyên lý vận hành của memristor, từ đó thiết kế hoàn chỉnh hệ thống phần cứng neuromorphic kết hợp giữa mảng memristor thanh ngang và mạch nơ-ron bán dẫn kim loại oxit bù để nhận dạng tập ảnh nhị phân gồm 10 mẫu ảnh kích thước 5x6 pixel. Đề tài được hoàn thành vào năm 2017 tại Bộ môn Điện tử Viễn thông, Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh dưới sự hướng dẫn khoa học của Tiến sĩ Võ Minh Huân, triển khai toàn bộ quá trình thiết kế, mô hình hóa và kiểm chứng trên môi trường phần mềm mô phỏng vi mạch chuyên dụng Cadence.

Ý nghĩa học thuật và giá trị thực tiễn của công trình thể hiện rõ nét qua việc cắt giảm hơn 31% công suất hao phí so với vi mạch thuần bán dẫn kim loại oxit bù, nâng cao tốc độ nhận diện với thời gian huấn luyện dưới 70 mili giây cho mỗi ảnh và duy trì độ chính xác tuyệt đối 100% ngay cả khi dữ liệu đầu vào chịu mức độ nhiễu tín hiệu lên tới 33%.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Cơ sở khoa học của công trình dựa trên lý thuyết 4 nhân tố mạch cơ bản do nhà khoa học Leon Chua đề xuất năm 1971, xác lập mối quan hệ phi tuyến giữa từ thông và điện tích nhằm hoàn thiện tính đối xứng với điện trở, tụ điện và cuộn cảm. Đến năm 2008, nhóm nghiên cứu của Stanley Williams tại phòng thí nghiệm Hewlett-Packard đã hiện thực hóa thành công linh kiện memristor thực tế bằng cấu trúc màng mỏng titan dioxit nguyên chất kết hợp lớp titan oxit thiếu oxy với độ dày chuyển mạch chỉ từ 3 đến 30 nanomet. Mô hình dịch chuyển biên tuyến tính mô tả sự biến thiên của trở kháng nhớ giữa trạng thái điện trở cao 21 kilo-Ohm và trạng thái điện trở thấp 100 Ohm dưới tác động của điện trường và điện tích tích lũy.

Bên cạnh đó, đề tài ứng dụng lý thuyết tính toán thần kinh neuromorphic do Carver Mead khởi xướng vào cuối thập niên 1980, kết hợp mô hình mạng nơ-ron nhân tạo lấy cảm hứng từ cấu trúc khớp thần kinh sinh học. Hệ thống xây dựng trên cấu trúc thanh ngang đa lớp bạch kim, titan nitrit và màng mỏng dẫn xuất oxit, cho phép tích hợp 30 tín hiệu ngõ vào và 10 tín hiệu ngõ ra, chuyển hóa điện áp đầu vào thành sự thay đổi độ dẫn điện cục bộ để thực hiện việc học và ghi nhớ mẫu hình ảnh quang học.

Phương pháp nghiên cứu

Nguồn dữ liệu thực nghiệm được khởi tạo từ hệ thống cảm biến ảnh bán dẫn kim loại oxit bù kích thước 480x330 pixel. Tín hiệu tương tự từ các đi-ốt quang được bộ chuyển đổi tương tự sang số 10-bit số hóa, sau đó đi qua đơn vị xử lý tín hiệu để phân rã ma trận 96x55 pixel lân cận thành 1 pixel nhị phân thông qua thuật toán so sánh giá trị trung bình cục bộ, chuẩn hóa đầu vào thành 10 mẫu ảnh chữ số kích thước 30 pixel.

Phương pháp chọn mẫu nghiên cứu tập trung vào các trường hợp biên có độ phức tạp cao, phân bổ số lượng pixel tích cực từ 8 pixel trên ảnh số 1 đến 16 pixel trên ảnh số 8. Quy trình chọn mẫu bao gồm cả các cặp ảnh có độ tương đồng lớn như ảnh số 3 và số 5 chỉ khác nhau 1 pixel duy nhất, cũng như trường hợp ảnh số 7 là tập con hình học trực tiếp của ảnh số 8 nhằm đánh giá khả năng phân biệt tín hiệu của hệ thống.

Lý do lựa chọn phương pháp mô phỏng mạch điện tử cấp transistor SPICE trên phần mềm Cadence Virtuoso là nhằm phân tích chi tiết đáp ứng quá độ phi tuyến, kiểm soát dòng nạp xả của tụ tích hợp dung lượng nhỏ và điều khiển chính xác các khóa chuyển mạch PMOS, NMOS với xung kích thời gian thực dưới 10 micro giây tại mức điện thế nguồn chuẩn 3,3 Volt và điện áp kích ngưỡng 2,0 Volt.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình mô phỏng thực nghiệm trên hệ thống neuromorphic sử dụng memristor đã mang lại 4 phát hiện khoa học mang tính cốt lõi:

Thứ nhất, thời gian huấn luyện nơ-ron tỷ lệ thuận chặt chẽ với mật độ pixel mức logic 1 có trong ảnh đầu vào. Cụ thể, ảnh số 1 với 8 pixel tích cực chỉ cần 45 mili giây để hoàn tất chế độ huấn luyện và 6,5 mili giây ở chế độ kiểm tra, đạt tổng thời gian nhận dạng 51,5 mili giây. Ngược lại, ảnh số 8 chứa 16 pixel tích cực đòi hỏi 65 mili giây huấn luyện và 6,5 mili giây kiểm tra, đưa tổng thời gian lên 71,5 mili giây.

Thứ hai, trong phương pháp thiết kế thứ nhất sử dụng một mảng 300 memristor đơn khối, hệ thống thể hiện khả năng triệt tiêu nhiễu cộng vượt bậc với tỷ lệ nhận dạng chính xác đạt 100%. Dung sai chịu nhiễu cộng đạt giá trị cao nhất lên tới 33% trên ảnh số 1 khi cho phép cộng thêm tối đa 10 pixel nhiễu ngẫu nhiên mà không gây sai lệch kết quả ngõ ra, trong khi ảnh số 8 có dung sai tối thiểu là 7% tương ứng với 2 pixel nhiễu cộng.

Thứ ba, mô hình đơn khối bộc lộ nhược điểm cố hữu khi tiếp nhận các tín hiệu bị nhiễu trừ làm suy giảm số lượng pixel thông tin. Khi mất từ 1 đến 3 pixel trên ảnh số 1 hoặc số 7, điện áp tích hợp không thể đạt tới điện áp ngưỡng 2,0 Volt, khiến các nơ-ron nhận dạng bị rơi vào trạng thái đóng băng và xuất tín hiệu sai lệch.

Thứ tư, phương pháp cải tiến thứ hai ứng dụng cấu trúc mảng kép với 600 memristor hoạt động song song đã giải quyết triệt để vấn đề nhiễu phức tạp. Hệ thống triệt tiêu hoàn toàn cả nhiễu cộng và nhiễu trừ, nhận dạng chính xác tuyệt đối 100% tập dữ liệu mẫu ngay cả trong điều kiện thử nghiệm khắc nghiệt nhất khi bị mất 4 pixel thông tin đồng thời bị chèn thêm 1 pixel nhiễu cộng.

Thảo luận kết quả

Cơ chế triệt nhiễu vượt trội của kiến trúc cải tiến bắt nguồn từ việc phân tách tín hiệu thành hai nhánh xử lý độc lập. Nhánh mảng dương tiếp nhận 30 tín hiệu gốc để suy giảm trở kháng từ 21 kilo-Ohm xuống 100 Ohm nhằm triệt tiêu nhiễu cộng. Đồng thời, nhánh mảng âm tiếp nhận 30 tín hiệu đã đảo mức logic để tạo điện thế bù trừ, khóa chặt các thành phần nhiễu trừ. Mạch chốt kết hợp cổng logic đảo và mạch nhận biết xung kích trên 10 micro giây giúp phân định chính xác mẫu ảnh số 7 và số 8 mà không bị đánh lừa bởi quan hệ tập con hình học.

Khi đặt cạnh các công trình học thuật liên quan, giải pháp cải tiến này thể hiện sự tiến bộ rõ rệt. So với nghiên cứu của Myonglae Chu và các cộng sự vốn dễ nhầm lẫn giữa ảnh số 3 và số 5 do chỉ khai thác một chiều suy giảm điện trở, mô hình mảng kép trong luận văn xử lý phân loại chính xác hoàn toàn. Đồng thời, so với thuật toán tối ưu hóa nhiệt của Chi-Ruo Wu làm tăng 5% thời gian trễ chu kỳ, kiến trúc này duy trì tốc độ nhận diện tức thời với mức điện áp đốt ổn định 5,0 Volt.

Các kết quả thực nghiệm được tổng hợp tường minh thông qua bảng đối sánh thời gian huấn luyện 10 mẫu ảnh phân bố từ 45 đến 65 mili giây, kết hợp biểu đồ đặc tuyến dòng áp phi tuyến co hẹp theo tần số và sơ đồ mạch chuyển mạch trạng thái đốt, giúp minh chứng rõ nét tính khả thi của hệ thống phần cứng đề xuất.

Đề xuất và khuyến nghị

Nhằm thúc đẩy ứng dụng của phần cứng neuromorphic dùng memristor vào thực tế sản xuất công nghiệp, 4 giải pháp cụ thể được kiến nghị triển khai theo lộ trình sau:

Thứ nhất, tích hợp công nghệ chế tạo vật liệu màng mỏng titan oxit và màng đa lớp dẫn xuất vào quy trình quang khắc vi mạch CMOS thương mại nhằm thương phẩm hóa chip xử lý thần kinh có diện tích dưới 1 milimet vuông trước năm 2028, do các trung tâm R&D bán dẫn quốc gia và các tập đoàn vi mạch chủ trì thực hiện.

Thứ hai, mở rộng độ phân giải của ma trận memristor thanh ngang từ quy mô 5x6 pixel lên chuẩn ma trận 64x64 pixel và 128x128 pixel, nâng cao khả năng nhận diện hình ảnh đa mức xám và ảnh màu thời gian thực đạt tốc độ xử lý trên 120 khung hình/giây trong vòng 18 tháng, giao cho các nhóm kỹ sư thiết kế phần cứng vi mạch triển khai.

Thứ ba, phát triển thuật toán học thích nghi sâu trên mạng nơ-ron Spiking Neural Network đa tầng, kết hợp cơ chế dẻo hóa khớp thần kinh phụ thuộc thời gian xung kích để tăng cường khả năng tự học trực tuyến và kháng nhiễu môi trường trên 40% trong giai đoạn 12 tháng tới, do các viện nghiên cứu trí tuệ nhân tạo đảm nhiệm.

Thứ tư, tối ưu hóa mạch điều khiển chuyển mạch bằng công nghệ bóng bán dẫn FinFET dưới 7 nanomet nhằm hạ điện áp hoạt động từ 3,3 Volt xuống mức 0,8 Volt, hướng tới mục tiêu cắt giảm thêm 50% năng lượng tiêu thụ trên các thiết bị Internet vạn vật thông minh vào năm 2027, dưới sự hợp tác giữa các trường đại học kỹ thuật và doanh nghiệp bán dẫn.

Đối tượng nên tham khảo luận văn

Công trình nghiên cứu mang lại giá trị học thuật và giải pháp kỹ thuật chuyên sâu cho 4 nhóm đối tượng trọng tâm:

Nhóm thứ nhất là các kỹ sư thiết kế vi mạch tích hợp và kiến trúc phần cứng trí tuệ nhân tạo. Luận văn cung cấp toàn bộ sơ đồ nguyên lý mạch lai CMOS-Memristor, phương pháp phối ghép khóa chuyển mạch PMOS, NMOS và quy trình mô phỏng kiểm thử tín hiệu trên Cadence để ứng dụng trực tiếp vào việc phát triển chip biên thông minh.

Nhóm thứ hai là học viên cao học, nghiên cứu sinh chuyên ngành Điện tử, Viễn thông và Kỹ thuật Máy tính. Tài liệu là nguồn tham khảo chuẩn mực về mô hình toán học memristor của Hewlett-Packard, lý thuyết mạng nơ-ron nhân tạo phần cứng và phương pháp luận xử lý triệt tiêu nhiễu tín hiệu số.

Nhóm thứ ba là các nhà phát triển hệ thống nhúng và thiết bị tính toán biên. Thông qua cơ chế tiêu thụ điện năng bằng 0 ở trạng thái nghỉ và mật độ tích hợp 100 Gb/cm2, nhóm đối tượng này có thể ứng dụng mô hình để tối ưu hóa thời lượng pin cho camera giám sát tự hành và cảm biến y sinh đeo tay.

Nhóm thứ tư là giảng viên và các nhà nghiên cứu học thuật tại các trường đại học kỹ thuật. Công trình là tài liệu giảng dạy giá trị cho các học phần chuyên đề về công nghệ bán dẫn tiên tiến, vi điện tử nano và hệ thống tính toán mô phỏng sinh học thế hệ mới.

Câu hỏi thường gặp

Linh kiện memristor có ưu điểm gì vượt trội so với bóng bán dẫn CMOS truyền thống trong nhận dạng ảnh?

Memristor sở hữu mật độ tích hợp vượt trội lên tới 100 Gb/cm2 cùng cơ chế lưu trữ trở kháng không bay hơi, duy trì trạng thái nhớ mà không cần nguồn điện nuôi liên tục. Điều này giúp hệ thống triệt tiêu hoàn toàn công suất tiêu hao tĩnh ở trạng thái nghỉ, đồng thời hỗ trợ tính toán trực tiếp tại bộ nhớ với tốc độ phản hồi nhanh hơn nhiều so với bộ nhớ flash.

Nguyên nhân khiến phương pháp thiết kế thứ nhất không thể xử lý tốt dạng nhiễu trừ là gì?

Phương pháp thứ nhất chỉ trang bị một khối 300 memristor hoạt động theo cơ chế hạ trở kháng từ 21 kilo-Ohm xuống 100 Ohm khi có điện áp dương. Khi ảnh đầu vào bị mất pixel thông tin do nhiễu trừ, dòng điện tích lũy qua tụ suy giảm khiến điện thế ngõ ra không đạt ngưỡng kích hoạt 2,0 Volt của bộ so sánh, làm nơ-ron nhận dạng bị khóa nhầm.

Kiến trúc cải tiến phương pháp thứ hai đã triệt tiêu đồng thời nhiễu cộng và nhiễu trừ như thế nào?

Phương pháp cải tiến tích hợp song song hai mảng memristor 300 phần tử, trong đó mảng dương xử lý tín hiệu gốc để triệt tiêu nhiễu cộng và mảng âm tiếp nhận tín hiệu đảo logic để trung hòa nhiễu trừ. Sự kết hợp đối ngẫu này giúp mạch nhận dạng chính xác tuyệt đối 100% ngay cả khi bị mất 4 pixel đồng thời cộng thêm 1 pixel nhiễu.

Hệ thống giải quyết hiện tượng nhận dạng nhầm lẫn giữa các ảnh có quan hệ tập con như thế nào?

Khi ảnh số 7 là tập con của ảnh số 8 đi vào hệ thống kèm nhiễu cộng, mảng dương có thể kích hoạt sai nhánh số 8. Tuy nhiên, tại mảng âm triệt nhiễu trừ, điện áp đóng băng của ảnh số 7 sẽ đạt ngưỡng 5,0 Volt sớm nhất. Mạch chốt logic ngõ ra sẽ kết hợp hai điều kiện này để xác định chính xác mẫu ảnh số 7.

Thời gian huấn luyện và kiểm tra của hệ thống phụ thuộc vào những yếu tố vật lý nào?

Thời gian huấn luyện phụ thuộc trực tiếp vào số lượng pixel mức 1 trong ảnh do tốc độ dịch chuyển của các lỗ trống oxy trong màng mỏng titan oxit. Ảnh số 1 có 8 pixel 1 mất 45 mili giây huấn luyện, trong khi ảnh số 8 có 16 pixel 1 mất 65 mili giây. Thời gian kiểm tra nơ-ron diễn ra gần như tức thời trong 6,5 mili giây.

Kết luận

  • Đề tài đã xây dựng và mô phỏng thành công hệ thống phần cứng neuromorphic lai giữa mảng thanh ngang memristor và vi mạch bán dẫn kim loại oxit bù trên nền tảng phần mềm Cadence, xử lý hoàn hảo 10 mẫu ảnh kích thước 30 pixel.
  • Sáng tạo giải pháp kiến trúc mảng kép song song 600 memristor kết hợp mạch đảo logic, triệt tiêu toàn diện cả nhiễu cộng lẫn nhiễu trừ với tỷ lệ chính xác đạt 100%.
  • Tối ưu hóa hiệu suất năng lượng và tốc độ tính toán phần cứng với thời gian nhận dạng dưới 71,5 mili giây, điện áp nguồn chuẩn 3,3 Volt và loại bỏ hoàn toàn công suất tiêu hao tĩnh khi ngắt nguồn.
  • Kế hoạch giai đoạn 2026-2028 tập trung vào việc chế tạo vi mạch vật lý thử nghiệm và mở rộng kiến trúc ma trận memristor xử lý dữ liệu hình ảnh độ phân giải cao 64x64 pixel.
  • Các kỹ sư vi mạch và viện nghiên cứu công nghệ bán dẫn hãy khai thác ngay kiến trúc phần cứng trong công trình này để hiện thực hóa các dòng chip trí tuệ nhân tạo biên siêu tiết kiệm năng lượng.