Tổng quan về giáo trình

Giáo trình kỹ thuật xung số (Phần 2) là tài liệu giảng dạy chuyên ngành, cung cấp hệ thống kiến thức tiếp nối về kỹ thuật điện tử số sau phần lý thuyết cổng logic cơ bản. Tài liệu tập trung vào các khối chức năng nâng cao bao gồm mạch logic tổ hợp phức hợp, mạch logic dãy, các cấu trúc lưu trữ bán dẫn và các bộ chuyển đổi giao tiếp giữa miền tín hiệu tương tự và miền tín hiệu số. Giáo trình được tổ chức theo hệ thống bài giảng tương ứng với các mã bài từ MĐ19.4 đến MĐ19.09, đóng vai trò nền tảng trong khối kiến thức cơ sở ngành và chuyên ngành của các chương trình đào tạo Kỹ thuật Điện tử, Kỹ thuật Viễn thông, Công nghệ Tự động hóa và Kỹ thuật Máy tính.

Mục tiêu học tập của giáo trình được xác định cụ thể theo các chuẩn đầu ra:

  • Kiến thức: Trình bày được khái niệm, cấu trúc, nguyên lý làm việc và bảng trạng thái của các mạch dồn kênh (Multiplexer), phân kênh (Demultiplexer), các loại phần tử nhớ Flip-Flop (RS, RST, JK, D, T), mạch đếm xung (Counter), mạch ghi dịch (Register), các kiến trúc bộ nhớ bán dẫn (ROM, RAM) và mạch chuyển đổi tín hiệu tương tự sang số (A/D).
  • Kỹ năng thiết kế: Thiết lập được bảng trạng thái, rút ra phương trình logic tối thiểu và xây dựng sơ đồ nguyên lý mạch điện mức cổng logic hoặc mức vi mạch tích hợp.
  • Kỹ năng thực hành: Nhận dạng, kiểm tra tính đúng đắn của sơ đồ chân và lắp ráp hoàn chỉnh các mô đun mạch số sử dụng vi mạch tích hợp họ TTL (như IC 74LS04, 74LS08, 74LS32, 74LS73, 74LS74, 74LS76) trên bo cắm thực hành (breadboard).
  • Thái độ và tác phong: Rèn luyện phương pháp làm việc khoa học, quy trình thao tác đo kiểm chính xác và tuân thủ các quy định an toàn lao động trong môi trường thí nghiệm điện tử.

Cấu trúc giáo trình tiếp cận theo mô hình module hóa kết hợp chặt chẽ giữa lý thuyết giải tích mạch logic và hướng dẫn thực hành từng bước. Điểm đặc trưng của tài liệu là mỗi nội dung đều cung cấp bảng trạng thái, phương trình giải tích, sơ đồ logic tương đương và quy trình kiểm tra thực nghiệm với các thông số linh kiện, tín hiệu đầu vào và phương pháp quan sát ngõ ra cụ thể.

Nội dung kiến thức cốt lõi

Các chương và chủ đề chính

Nội dung giáo trình gồm 6 bài học trọng tâm được bố trí theo tiến trình logic từ mạch logic tổ hợp đến mạch dãy và các hệ thống lưu trữ/biến đổi dữ liệu:

  1. Bài 4: Mạch dồn kênh, phân kênh (Mã bài: MĐ19.4)

    • Mạch dồn kênh (Multiplexer - MUX): Chức năng lựa chọn 1 trong $n$ kênh dữ liệu đầu vào đưa ra 1 đầu ra duy nhất dựa trên $k$ ngõ vào điều khiển ($2^k \ge n$) và ngõ cho phép $\text{ĐK}$. Khảo sát cấu trúc, bảng trạng thái, hàm logic và sơ đồ cổng logic của MUX 4/1 ($F = \text{ĐK} \cdot [\overline{A_0}\overline{A_1}D_0 + \overline{A_0}A_1 D_1 + A_0\overline{A_1}D_2 + A_0 A_1 D_3]$) và MUX 8/1.
    • Mạch phân kênh (Demultiplexer - DEMUX): Phân phối 1 kênh dữ liệu đầu vào tới $n$ ngõ ra riêng biệt. Phân tích nguyên lý và sơ đồ mạch DEMUX 1/4 và DEMUX 1/8.
    • Thực hành: Lắp ráp và khảo sát mạch MUX 4/1 và DEMUX 1/4 bằng các IC 74LS04 (Inverter), 74LS08 (AND 2 ngõ vào) và 74LS32 (OR 2 ngõ vào).

  2. Bài 5: Flip-Flop (Mã bài: MĐ19.05)

    • Đặc điểm cấu trúc: Phần tử logic dãy có nhớ với 2 ngõ ra liên hợp ($Q$ và $\overline{Q}$), các ngõ vào điều khiển trực tiếp ($\text{SD/PR}, \text{RD/CLR}$) và ngõ vào điều khiển đồng bộ kèm ngõ xung nhịp ($CP, Ck$) kích hoạt ở sườn trước hoặc sườn sau của xung.
    • Phân loại và đặc tính điều khiển:
      • FF RS: Điều khiển trực tiếp qua ngõ $S$ và $R$; tồn tại trạng thái cấm khi $S=1, R=1$.
      • FF RST: Tích hợp ngõ xung đồng bộ $CP$; vẫn tồn tại trạng thái cấm khi $S=1, R=1$.
      • FF JK: Mạch cải tiến khắc phục trạng thái cấm; khi $J=1, K=1$ thì ngõ ra đảo trạng thái ($Q_{n+1} = \overline{Q_n}$).
      • FF D: Lưu trữ bit dữ liệu đồng bộ theo xung nhịp ($Q_{n+1} = D$).
      • FF T: Chuyển đổi trạng thái nhị phân khi $T=1$ và giữ nguyên khi $T=0$.
    • Vi mạch tích hợp: Cấu trúc và sơ đồ chân của IC 74LS73 (Dual JK FF với chân $\text{CLR}$), IC 74LS76 (Dual JK FF với chân $\text{PR}, \text{CLR}$) và IC 74LS74 (Dual D FF).

  3. Bài 6: Mạch đếm (Mã bài: MĐ19.06)

    • Phân loại: Theo dung lượng đếm (đếm nhị phân $N = 2^n$, đếm BCD 8421 với $N = 10$, đếm Modulo $M$ với $2^{n-1} \le M \le 2^n$); theo chiều đếm (đếm tiến/đếm lùi); theo phương pháp kích xung (không đồng bộ - Asynchronous và đồng bộ - Synchronous).
    • Thiết kế và khảo sát: Mạch đếm tiến/lùi không đồng bộ 3-bit, mạch đếm tiến đồng bộ 3-bit, mạch đếm tiến BCD mã 8421 và mạch đếm Modulo 6 ($N=6$) xây dựng từ các FF JK (IC 74LS73) kích hoạt sườn xuống kèm giản đồ thời gian chi tiết.

  4. Bài 7: Mạch ghi (Mã bài: MĐ19.07)

    • Cấu trúc thanh ghi: Dãy gồm $n$ phần tử FF JK ghép nối tiếp để lưu trữ từ mã $n$-bit.
    • Các chế độ ghi dữ liệu: Mạch ghi nối tiếp (nhận dữ liệu từng bit sau mỗi xung nhịp), mạch ghi song song (nạp đồng thời qua các ngõ điều khiển trực tiếp $\text{PR}/\text{CLR}$), mạch ghi hỗn hợp (ghép nối tiếp và song song) và mạch ghi vòng (Ring Counter) lấy tín hiệu hồi tiếp từ ngõ ra $Q, \overline{Q}$ của tầng cuối về tầng đầu.

  5. Bài 8: Bộ nhớ (Mã bài: MĐ19.08)

    • Cấu trúc tổng quát: Ma trận tế bào nhớ (Memory Cells), bộ giải mã địa chỉ ($k$ đường địa chỉ quản lý $2^k$ ô nhớ), các đường điều khiển ($\text{CE}, \text{R}/\overline{\text{W}}, \text{RE}, \text{WE}$) và bus dữ liệu.
    • Bộ nhớ chỉ đọc (ROM): Phân tích tế bào nhớ MROM (ROM mặt nạ dùng Diode, BJT, MOSFET với độ dày lớp $\text{SiO}_2$ khác nhau để định mức ngưỡng), PROM (công nghệ cầu chì phá hủy một lần), EPROM (công nghệ cổng nổi FAMOS và SAMOS xóa dữ liệu bằng chiếu xạ tia cực tím UV) và EEPROM.
    • Bộ nhớ truy cập ngẫu nhiên (RAM): RAM tĩnh (SRAM dựa trên FF cấu trúc BJT/MOSFET, tốc độ truy cập cao) và RAM động (DRAM dựa trên tụ ký sinh cực cổng MOS, mật độ tích hợp cao, yêu cầu chu kỳ làm tươi định kỳ mỗi 2ms).

  6. Bài 9: Mạch chuyển đổi A/D, D/A (Mã bài: MĐ19.09)

    • Vai trò: Biến đổi tín hiệu vật lý liên tục (nhiệt độ, áp suất, điện áp) sang từ mã nhị phân số $n$-bit và ngược lại.
    • Nguyên tắc lượng tử hóa A/D: Chia dải điện áp biến thiên $(U_M - U_0)$ thành $2^n - 1$ khoảng điện áp mẫu $U_m = \frac{U_M - U_0}{2^n - 1}$; thiết lập bảng ánh xạ các mức điện áp đầu vào thành chuỗi số nhị phân 3-bit và 4-bit.
graph TD
    A["Bài 4: Mạch dồn kênh & Phân kênh (MĐ19.4)"] --> B["Bài 5: Phần tử nhớ Flip-Flop (MĐ19.05)"]
    B --> C["Bài 6: Mạch đếm xung (MĐ19.06)"]
    B --> D["Bài 7: Mạch ghi dữ liệu (MĐ19.07)"]
    C --> E["Bài 8: Bộ nhớ bán dẫn ROM & RAM (MĐ19.08)"]
    D --> E
    E --> F["Bài 9: Mạch chuyển đổi A/D & D/A (MĐ19.09)"]

Kiến thức nền tảng được xây dựng

Giáo trình hình thành nền tảng giải tích mạch logic hoàn chỉnh cho người học:

  • Nguyên lý chuyển mạch và định tuyến dữ liệu: Cơ chế ghép kênh và phân kênh dựa trên các tổ hợp biến điều khiển nhị phân.
  • Lý thuyết mạch logic dãy: Mối quan hệ giữa trạng thái hiện tại $Q_n$, tín hiệu đầu vào điều khiển và trạng thái kế tiếp $Q_{n+1}$; nguyên lý xung nhịp đồng bộ và hiện tượng trễ truyền lan qua các tầng FF.
  • Cấu tạo vật lý tế bào nhớ: Cơ chế tích phóng điện tích tại cực cổng nổi (FAMOS/SAMOS) và sự phụ thuộc vào điện áp ngưỡng $\text{SiO}_2$ của bóng bán dẫn hiệu ứng trường.
  • Lượng tử hóa tín hiệu: Mối quan hệ giữa độ phân giải $n$-bit, bước lượng tử $U_m$ và sai số biến đổi trong hệ thống đo lường số.

Kỹ năng phát triển

  • Kỹ năng phân tích và tổng hợp: Khả năng chuyển đổi từ bảng trạng thái kỹ thuật sang phương trình logic tối thiểu và sơ đồ kết nối phần cứng.
  • Kỹ năng đo kiểm vi mạch: Phương pháp xác định chức năng chân IC TTL, kiểm tra trạng thái tĩnh và động của các cổng logic và FF bằng đèn LED và máy phát xung nhịp tần số 1Hz.
  • Kỹ năng xử lý lỗi phần cứng: Phát hiện các trạng thái cấm, xung nhiễu sườn kích, sai lệch mức logic hoặc đấu nối sai dây trên mạch thử nghiệm.

Phương pháp giảng dạy và học tập

Giáo trình được thiết kế bám sát phương pháp tiếp cận theo năng lực thực hiện, kết hợp chặt chẽ giữa giờ giảng lý thuyết trên lớp và giờ thực hành trong phòng thí nghiệm vi mạch số.

Cấu trúc bài học và quy trình thực hành

Mỗi bài học được chuẩn hóa theo quy trình sư phạm 5 bước rõ ràng:

  1. Bước 1: Lựa chọn và kiểm tra linh kiện: Sinh viên tra cứu sơ đồ chân của các vi mạch được yêu cầu (74LS04, 74LS08, 74LS32, 74LS73, 74LS74, 74LS76), gắn IC vào bo cắm đa năng, cấp nguồn ổn áp +5V và GND, sau đó kiểm tra từng cổng/tầng FF theo bảng trạng thái chuẩn.
  2. Bước 2: Kết nối mạch điện theo sơ đồ logic: Thực hiện đấu dây tín hiệu: kết nối các ngõ vào điều khiển với các công tắc gạt (SW1, SW2...), ngõ vào dữ liệu với các công tắc tạo mức logic (SW3 đến SW6), ngõ vào xung nhịp với khối tạo xung $CP$, và các ngõ ra với hệ thống đèn LED chỉ báo trạng thái.
  3. Bước 3: Kiểm tra tính đúng đắn của sơ đồ: Rà soát toàn bộ các đường cấp nguồn, điểm nối đất, các chân điều khiển trực tiếp tích cực mức thấp ($\overline{\text{CLR}}, \overline{\text{PR}}$) để tránh hiện tượng ngắn mạch hoặc sai lệch logic trước khi bật nguồn.
  4. Bước 4: Cấp nguồn chạy thử và khảo sát: Bật nguồn cung cấp +5V, điều chỉnh máy phát xung ở tần số thấp (1Hz) để theo dõi trực quan quá trình chuyển trạng thái của ngõ ra qua chu kỳ sáng/tắt của LED.
  5. Bước 5: Ghi nhận dữ liệu và kết luận: Lập bảng đối chiếu giữa kết quả đo thực tế trên mô hình và bảng trạng thái lý thuyết trong giáo trình để rút ra kết luận khoa học.

Phương pháp đánh giá và tự học

  • Đánh giá quá trình: Kiểm tra việc chuẩn bị bài thông qua việc tự lập bảng chân trị, vẽ giản đồ xung trước buổi học; kiểm tra kỹ năng đấu nối mạch đúng kỹ thuật và an toàn điện trong phòng lab.
  • Đánh giá kết quả: Đánh giá độ chính xác của bảng trạng thái đo đạc thực tế, khả năng giải thích nguyên lý hoạt động của mạch và giải quyết các bài tập thiết kế mạch đếm, mạch ghi mở rộng.

Điểm nổi bật và cập nhật

  • Tính thực tiễn của phần cứng: Tài liệu tập trung hoàn toàn vào các vi mạch họ TTL 74LS series thông dụng trong công nghiệp và phòng thí nghiệm (74LS04, 74LS08, 74LS32, 74LS73, 74LS74, 74LS76). Mọi phương trình giải tích đều được chuyển đổi trực tiếp thành sơ đồ đấu nối chân thực tế.
  • Mô tả chi tiết cấu trúc vật lý bán dẫn: Không chỉ dừng lại ở mô hình hộp đen mức logic, giáo trình đi sâu vào nguyên lý hoạt động bên trong của các tế bào nhớ:
    • Cấu trúc tế bào MROM sử dụng bóng bán dẫn MOS với độ dày lớp oxit $\text{SiO}_2$ tùy biến.
    • Cấu trúc PROM sử dụng cầu chì nội.
    • Cơ chế tích lũy electron trên cổng nổi FAMOS qua hiện tượng tuyết lở (avalanche injection) và cơ chế tái hợp lỗ trống khi chiếu xạ tia cực tím trong EPROM.
    • Cơ chế lưu trữ điện tích trên tụ ký sinh cực cổng MOS trong DRAM và yêu cầu chu kỳ làm tươi (Refresh) 2ms.
  • Tính chuẩn hóa theo mô đun nghề nghiệp: Tài liệu phân định rõ ràng các mã bài chuẩn từ MĐ19.4 đến MĐ19.09, định hướng người học theo quy trình kỹ thuật chuẩn xác, an toàn.

Đối tượng sử dụng giáo trình

Đối tượng Mục đích sử dụng Yêu cầu tiên quyết
Sinh viên đại học & cao đẳng kỹ thuật (Năm 2 - Năm 3 chuyên ngành Kỹ thuật Điện tử, Tự động hóa, Viễn thông, Kỹ thuật Máy tính) Học tập môn học Kỹ thuật xung số, Thực hành Mạch số; làm tài liệu nền tảng phục vụ các môn Vi xử lý, Kiến trúc máy tính. Đã học qua Kỹ thuật xung số (Phần 1), Đại số Boole, Cổng logic cơ bản, Linh kiện bán dẫn (Diode, Transistor).
Giảng viên & Kỹ thuật viên phòng lab Biên soạn bài giảng lý thuyết, xây dựng đề cương thí nghiệm, thiết kế phiếu hướng dẫn thực hành và biểu mẫu chấm điểm. Nắm vững lý thuyết mạch số và kỹ thuật vận hành thiết bị đo kiểm (máy phát xung, nguồn DC, oscilloscope).
Kỹ sư & Người tự học Tài liệu tra cứu cấu trúc chân vi mạch TTL, nguyên lý hoạt động của các khối logic dãy và bộ nhớ bán dẫn. Có kiến thức căn bản về mạch điện và điện tử số.

Câu hỏi thường gặp

1. Giáo trình này phù hợp với đối tượng nào trong chương trình đào tạo?

Giáo trình được biên soạn phục vụ sinh viên khối ngành kỹ thuật công nghệ (Điện tử, Tự động hóa, Công nghệ thông tin, Cơ điện tử) đang học học phần Kỹ thuật xung số hoặc Mạch số ở giai đoạn kiến thức cơ sở ngành.

2. Cần chuẩn bị những kiến thức nền tảng nào trước khi học giáo trình này?

Người học cần nắm vững kiến thức về đại số logic (các phép toán AND, OR, NOT, định lý De Morgan), bảng chân trị của các cổng logic cơ bản và kiến thức cơ bản về linh kiện điện tử bán dẫn (Diode, BJT, MOSFET).

3. Điểm khác biệt trong cách trình bày của giáo trình này là gì?

Tài liệu tích hợp trực tiếp giữa lý thuyết giải tích mạch (bảng trạng thái, phương trình logic, giản đồ thời gian) với quy trình thực hành 5 bước cụ thể trên từng mã IC tiêu chuẩn họ 74LS, không tách rời lý thuyết khỏi việc kiểm chứng phần cứng.

4. Làm sao để tự học và làm chủ nội dung giáo trình hiệu quả?

Người học nên tự vẽ lại bảng trạng thái, giải phương trình hàm đầu ra cho từng trường hợp, tự xây dựng giản đồ xung thời gian, sau đó sử dụng các phần mềm mô phỏng mạch điện tử số (như Proteus, Multisim) để kiểm tra trước khi thực hiện đấu nối thực tế trên bo mạch thử nghiệm.

5. Giáo trình có bao gồm hướng dẫn thực hành chi tiết không?

Mỗi bài học từ Bài 4 đến Bài 7 đều có mục thực hành riêng biệt, liệt kê chi tiết danh mục linh kiện (IC, điện trở, LED, công tắc), cấu hình mức điện áp nguồn +5V, tần số xung kiểm tra (1Hz) và các bước khảo sát trạng thái mạch cụ thể.

Kết luận

Giáo trình kỹ thuật xung số (Phần 2) cung cấp hệ thống kiến thức toàn diện và có cấu trúc chặt chẽ về các khối chức năng quan trọng của kỹ thuật số, bao gồm mạch logic tổ hợp chọn kênh (MUX/DEMUX), các phần tử nhớ Flip-Flop, hệ thống mạch đếm, thanh ghi, kiến trúc bộ nhớ bán dẫn (ROM, RAM) và mạch chuyển đổi A/D.

Nội dung giáo trình đóng vai trò cấu nối trực tiếp giúp sinh viên chuyển tiếp từ tư duy cổng logic cơ bản sang tư duy thiết kế hệ thống số phức hợp. Đây là cơ sở học thuật bắt buộc để người học tiếp cận hiệu quả các học phần chuyên sâu tiếp theo như Vi xử lý - Vi điều khiển, Kiến trúc máy tính, Xử lý tín hiệu số và Thiết kế vi mạch số (FPGA/ASIC). Người học nên kết hợp nghiên cứu giáo trình cùng với tài liệu tra cứu Datasheet của các vi mạch họ 74LS series và công cụ mô phỏng mạch số chuyên dụng để củng cố năng lực thực nghiệm.