58 Bài 4:MẠCH DỒN KÊNH, PHÂN KÊNH Mã bài MĐ19.4 Giới thiệu Mạch đồn kênh và phân kênh là các mạch logic tổ hợp đóng vai trò quan trọng trong các thiết bị điện tử số cũng như các mạch điều khiển. Trong các thiết bị này thường có rất nhiều các đầu vào dự liệu, trong quá tình làm việc tuy theo yêu cầu và chế độ làm việc khác nhau phải lựa chọn đường dự liệu cần thiết để xử lý,đồng thời có những chế độ làm việc mà thiết bị phải đưa từ 1 nhuồn dữ liệu vào các địa chỉ khác nhau. Mục tiêu: - Trình bày được những kiến thức cơ bản của mạch dồn kênh, phân kênh; - Vẽ và giải thích được sơ đồ cấu trúc của mạch dồn kênh, phân kênh; - Thiết kế được các mạch dồn kênh, phân kênh đơn giản; - Lựa chọn, kiểm tra linh kiện và lắp ráp được các mạch ứng dụng hoạt động theo đúng yêu cầu; - Rèn luyện ý thức, tác phong làm việc nghiêm túc, khoa học, ý thức an toàn lao động. Mạch dồn kênh.
Khái quát chung: 1. Khái Niệm: Mạch dồn kênh là một mạch logic tổ hợp có chức năng lựa chọn 1 trong các kênh dữ liệu đầu vào để đưa ra đầu ra duy nhất. Mạch dồn kênh được sử dụng rộng rãi trong các thiết bị điện tử số như Máy tính, điện thoại, máy thu hình số, các hệ thống tự động điều khiển …vvv.Sơ đồ khối của mạch dồn kênh được mô tả như sau: 1. Sơ đồ cấu trúc: ĐK D0 D1 MẠCH DỒN Di KÊNH F Dn-1 Hình 4-01: Sơ đồ khối mạch dồn kênh A0 Ai Ak-1 58 59 Trong đó: - D0 ÷ Dn-1 Là các đường dữ liệu đầu vào - F là đầu lấy ra dự liệu - A0 ÷ Ak-1 Là các đường đầu vào điều khiển - ĐK : Đầu vào điều kiện cho phép hoặc không cho phép mạch dồn kênh làm việc.
Đầu vào điều kiện có 2 mức logic, nếu lựa chọn phương pháp điều khiển tích cực thì: + ĐK = 0 là chế độ không cho phép mạch làm việc, khi đó đầu ra không kết nối với bất kỳ đầu vào nào. + ĐK = 1 cho phép mạch làm việc 1. Nguyên lý làm việc: Nguyên lý làm việc của mạch dồn kênh như sau: Ứng với mỗi trạng thái logic được sử dụng của các đầu vào điều khiển thì đầu ra sẽ được kết nối với 1 trong các đầu vào. Số lượng các đầu vào điều khiển phải thỏa mãn theo yên cầu sau: 2k ≥ n, trong đó: - k: Là số lượng các đầu vào điều khiển, 2k là số các trạng thái logic tối đa của các đầu vào điều khiển - n là số lượng các đầu vào dữ liệu.
Thiết kế mạch dồn kênh; 1. Mạch dồn kênh 4/1 Mạch dồn kênh 4/1 là mạch dồn kênh với 4 đầu vào dữ liệu vì vậy ta lựa chọn số lượng đầu vào điều khiển k = 2 ( 2k = 4) a. Sơ đồ cấu trúc của mạch như sau: ĐK D0 D1 MẠCH DỒN KÊNH F D2 4/1 D3 Hình 4-02: Sơ đồ khối mạch dồn Kênh 4/1 b. Lập bảng trạng thái: Với 2 đầu vào điều khiểnAta có A4 trạng thái logic điều khiển là 00, 0 1 01,10,11 lần lượt để điều khiển kết nối các đầu vào đữ liệu từ D0 đến D3.
Đầu vào điều kiện chọn phương pháp điều khiển tích cực ( ĐK =1 là mức điều khiển 59 60 cho phép mạch làm việc). Với việc lựa chọn như trên ta có bảng trạng thái như sau: ĐK A0 A1 F 1 0 0 D0 1 0 1 D1 1 1 0 D2 1 1 1 D3 c. Phương trình logic hàm đầu ra: F = ĐK(A0A1D0 + A0A1D1 + A0A1D2 + A0A1D3) d. Mạch logic tổ hợp: Từ phương trình logic hàm đầu ra ta vẽ được mạch logic tổ hợp như sau: ĐK D0 D1 F D2 D3 A0 A1 Hình 4-03: Sơ đồ mạch logic tổ hợp mạch dồn kênh 4/1 1.
Mạch dồn kênh 8/1: Mạch dồn kênh 8/1 gồm có 8 đầu vào dữ liệu (n=8) như vậu số lượng đầu vào điều khiển k = 3. a, Sơ đồ cấu trúc: 60 61 ĐK D0 D1 D2 MẠCH D3 DỒN D4 KÊNH F D5 8/1 D6 D7 A0 A1 A2 Hình 4-04:Sơ đồ cấu trúc mạch dồn kênh 8/1 b. Bảng trạng thái: Với 3 đầu vào điều khiển ta có 8 trạng thái logic của các đầu vào điều khiển là : 000, 001, 010, 011, 100, 101, 110, 111. Được sư rdungj để điều khiển việc kết nối lần lượt các đầu vào dữ liệu từ D0 đến D7 với đầu ra vì vậy ta lập được bảng trạng thái như sau: ĐK A0 A1 A2 F 1 0 0 0 D0 1 0 0 1 D1 1 0 1 0 D2 1 0 1 1 D3 1 1 0 0 D4 1 1 0 1 D5 1 1 1 0 D6 1 1 1 1 D7 c.
Phương trình logic hàm đầu ra: Từ bảng trạng thái trên ta có phương trình logic hàm đầu ra như sau: F = ĐK( A0A1A2D0 + A0A1A2 D1+ A0A1A2 D2+ A0A1A2D3 + A0A1A2D4 + A0A1A2D5 + A0A1A2 D6+ A0A1A2 D7). Từ phương trình logic của hàm đầu ra ta có mạch logic tổ hợp như sau: 61 62 ĐK D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 Hình 4-05: Mạch logic tổ hợp mạch dồn kênh 8/1 1. Thực hành lắp ráp mạch chọn kênh 4/1: Khi thực hành lắp ráp, khảo sát mạch chọng kênh 4/1 ta thực hiện theo trình tự như sau: Bước 1: Lựa chọn, kiểm tra linh kiện: Trong mạch logic tổ hợp của mạch chọn kênh 4/1 ta sử dụng các cổng NOT, OR, AND vì vậy ta lựa chọn các vi mạch cổng có mã hiệu và số lượng như sau: 62 63 - IC 74LS04: số lượng 01 - IC 74LS08: Số lượng 03 - IC 74LS32: Số lượng 01 Khi kiểm tra ta gắn các IC vào bo cắm đa năng sau đó cấp nguồn cho IC rồi tiến hành kiểm tra từng cổng theo bảng trạng thái của các cổng logic cơ bản. Bước 2: Kết nối mạch điện theo sơ đồ mạch logic tổ hợp: - Do các IC cổng OR, AND chỉ có 2 cửa vào vì vậy khi thực hiện cho các cổng logic nhiều cửa vào hơn 2 ta chỉ có thể cộng, nhân dần từng cặp theo thứ tự.
- Các đầu vào điều khiển ta kết nối với các SW1,SW2 trên mô đun thực hành để điều khiển tạo ra các trạng thái logic khác nhau - Đầu ra ta kết nối với led - Các đầu vào ta kết nối với các SW3, SW4, SW5, SW6 - Nguồn cấp cho các vi mạch cổng ta sử dụng nguồn +5V - Đầu vào điều kiện ta kết nối vào SW7 Bước 3: Kiểm tra tính đúng đắn của sơ đồ. Bước 4: Cấp nguồn chạy thử và khảo sát trạng thái hoạt động của mạch: - Bật công tắc nguồn - Chuyển SW7 Lên mức 1 - Dùng SW1, SW2 Thay đổi các mức logic của các đầu vào dữ liệu theo trình tự 00, 01, 10, 11, Ở mỗi trạng thái ta dùng các SW thay đổi mức logic ở đầu vào tương ứng, quan sát mức logic ở đầu ra thông qua đèn led để từ đó rút ra kết luận. Mạch phân kênh: 2. Khái quát chung: 2.
Khái niệm: Mạch phân kênh là mạch chức năng có vai trò quan trọng trong các thiết bị điện tử số. Mạch phân kênh là một mạch logic tổ hợp có nhiệm vụ phân phối dự liệu đầu vào tới các đầu ra khác nhau theo yêu cầu của quá trình điều khiển. Ở mạch phân kênh chỉ có 1 đầu vào dữ liệu nhưng có nhiều đầu ra khác nhau, khi làm việc mạch phân kênh phải điều khiển sao cho đầu vào dữ liệu phải kết nối với 1 đầu ra theo yêu cầu. Gọi n là số lượng các đầu ra thì số lượng đầu vào điều khiển (k) phải thỏa mãn điều kiện là 2k ≥ n.
Sơ đồ cấu trúc: Một mạch phân kênh có sơ đồ cấu trúc như sau: 63 64 ĐK F0 F1 MẠCH D PHÂN Fi KÊNH Fn-1 A0 Ai Ak-1 Hình 4-06: Sơ đồ cấu trúc mạch phân kênh Trong đó: - D là đầu vào dữ liệu - A0 ÷ Ak-1 Là các đầu vào điều khiển - F0 ÷ Fn-1 Là các đầu ra dữ liệu - ĐK là đầu vào điều khiện cho phép hoặc không cho phép mạch phân kênh là việc. Khi lựa chọn mức điều khiển tích cực khi ĐK = 0 Thì đầu vào không kết nối với bất kỳ đầu ra nào; Khi ĐK = 1 thì đầu vào sẽ kết nối với 1 đầu ra nào đó tùy theo trạng thái điều khiển. Nguyên lý làm việc: Nguyên lý làm việc của mạch phân kênh như sau: Ứng với mỗi trạng thái logic được sử dụng của các đầu vào điều khiển thì đầu vào sẽ được kết nối với 1 trong các đầu ra. số lượng các đầu vào điều khiển phải thỏa mãn theo yên cầu sau: 2k ≥ n Với: - k: Là số lượng các đầu vào điều khiển, 2k là số các trạng thái logic tối đa của các đầu vào điều khiển - n là số lượng các đầu ra.
Thiết kế mạch phân kênh 2. Mạch phân kênh 1/4. Mạch phân kênh 1/4 là mạch phân kênh gồm có 4 đầu ra vì vậy số lượng các đầu vào điều khiển là 2(k =2). a, Sơ đồ cấu trúc: 64 65 ĐK F0 MẠCH PHÂN F1 D KÊNH F2 1/4 F3 A0 A1 Hình 4-07: Sơ đồ cấu trúc mạch phân kênh 4/1 b, Bảng trạng thái: ĐK A0 A1 F0 F1 F2 F3 1 0 0 D 0 0 0 1 0 1 0 D 0 0 1 1 0 0 0 D 0 1 1 1 0 0 0 D c, Phương trình logic các hàm đầu ra: - F0 = ĐK.A0A1 d, Mạch logic tổ hợp: Từ phương trình logic các hàm đầu ra ta có mạch logic tổ hợp như sau: ĐK D F0 F1 F2 F3 A0 Hình 4-08: Sơ đồ mạch logic tổ hợp A1 mạch phân kênh 1/4 2.
Mạch phân kênh 1/8.