Chương I: Thiết kế phần cứng 60 ˆ I~ Mạch chuyển đổi AD 60 II- Mạch DA 62 Chương II: Thiết kế phần mềm 68 1 ~ Lưu đồ giải thuật chương trình 68 II— Chương trình 71 PHAN II: PAU LUC BII Ly N PHANI S| oi », xl VA Eailk I 2 A Is J> ol Luận văn tốt nghiệp > Chuong I „ BIẾN ĐỔI TƯƠNG TỰ - SỐ VÀ SỐ - TƯƠNG TỰ A~ BIẾN ĐỔI TƯƠNG TỰ SỐ (ADC ): Biến đổi tương tự = sO (analog — digital) la thành phần cần thiết trong việc xứ lý thông tin và các cách điều khiển sử dụng phương pháp số. Tín hiệu thực ở Analog. Một hé thống tiếp nhận dữ liệu phẩi có các bộ phận giao tiếp Analog — Migital (AD) Cae bo chuyén dor wong uf s6, vit tla ADC thyc hién hai chifc nang co bán Tà tướng tứ hóa vá mã hóa, [Lướng tứ hóa là gán cho những mã nhị phân cho từng giá tị rời rạc sinh ra Wong quá trình lượng tử hóa. 1 - Quan hé In - Out: Bién d6i AD c6 tinh chat Jé.
Tin hiéu vào Analog được biến đổi thành một phân sốX bằng cách so sánh với tin hi€u tham chiếu Vref. Đầu ra của bộ ADC là ä của phân số này. Bất kỳ mót sai số tín hiGu Vref nao cũng sẽ dẫn đến sai số mức ra, vì vậy người ta cố gắn giữ cho Vref càng ổn định càng tốt. | Vref > ADC [— Vin Digital output Hình 2.1 Quan hé vao ra các khối ADC Nếu bộ ADC xuất mã ra gồm n bit thì số mức ra rời rạc là 2".
Đối quan hệ tuyến tính, tần vào được lượng tử hóa theo đúng mức này. Mỗi mức như vậy là một tín hiệu Analog được phân biệt với hai mã kế tiếp nhau, nó chính là kích thước của LSB (Least Significant Bit). FS Q=LSB= — 2N Trong đó: Q : Lượng tử LSB :bít có trọng số thấp nhất FS_ : giá trị toàn thang SV: Nguyén Vit Anh Duy Trang | Luận văn tốt nghiệp Tất cả các giá trị Analog của lượng tử Q được biểu diễn bởi mã số, mà mã này tương ứng với giá tị trung bình của lượng tử (có thể hiểu là giữa khoảng LSB) Mã Ngõ n Bộ "HH M0 AD 101 1% [_ : Mứ lợn tử OW 00 r O61 b Ú J4 l4 1% 12 5% 3/4 18 áo Analog Honk 22 Guan hp vio ra gọi là mức ngưỡng. Các giá trị Analog nằm trong khoảng từ mức ngưỡng sai biệt di + 1⁄2 LSB van dude lén báng cùng một mã, đó là sai số lượng tử hóa.
Sai số này có thể sé gidm đi bằng cách táng số bít trong mã ra bộ ADC. 2- Độ phân gi Là giá trị biến đổi nhỏ nhất của tín hiệu vào ra được yêu cầu để thay đổi mã lên một mức. Độ phân giải được đưa ra với giả thiết lý tưởng. 3— Độ chính xác: Sự sai biệt giữa các giá trị điện áp tín hiệu vào so với giá trị FS tương đương với mã xuất ra.
Thường có ghi trong đặc tính của các bộ ADC thương mại. 4-ADC: Tùy theo công nghệ chế tạo mà bộ ADC có đầu vào đơn cực hay lưỡng cực, đa số nằm trong khoảng 0.10V đối với đơn cực và -5. +10V đối với ADC lưỡng cực. Tín hiệu vào cần phù hợp với tâm vào xác định cho từng bộ ADC.
Nếu đầu vào không hết thang sẽ tạo mã vô dụng ở đầu ra. 'Vấn để này được giải quyết bằng cách chọn tầm đầu vào bộ ADC sau đó chỉnh độ lợi thích hợp cho đầu vào của nguồn Analog. „ Khi sử dụng bộ ADC đơn cực mà có tín hiệu vào là lưỡng cực trong khoảng + Vpp thi ta cdn phải cộng điện áp vào Vi với một điện áp nền bằng +Vpp, khi đó ta sẽ có Vi nằm trong khoảng 0.+2Vpp; tín hiệu này sẽ được đưa tới đầu vào bộ ADC. Nếu sử dụng ADC lưỡng cực thì không cần cộng tín hiệu và đầu ra ta sẽ nhận được mã lưỡng cực.
SV: Nguyén Vũ Anh Duy Trang 2 Luận văn tốt nghiệp §~ Đầu ra bộ ADC: Đa số các ADC có đầu ra 8 Bits, 16 Bits. dù vậy cũng có loại 31⁄2 Digit, ma BCD, 10 Bits, 14 Bits. Đầu các bộ ADC thường là mã nhị phân tự nhiên hoặc có dấu, ADC dùng cho máy đo chỉ thị số đa dụng thường là mã BCD. §~ Tín hiệu tham chiếu Vr: Vi+ (EOC) End of Convertion vi _OE (Output Enable) Yi ape ti | FPoisial Output se) | | Hình 2.3 Cá‹ n2 vào, ra chính của bộ ADC Hinh vé cho thay dau vao va dau ra cla bo ADC.
Moi ADC đều yêu cầu có tín hiệu Vr, Bất kỳ một sai số nao trén Vr đều gáy ra lỗi độ lợi ở đặc tính của AD. Vi vay Vr Ia tin hiệu đắm bảo độ chính xác và ổn định của bộ AD. Dùng IC ổn áp có thể thỏa mãn điều này, 7~ Tín hiệu điều khiến: Mọi bộ ADC đều có nh xung Clock và tín hiệu điều khiển để hoạt động. Thiết bị ngoài giao tiếp với AC sẽ khởi động quá trình AD bằng cách phát một xung Start vào đầu vao Start cia ADC, ADC sé nhan biét cạnh lên của xung Start và ngay sau đó nó sẽ kéo đường EOC (End of Convertion) xuống thấp (không tích cực).
Lúc này ADC đang thực hiện quá trình biến đổi, tương ứng với mỗi xung Clock đưa vào ADC sẽ thực hiện được một bước biến đổi, sau một bước nhất định tùy theo bộ ADC, thì quá trình biến đổi hoàn thành. Khi biến đổi xong, AD sẽ nâng đường EOC lên mức cao, tín hiệu này có thể dùng để kích một ngắt cứng của máy tính (nếu dùng giao tiếp với máy tính). Để đọc được dữ liệu đầu ra của bộ ADC thì phải nâng đường OE (Output Enable) của ADC lên mức cao, sau khi đọc xong thì lại trả đường này về mức thấp. SV: Nguyén Vũ Anh Duy Trang 3 Luận văn tốt nghiệp I~ CAC KY THUẬT AD: 1~ ADC có Vr dạng nấc thang: Analog VhL 'Vref input Ni Reference DAC Comparateur Mi output f ' ] } Clock | J contrat | lo nunter ˆ] Hình 2.4 S2 22 Z4 A1) 06 Vr dạng nấc thang Counter: B6 dém tao du ra cho b6 ADC bằng hoặc lớn hơn giá trị vào Vi.
Nó được reset tại mọi thời điểm bất đầu thực AD và đếm dần lên sau mỗi xung Clock. Cứ mỗi lần đếm bó DAC lai nang lén mỗi nấc thang (1LSB). Bộ so sánh sẽ dùng bộ đếm lại khi điện áp DAC (áp hồi tiếp) đạt tới giá trị vào Vi. Nhược điểm của phương pháp này là Te (thời gian chuyển đổi) theo mức tín hiệu vào và đôi khi lâu.„ đối với bộ DAC n bit khi biến đổi một tín hiệu vào ở mức FS (Full Scalc).
Một cải tiến cửa phương này là "tracking” hay “servo” sit dung b6 đếm thuận nghịch cho phép DAC đưa tín hiệu vào liên tục. Bằng sự khống chế bộ đếm từ bên ngoài tại một điểm nhất định ta dùng bộ DAC kiểu tracking như một bộ S & H (Sample and Hold). 2- ADC thăng bằng liên tục: Sơ đổ khối giống như phương pháp trước, nhưng bộ đếm là bộ đếm thuận nghịch. Về cơ bản cũng giống như phương pháp trên nhưng bộ đếm hoạt động được Ở chế độ thuận nghịch.
Khi tín hiệu Vht < Vi thì bộ đếm sẽ đếm lên, ngược lại thì bộ đếm sẽ đếm xuống. Quá trình xác lập ghi nhận được khi giá trị Vht dao động xung quanh giá trị Vi. Te cũng phụ thuộc vào Vi và nhược điểm sai số cũng giống phương pháp trên: sai số động phụ thuộc vào thời gian biến đổi và sai số tĩnh chủ yếu ở bộ biến đổi DA và bộ so sánh. SV: Nguyén Vit Anh Duy Trang 4 Luận văn tốt nghiệp ———— Tí hiệu lồi tiếp aR oy Time of Convertion Hinh 2.5 bé thj thai gian AD thăng bằng liên tục 3 - Phương pháp biến đổi AI) hàm dốc tuyến tính: (Phuơng pháp tích phân một độ dốc) Về bản chất thực biến biến đối trung gian từ điện áp ra khoảng thời gian sau đó do khoảng thời gian theo phương pháp số.
Quá trình biến đổi sẽ xảy ra như sau : Comparateur Mĩ att Gate f Clock Vs v2 Scan Couter Start Result Hình 2.6 So đô khối phương pháp ADC hàm đốc tuyến tính Sau thời gian kích khởi, bộ đếm sẽ bắt đầu đếm lên và mạch quét sẽ bắt đầu tạo ra tín hiệu tuyến tính thời gian. Tín hiệu quét và tín hiệu vào Vị được so sánh với nhau, khi hai tín hiệu này bằng nhau thì mạch so sánh sẽ đóng cổng không cho xung tới bộ đếm nữa. Như vậy nội dung của bộ đếm sẽ tỉ lệ với thời Bian to, mà to lại lệ thuận với giá trị Vi nên nội dung bộ đếm tỉ lệ với Vi. SV: Nguyễn Vit Anh Duy Trang 5 Luận văn tốt nghiệp t vy, Eo t „ _1IL 1L JL HH, 1 1] Hình 2.7 Dạng sáng ADC hàm dốc tuyến tính Độ chính xác của phương pháp này phụ thuộc vào độ tuyến tính của tín hiệu quét (sai số độ dốc càng nhỏ, độ chính xác càng cao), tín hiệu phụ thuộc vào tần Số của từng xung.
Phương pháp này có we độ hoạt động cao hơn các phương pháp ban đầu, và độ chính xác cũng cao hơn do khong cân sử dụng bộ biến đổi DA. 4~ ADC xấp xỉ liên tiếp : Analog Input Vi Comparateur Vref Reference [Clock [4 SAR Sq pee Digital output Hình 2.8 ADC xấp xỉ liên tiếp Phương pháp này được dùng trong kỹ thuật biến đổi AD tốc độ cao - trung ›ình. Nó cũng dùng một bộ DAC bên trong để tạo ra một điện áp bằng mức vào và 'ửa tín hiệu sau đúng bằng n chu kỳ xung Clock cho trường hợp ADC n bit. Phương pháp này cho phép rút ngắn Tc rất nhiều và không phụ thuộc vào in hiệu vào Vị, Kỹ thuật này phụ thuộc vào sự xấp xỉ tín hiệu vào với mã nhị ÌÝ: Nguyễn Vũ Anh Duy Trang 6 Luận văn tốt nghiệp phân, sau đó thay đổi cdc bit trong mã này một cách liên tiếp cho đến khi đạt được mã gần đúng nhất.
Tại mỗi bước cửa quá trình này, giá trị xấp xỉ của mã nhị phân thu được sẽ được lưu vào SAR (Successive Approximate Register). Việc biến đổi luôn được bắt đầu tại MSB (MosL Significant Bi) của SAR khi đó được bật lên. Bộ so sánh § sánh đâu ra của ADC với Vi và ra lệnh cho bộ điều khiển ngắt MSB nếu như trị bạn đầu này vượt quá đầu vào AD, Trong chu kỳ xung Clock kế tiếp, MSH lại được phát trở lại. Một lần nữa bộ so sánh sẽ quyết định lấy hay bỏ MSB này.