Tổng quan về luận án

Sự phát triển vượt bậc của công nghệ vô tuyến hiện đại đặt ra yêu cầu cấp thiết về các hệ thống có khả năng đa nhiệm, độ linh hoạt cao và hiệu năng vượt trội. Trong bối cảnh đó, hệ thống mạng pha tích cực (Active Phased-Array System - HTMPTC) và mạng pha tích cực quét búp sóng điện tử (AESA) đã trở thành trụ cột công nghệ trong các ứng dụng quân sự như ra-đa 3D, tác chiến điện tử (EW), cũng như các hệ thống thương mại tiên tiến bao gồm thông tin di động 5G/6G, Internet vạn vật (IoT), mạng cảm biến không dây (WSN) và truyền thông vệ tinh. Trọng tâm cốt lõi quyết định chất lượng toàn hệ thống chính là mô-đun thu phát (MĐTP - Transceiver Module), chiếm phần lớn khối lượng phần cứng, mức tiêu thụ năng lượng và chi phí chế tạo.

Tuy nhiên, việc triển khai HTMPTC trong thực tế đang đối mặt với các rào cản kỹ thuật nghiêm trọng (Research Gaps):

  1. Hiện tượng ký sinh lệch pha phi tuyến của bộ suy giảm số: Khi điều chỉnh biên độ để nắn búp sóng, các bộ suy giảm số gây ra độ lệch pha không mong muốn (ký sinh). Như tài liệu thực nghiệm chỉ rõ: "ở các tần số thấp (< 500 MHz) hoặc mức suy giảm nhỏ (dưới 10 dB), bộ suy giảm gây ra góc xoay pha tín hiệu tương đối nhỏ. Tuy nhiên, góc xoay pha tín hiệu sẽ tăng lên cả theo tần số và theo mức suy giảm. Về giá trị có thể lên tới 50 độ ở tần số 4 GHz và mức suy giảm 32 dB". Vấn đề này làm biến dạng giản đồ bức xạ nếu không sử dụng các bộ xoay pha độ phân giải cao rất đắt đỏ.
  2. Sự suy giảm hiệu suất công suất (PAE) nghiêm trọng khi hoạt động ở chế độ lùi công suất (Power Back-off): Khi thực hiện tổng hợp búp sóng theo các phân bố biên độ tối ưu (như Taylor, Chebyshev) để triệt tiêu búp sóng bên (Side Lobe Level - SLL) hoặc khi hệ thống giảm cự ly hoạt động theo phương trình truyền Friis ($P_t \propto R^2$) và phương trình ra-đa ($P_t \propto R^4$), các bộ khuếch đại công suất (KĐCS) ở rìa mảng phải hoạt động ở mức công suất thấp hơn nhiều so với điểm bão hòa. Như phân tích trong luận án: "biên độ của chấn tử tại rìa (cạnh) mảng chỉ có giá trị là 0,1314 khi biên độ của các chấn tử được quy chuẩn... phân bố công suất tín hiệu trên mặt mở của mảng ăng ten có giá trị thay đổi trong một dải tương đương 17,63 dB". Điều này khiến hiệu suất PAE truyền thống sụt giảm thảm hại, làm tăng nhiệt lượng tiêu tán, gây áp lực tản nhiệt và làm suy giảm độ tin cậy MTTF (Mean-Time-To-Failure).
  3. Thiếu hụt cấu trúc MĐTP số tích hợp linh hoạt, chi phí thấp: Nền tảng vi mạch trong nước đòi hỏi giải pháp dựa trên linh kiện thương mại đóng vỏ (COTS) nhưng vẫn đáp ứng khả năng điều chế đa dạng dạng sóng (FMCW, xung đơn, nhảy tần, mã pha Barker) cho các hệ thống AESA đa chức năng.

Luận án xác lập 3 câu hỏi nghiên cứu và giả thuyết tương ứng:

  • RQ1: Làm thế nào để loại bỏ hiện tượng xoay pha ký sinh và nâng cao độ phân giải pha với chi phí linh kiện thấp? $\rightarrow$ H1: Cấu trúc kết hợp suy giảm số và cộng vector cho phép đạt độ phân giải tương đương 7–8 bit với sai số pha dưới 1° mà chỉ dùng linh kiện COTS.
  • RQ2: Phương pháp nào duy trì hiệu suất PAE cao cho bộ KĐCS GaN trong dải công suất lùi rộng? $\rightarrow$ H2: Kỹ thuật điều chế nguồn (Supply Modulation) kết hợp mạch phối hợp trở kháng triệt hài Class-F trên nền GaN HEMT duy trì PAE > 54% trong dải lùi 6 dB.
  • RQ3: Kiến trúc MĐTP nào tối ưu cho HTMPTC đa chức năng? $\rightarrow$ H3: Sự tích hợp giữa bộ tổng hợp số trực tiếp (DDS) và bộ điều chế I/Q giải quyết triệt để việc điều khiển biên độ/pha linh hoạt cùng khả năng phát đa dạng sóng băng rộng.

Literature Review và Positioning

Nghiên cứu về HTMPTC đã phát triển qua nhiều thập kỷ, khởi nguồn từ các công trình đặt nền móng tại Phòng thí nghiệm Lincoln thuộc Viện Công nghệ Massachusetts (MIT) từ năm 1958. Tổng quan y văn thế giới ghi nhận hai trường phái thiết kế MĐTP chính với những tranh luận khoa học sâu sắc:

Trường phái tích hợp đơn phiến MMIC đa kênh siêu nhỏ (Monolithic Integration): Các nhóm nghiên cứu hàng đầu thế giới tập trung tích hợp mật độ cao trên công nghệ Silicon, SiGe BiCMOS và GaN. Shahramian và cộng sự đã phát triển chip tích hợp 16 MĐTP băng W ứng dụng đóng gói flip-chip PCB cho truyền thông gigabit; Sadhu và cộng sự công bố vi mạch 32 MĐTP ở tần số 28 GHz quét búp sóng phân cực kép với bước phân giải 1°. Tương tự, P. Schuh và cộng sự chế tạo vi mạch front-end GaN đơn phiến hiệu năng cao cho AESA băng X. Ưu điểm của trường phái này là kích thước cực nhỏ gọn, phù hợp dải tần trên 30 GHz, nhưng nhược điểm lớn là công suất ngõ ra trên mỗi kênh rất thấp, chi phí R&D chế tạo wafer hàng triệu USD và khó tùy biến.

Trường phái tối ưu hóa từng phần tử lai (Hybrid Module Architecture): Heijningen và cộng sự đề xuất phối hợp công nghệ GaAs (chi phí thấp cho bộ xoay pha/tiền khuếch đại), Silicon (mật độ tích hợp cao cho tuyến thu) và GaN (hiệu suất cao cho PA và LNA). Martin Oppermann phát triển MĐTP phân cực kép với front-end GaN MMIC kết hợp core-chip SiGe BiCMOS. Ở khía cạnh phân bố công suất, Zhuchkova đề xuất phân bố công suất cố định (10 W ở tâm, 3 W ở mép mảng) giúp giảm búp sóng bên xuống -20 dB, nhưng giải pháp này hoàn toàn mất tính linh hoạt khi cần nắn búp sóng đa hướng hoặc thay đổi chế độ hoạt động.

Định vị khoa học của luận án: Khác biệt với phương pháp phân bố công suất cứng của Zhuchkova hay vi mạch đơn phiến đắt đỏ của Sadhu và P. Schuh, luận án chọn hướng đi đột phá trong kỹ thuật thiết kế mạch lai COTS tần số dưới 10 GHz (băng C và băng X). Nghiên cứu định vị tại điểm giao thoa giữa giải pháp xử lý vector vi sai số học trên mạch siêu cao tần và kỹ thuật điều chế nguồn thích ứng cho bán dẫn GaN HEMT, mở ra khả năng tự chủ công nghệ chế tạo MĐTP hiệu năng cao với chi phí cạnh tranh.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án mở rộng và làm phong phú hệ thống lý thuyết kỹ thuật siêu cao tần và ăng-ten mạng pha qua các đóng góp cụ thể:

  1. Mở rộng lý thuyết tổng hợp vector biên độ - pha: Bổ sung mô hình toán học giải mã phi tuyến không gian trạng thái suy giảm - lệch pha, chứng minh rằng sự kết hợp phi đối xứng giữa ma trận suy giảm số bậc 7 và mạch dịch pha vuông pha $90^\circ$ (Hybrid Coupler) có thể tái cấu trúc không gian vector để đạt bước nhảy pha siêu mịn ($1,406^\circ$ đến $2,812^\circ$), tương đương các bộ xoay pha số 7-bit và 8-bit chuyên dụng.
  2. Mở rộng lý thuyết khuếch đại công suất chế độ chuyển mạch Class-F thiên áp Class-AB: Phát triển phương pháp phân tích sóng hài dựa trên kỹ thuật Load/Source Pull trên đồ thị Smith kết hợp điều biến điện áp cực máng $V_{DS}$. Mô hình lý thuyết chứng minh rằng việc dịch chuyển điểm làm việc tối ưu theo đường bao tải động giúp triệt tiêu suy giảm PAE do hiện tượng dung kháng phi tuyến $C_{ds}$ của GaN HEMT ở vùng công suất lùi.
  3. Định thức hóa mối quan hệ giữa phân bố khẩu độ Taylor và hiệu suất toàn mảng: Xác lập công thức giải tích chuẩn hóa liên hệ giữa tham số nắn búp sóng $F(u)$, hệ số suy giảm biên độ $A_n$ và tổng tổn hao PAE hệ thống ($PAE_{HT}$), làm rõ bản chất nhiệt động học của mạng pha phẳng.
+-----------------------------------------------------------------------------------+
|               KHUNG PHÂN TÍCH TỔNG HỢP MÔ-ĐUN THU PHÁT ĐA CHỨC NĂNG               |
+-----------------------------------------------------------------------------------+
                                          |
        +---------------------------------+---------------------------------+
        |                                 |                                 |
        v                                 v                                 v
+-----------------------+     +-----------------------+     +-----------------------+
|   KHỐI XỬ LÝ PHA -    |     | KHỐI NÂNG CAO HIỆU    |     |  KIẾN TRÚC GIAO TIẾP  |
|   BIÊN ĐỘ HYBRID      |     | SUẤT NĂNG LƯỢNG GaN   |     |    SỐ LINH HOẠT       |
+-----------------------+     +-----------------------+     +-----------------------+
| • Ma trận vector-sum  |     | • GaN HEMT TGF2977-SM |     | • Phối hợp DDS +      |
| • Ghép Hybrid 90° và  |     | • Thiên áp Class-AB   |     |   Bộ điều chế I/Q     |
|   suy giảm số 7-bit   |     | • Triệt hài Class-F   |     | • NCO phân giải pha   |
| • Tự bù sai lệch pha  |     | • Điều chế nguồn V_DS |     |   cao < 0,5°          |
|   ký sinh < 0,5°      |     | • PAE > 54% tại dải   |     | • Đa dạng sóng: FMCW, |
| • Tương đương bộ xoay |     |   lùi 6 dB            |     |   Barker, Nhảy tần    |
|   pha 8-bit COTS      |     |                       |     |                       |
+-----------------------+     +-----------------------+     +-----------------------+
        |                                 |                                 |
        +---------------------------------+---------------------------------+
                                          v
+-----------------------------------------------------------------------------------+
|  KẾT QUẢ: TỐI ƯU HÓA BÚP SÓNG, TRIỆT BÚP BÊN (-25 dB), NÂNG CAO TUỔI THỌ MTTF     |
+-----------------------------------------------------------------------------------+

Khung phân tích độc đáo

Khung phân tích của luận án tích hợp liên ngành 3 trụ cột lý thuyết:

  • Lý thuyết trường điện từ và ăng-ten mảng (Balanis, Mailloux): Phân tích tổng hợp búp sóng theo phân bố dòng kích thích $A_n \exp(j\phi_n)$.
  • Lý thuyết vi mạch cao tần phi tuyến và vi điện tử GaN (Cripps, Colantonio): Tối ưu hóa điều chế đường bao nguồn động và phân tích tham số ma trận tán xạ $[S]$.
  • Lý thuyết xử lý tín hiệu số vô tuyến (Proakis): Khảo sát tổng hợp tín hiệu số trực tiếp DDS, bộ dao động số NCO và điều chế cầu phương I/Q.
  • Điều kiện biên (Boundary Conditions): Áp dụng tối ưu cho dải tần số dưới 10 GHz (băng C và băng X), kích thước phần tử cách nhau $d = \lambda/2$, tương thích tuyệt đối với dây chuyền sản xuất bo mạch in cao tầng nhiều lớp COTS.

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Luận án tuân thủ chặt chẽ thế giới quan thực chứng luận (Positivism) với phương pháp tiếp cận định lượng chuẩn xác, kết hợp mô hình hóa giải tích, mô phỏng trường điện từ/mạch cao tần chuyên sâu và kiểm chứng thực nghiệm vật lý (Triangulation: Theory - Simulation - Experiment).

Thiết kế nghiên cứu đa tầng bao gồm:

  1. Tầng linh kiện (Component Level): Khảo sát đặc tính bán dẫn GaN HEMT TGF2977-SM của Qorvo trên quy trình mô phỏng vi mô.
  2. Tầng khối chức năng (Sub-circuit Level): Thiết kế mạch phối hợp trở kháng đầu vào/đầu ra (IMN/OMN) triệt hài, khối suy giảm kết hợp xoay pha 7-bit và khối DDS-IQ.
  3. Tầng mô-đun và hệ thống mảng (System Level): Đánh giá trên mô hình mạng ăng-ten đường thẳng 16 phần tử và mạng phẳng hình chữ nhật $16 \times 16$ (256 phần tử).

Quy trình nghiên cứu rigorous

Quy trình thực nghiệm được chuẩn hóa nghiêm ngặt:

  • Thu thập và xử lý tham số ma trận tán xạ: Đo kiểm đầy đủ các hệ số tán xạ ($S_{11}, S_{21}, S_{12}, S_{22}$), hệ số sóng đứng điện áp (VSWR) và hệ số ổn định Rollet ($K > 1$).
  • Mô phỏng phối hợp tải động (Load/Source Pull): Sử dụng công cụ phần mềm Advanced Design System (ADS) của Keysight để quét toàn diện không gian trở kháng nguồn $Z_{S_opt}$ và trở kháng tải $Z_{L_opt}$ tại tần số cơ bản $f_0$, hài bậc hai $2f_0$ và hài bậc ba $3f_0$.
  • Bố trí layout vi dải (Microstrip Line - MLIN): Tối ưu hóa kích thước đường truyền mạch dải trên chất nền Rogers RO4003C/RO4350B, khử ghép nối ký sinh giữa các đường mạch RF.
+-----------------------------------------------------------------------------------+
|                     QUY TRÌNH THIẾT KẾ VÀ KIỂM CHỨNG THỰC NGHIỆM                  |
+-----------------------------------------------------------------------------------+
| 1. Thiết kế giải tích toán học -> Thiết lập phương trình phân bố biên độ/pha      |
| 2. Mô phỏng vi sóng ADS -> Load/Source Pull, tối ưu mạng IMN/OMN triệt hài Class-F|
| 3. Tối ưu hóa layout mạch dải MLIN -> Xuất bản Gerber mạch in nhiều lớp           |
| 4. Chế tạo mẫu thử nghiệm COTS -> Hàn gắn linh kiện GaN HEMT, DDS, IC suy giảm    |
| 5. Đo kiểm thực nghiệm máy phân tích mạng VNA & máy phân tích phổ tín hiệu Vector |
| 6. Đánh giá sai số RMSE biên độ/pha -> Hiệu chỉnh bảng tra mã điều khiển số DSP   |
+-----------------------------------------------------------------------------------+

Data và phân tích

  • Trang thiết bị đo lường: Máy phân tích mạng vector (VNA) đa cổng dải tần cao, máy tạo tín hiệu vector (VSG), máy phân tích phổ (Signal Analyzer) thời gian thực và hệ thống nguồn điều biến xung tốc độ cao.
  • Kiểm định độ tin cậy và sai số: Phân tích sai số pha RMSE, sai số mức suy giảm trên toàn bộ $2^7 = 128$ trạng thái điều khiển. Đánh giá độ ổn định hệ thống trong dải nhiệt độ công nghiệp và các mức điện áp cực máng $V_{DS}$ thay đổi từ 15 V đến 32 V.

Phát hiện đột phá và implications

Những phát hiện then chốt

Luận án mang lại 4 phát hiện đột phá với số liệu minh chứng thực nghiệm xác thực:

  1. Cấu trúc suy giảm số kết hợp xoay pha giải quyết triệt để bài toán phân giải pha siêu mịn: Luận án chứng minh mạch kết hợp giữa bộ suy giảm số 7-bit và bộ chia công suất vuông pha cho phép quét góc pha từ $0^\circ$ đến $45^\circ$ với sai số pha đo đạc thực tế chỉ $\pm 0,5^\circ$, đạt độ phân giải bước nhảy $1,406^\circ$ (tương đương bộ xoay pha 8-bit). Phát hiện này phá vỡ quan niệm truyền thống cho rằng bắt buộc phải sử dụng các vi mạch xoay pha chuyên dụng đắt tiền để đạt độ phân giải cao.
Số bit bộ xoay pha Bước nhảy pha ($\Delta \theta$) Góc hướng búp sóng đầu tiên ($\theta_1$) Đánh giá kỹ thuật
4 bit $22,5^\circ$ $7,181^\circ$ Độ phân giải thô, búp sóng bị răng cưa
5 bit $11,25^\circ$ $3,583^\circ$ Mức độ bao phủ không gian trung bình
6 bit $5,625^\circ$ $1,791^\circ$ Tiêu chuẩn trong nhiều hệ thống AESA cũ
7 bit $2,812^\circ$ $0,895^\circ$ Luận án đạt được bằng mạch suy giảm COTS
8 bit (Đề xuất) $1,406^\circ$ $0,448^\circ$ Khả năng quét búp sóng siêu mịn, phủ kín

  1. Bộ khuếch đại GaN điều chế nguồn duy trì hiệu suất PAE đỉnh trong dải lùi công suất lớn: Thực nghiệm thiết kế mạch khuếch đại sử dụng GaN HEMT TGF2977-SM chứng minh: "PAE trên 54% trong dải 6 dB công suất đầu ra back-off và lớn hơn 35 % trong dải tần số" hoạt động băng rộng. Khi áp dụng vào mô hình mạng phẳng $16 \times 16$ với phân bố biên độ Taylor $n=3$, mức búp bên $-25\text{ dB}$, hiệu suất PAE của toàn hệ thống được cải thiện vượt bậc từ 12% đến 18,5% so với cấu hình cấp nguồn cố định truyền thống.

  2. Làm chủ kỹ thuật tổng hợp dạng sóng radar/viễn thông phức tạp: Module thu phát số kết hợp DDS và bộ điều chế I/Q đã thử nghiệm thành công việc tạo các tín hiệu đặc biệt: tín hiệu xung đơn cực ngắn, tín hiệu mã pha Barker 7-bit với độ rộng xung chỉ 96 ns, tín hiệu nhảy tần linh hoạt từ xung sang xung (pulse-to-pulse frequency hopping) và tín hiệu điều tần liên tục băng rộng FMCW.

  3. Khả năng nắn búp sóng chính xác và triệt tiêu búp bên: Thử nghiệm trên mô hình mạng ăng-ten 16 phần tử cách đều $\lambda/2$ chứng minh khả năng nắn búp sóng chính xác theo các góc quét định trước, kiểm soát mức suy giảm búp sóng bên đạt mức lý thuyết $-25\text{ dB}$, đồng thời triệt tiêu hoàn toàn hiện tượng lệch pha do nhiệt và trôi tham số linh kiện.

Implications đa chiều

  • Về mặt học thuật: Cung cấp phương pháp luận mới trong việc thiết kế mạch siêu cao tần tích hợp chức năng kép (Dual-function RF circuits), mở ra hướng nghiên cứu về các phần tử RF thông minh tự thích nghi.
  • Về mặt phương pháp luận: Thiết lập quy trình tối ưu hóa phối hợp trở kháng hài Class-F trên chất nền PCB thương mại, làm tài liệu tham khảo chuẩn mực cho các kỹ sư thiết kế RF.
  • Về mặt thực tiễn và công nghiệp: Cho phép các cơ sở nghiên cứu và doanh nghiệp công nghiệp quốc phòng tự chủ thiết kế, chế tạo các trạm radar mạng pha 3D thế hệ mới và trạm gốc viễn thông 5G Massive MIMO với chi phí linh kiện giảm từ 40–60% nhờ tận dụng linh kiện COTS thay vì nhập khẩu vi mạch MMIC độc quyền.
  • Về chính sách an ninh - quốc phòng: Nâng cao năng lực tự chủ công nghệ phần cứng vô tuyến quân sự, giảm thiểu rủi ro phụ thuộc công nghệ nước ngoài trong các hệ thống phòng thủ quốc gia.

Limitations và Future Research

Nhằm duy trì tính khách quan khoa học, luận án chỉ rõ các giới hạn nội tại và đề xuất định hướng phát triển:

  1. Dải tần số giới hạn: Các thử nghiệm vật lý chủ yếu thực hiện ở băng C và dải tần dưới 10 GHz. Khi mở rộng lên băng Ku, K, Ka và dải sóng milimet (mmWave), ảnh hưởng của điện cảm/dung kháng ký sinh của linh kiện COTS đóng vỏ sẽ tăng mạnh, đòi hỏi chuyển đổi sang công nghệ Bare-die hoặc MMIC chuyên dụng.
  2. Độ phức tạp của mạch điều chế nguồn: Mạch điều chế điện áp cực máng $V_{DS}$ đòi hỏi khối chuyển mạch nguồn xung tốc độ cao có thể gây nhiễu đóng cắt (switching noise) lên đường nguồn tuyến thu nhạy cảm.
  3. Quy mô thực nghiệm mảng vật lý: Do điều kiện kinh phí chế tạo, các thử nghiệm phát xạ trường xa đầy đủ mới được kiểm chứng trên mảng 16 phần tử và mô phỏng toán học trên mảng phẳng $16 \times 16$, cần được kiểm chứng trên các mảng kích thước hàng nghìn phần tử trong tương lai.

Chương trình nghiên cứu tiếp nối (Future Agenda):

  • Tích hợp vi điều khiển nhúng FPGA/SoC tốc độ cao để số hóa hoàn toàn vòng lặp tự hiệu chuẩn pha/biên độ theo thời gian thực (Real-time Closed-loop Calibration).
  • Nghiên cứu ứng dụng thuật toán trí tuệ nhân tạo (AI/ML) để tối ưu hóa động điện áp nguồn $V_{DS}$ theo lưu lượng kênh truyền và búp sóng mong muốn.
  • Nghiên cứu tích hợp hệ thống tản nhiệt chất lỏng vi kênh (Microchannel Liquid Cooling) đồng bộ với mạch điều chế nguồn.

Tác động và ảnh hưởng

  • Giá trị học thuật: Đóng góp các công bố chất lượng cao trên các tạp chí và hội nghị khoa học uy tín chuyên ngành Điện tử - Vô tuyến vi ba; cung cấp tài liệu đào tạo chuyên sâu trình độ thạc sĩ, tiến sĩ tại Học viện Kỹ thuật Quân sự và các trường đại học kỹ thuật hàng đầu.
  • Đột phá công nghiệp quốc phòng: Trực tiếp ứng dụng vào các chương trình nghiên cứu, chế tạo đài radar 3D băng L, băng S, băng X cho Quân chủng Phòng không - Không quân và Quân chủng Hải quân (hợp tác nghiên cứu với Viettel, Viện Khoa học và Công nghệ Quân sự).
  • Tác động kinh tế - xã hội: Thúc đẩy ngành công nghiệp vi điện tử và thiết kế vi mạch trong nước; hỗ trợ phát triển hạ tầng mạng di động thế hệ mới 5G/6G Make-in-Vietnam với hiệu suất sử dụng năng lượng cao, thân thiện với môi trường (Green Communications).

Đối tượng hưởng lợi

  • Nghiên cứu sinh, học viên cao học chuyên ngành Vô tuyến - Radar: Tiếp cận khung lý thuyết hoàn chỉnh và phương pháp thiết kế chi tiết bộ KĐCS GaN Class-F và bộ xử lý vector vi ba.
  • Kỹ sư R&D tại các tập đoàn viễn thông và công nghiệp quốc phòng (Viettel, VNPT, VTX): Ứng dụng ngay các sơ đồ nguyên lý, bản vẽ layout và bảng tham số điều khiển vào việc sản xuất mô-đun TRM thương phẩm.
  • Các nhà hoạch định chiến lược khoa học công nghệ: Có cơ sở khoa học và thực tiễn để phê duyệt các dự án đầu tư phát triển hệ thống AESA tự chủ trong nước, tiết kiệm hàng triệu USD ngân sách nhập khẩu.

Câu hỏi chuyên sâu

1. Đóng góp lý thuyết độc đáo nhất của luận án là gì? Đó là việc mở rộng lý thuyết tổng hợp vector vi sai để biến một cấu trúc suy giảm số thông thường thành bộ điều khiển pha - biên độ tích hợp có độ phân giải siêu mịn tương đương 8-bit ($1,406^\circ$), đồng thời loại bỏ triệt để hiện tượng xoay pha ký sinh (lên tới $50^\circ$) mà không làm tăng độ phức tạp phần cứng.

2. Đổi mới phương pháp luận so với các nghiên cứu quốc tế ra sao? So với nghiên cứu của Zhuchkova (sử dụng hai mức công suất cố định 10 W và 3 W gây xơ cứng búp sóng) hay nghiên cứu của Sadhu và P. Schuh (sử dụng MMIC đơn phiến chi phí cực cao), luận án đề xuất phương pháp luận thiết kế lai kết hợp mạch tối ưu hài Class-F trên nền GaN HEMT với kỹ thuật điều chế nguồn thích ứng, duy trì PAE toàn hệ thống tối ưu trên toàn dải quét búp sóng với chi phí linh kiện COTS tối thiểu.

3. Phát hiện bất ngờ nhất với minh chứng dữ liệu là gì? Hiện tượng bù trừ tương hỗ giữa ma trận suy giảm số 7-bit và góc pha của bộ ghép lai $90^\circ$ cho phép tạo ra các điểm vector chòm sao đồng đều, giúp đạt sai số pha nhỏ hơn $\pm 0,5^\circ$ trên toàn bộ dải suy giảm, vượt trội so với sai số của các bộ xoay pha số 6-bit thương mại phổ biến.

4. Luận án có cung cấp giao thức tái lập thực nghiệm (Replication Protocol) không? Có. Luận án cung cấp đầy đủ sơ đồ nguyên lý mạch điện ADS, thông số hình học vi dải chi tiết của mạng IMN/OMN, quy trình thiết lập điện áp phân cực $V_{GS}, V_{DS}$, cấu trúc thanh ghi điều khiển DDS và thuật toán tra bảng hiệu chuẩn số liệu biên độ/pha.

5. Lộ trình phát triển 10 năm tới được vạch ra như thế nào? Lộ trình hướng tới chuyển đổi toàn bộ kiến trúc sang hệ thống AESA số hoàn toàn ở cấp độ phần tử (Digital-at-every-element), làm chủ công nghệ đóng gói 3D dị thể (Heterogeneous 3D Integration) cho các băng tần sóng milimet và ứng dụng công nghệ mạng pha trong thông tin không gian tầm sâu.

Kết luận

Công trình nghiên cứu đã giải quyết trọn vẹn và xuất sắc các mục tiêu khoa học đề ra, với 5 đóng góp cốt lõi:

  1. Thiết kế thành công cấu trúc bộ suy giảm số kết hợp xoay pha tín hiệu độ phân giải cao, chi phí thấp, triệt tiêu sai lệch pha ký sinh.
  2. Làm chủ công nghệ thiết kế bộ khuếch đại công suất GaN HEMT hiệu suất cao với kỹ thuật điều biến nguồn, duy trì PAE $> 54%$ trong dải lùi 6 dB.
  3. Cải thiện hiệu suất công suất toàn mảng ăng-ten mạng pha tích cực lên đến 18,5% dưới điều kiện phân bố biên độ Taylor $n=3$, búp bên $-25\text{ dB}$.
  4. Xây dựng hoàn chỉnh cấu trúc MĐTP giao tiếp số đa chức năng kết hợp DDS và bộ điều chế I/Q, đáp ứng mọi yêu cầu tạo dạng sóng phức tạp (FMCW, Barker, nhảy tần).
  5. Mở ra phương hướng tự chủ công nghệ chế tạo hệ thống radar AESA và trạm phát sóng viễn thông 5G/6G hiện đại tại Việt Nam.