Tổng quan luận án

Bảo đảm an ninh và an toàn thông tin phục vụ công tác chỉ đạo, chỉ huy trong lĩnh vực an ninh - quốc phòng cũng như các hoạt động kinh tế - xã hội là một yêu cầu mang tính chiến lược. Sự phát triển nhanh chóng của cơ sở hạ tầng công nghệ thông tin, viễn thông, mạng Internet và mạng lưới kết nối vạn vật (IoT) kéo theo sự gia tăng vượt bậc về khối lượng dữ liệu nhạy cảm truyền đưa trên các kênh truyền thông công cộng, từ số liệu tài chính, hồ sơ y tế, thông tin cá nhân đến dữ liệu chỉ huy quân sự. Đồng thời, sự tiến bộ của các phương pháp thám mã, phân tích toán học và năng lực tính toán đặt ra nhiều nguy cơ bị can thiệp, nghe lén hoặc làm sai lệch thông tin.

Để nâng cao độ an toàn mật mã, xu hướng chung là gia tăng độ dài khóa và độ phức tạp của các cấu trúc biến đổi vòng. Tuy nhiên, việc tăng độ dài khóa và độ phức tạp tính toán dẫn tới việc gia tăng đáng kể độ trễ thời gian mã hóa, giải mã và tài nguyên phần cứng tiêu hao. Ngược lại, các thiết bị đầu cuối tính toán trong nhiều môi trường thực tế lại bị hạn chế nghiêm ngặt về diện tích vi mạch, dung lượng bộ nhớ và công suất tiêu thụ năng lượng. Đa số các thuật toán mã hóa hiện hành vốn được thiết kế dựa trên tư duy xử lý tuần tự truyền thống, chưa khai thác được tối đa khả năng xử lý song song và tối ưu hóa tài nguyên phần cứng chuyên dụng (FPGA/ASIC).

Khoảng trống nghiên cứu được chỉ rõ: các công trình nghiên cứu trong và ngoài nước thường chỉ tập trung vào việc chứng minh độ an toàn mật mã lý thuyết mà chưa giải quyết thỏa đáng bài toán cân bằng giữa độ an toàn và hiệu năng thực thi (tốc độ xử lý, diện tích vi mạch, số chu kỳ xung nhịp, chiều sâu mạch logic); hoặc khi tiến hành cứng hóa thì tầng khuếch tán vẫn tồn tại nhiều điểm bất động, phương pháp nhân số học trên trường hữu hạn chưa được tối ưu hóa cho kiến trúc vi xử lý hiện đại.

Mục tiêu nghiên cứu của luận án được xác định cụ thể như sau:

  1. Nghiên cứu nâng cao hiệu năng của một số thuật toán mã hóa.
  2. Nghiên cứu đề xuất, xây dựng phương pháp hiệu quả tạo tham số an toàn và nâng cao hiệu năng thực hiện mã hóa và giải mã, có khả năng làm việc thích ứng trong các môi trường khác nhau cho một số hệ mật ứng dụng trong bảo mật thông tin.

Đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Các hệ mật mã, phương pháp hiệu quả tạo tham số an toàn và các giải pháp kỹ thuật nâng cao hiệu năng của thuật toán mã hóa và giải mã ứng dụng trong bảo mật thông tin.
  • Phạm vi nghiên cứu: Luận án tập trung nghiên cứu thuật toán mã khối đối xứng Chuẩn mã hóa tiên tiến AES (Advanced Encryption Standard) với phiên bản khóa 256-bit (AES-256) và hệ mật mã khóa công khai dựa trên đường cong Elliptic (ECC), cùng phương pháp tính toán số học đa thức hệ số nguyên lớn bằng biến đổi Fourier nhanh và định lý phần dư Trung Hoa.

Tổng quan tài liệu và vị trí của luận án

Luận án đã tổng thuật và phân tích có hệ thống các công trình nghiên cứu trong nước và quốc tế liên quan đến mã khối và hệ mật đường cong Elliptic:

1. Các nghiên cứu quốc tế:

  • Về thuật toán mã khối và tầng tuyến tính: Năm 1997, Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (NIST) tổ chức cuộc thi chuẩn mã hóa dữ liệu với 5 thuật toán lọt vào vòng chung kết gồm MARS (IBM), RC6 (Ronald Rivest), Rijndael (Joan Daemen và Vincent Rijmen), Serpent và Twofish (Bruce Schneier). Thuật toán Rijndael với cấu trúc mạng thay thế - hoán vị (SPN) đã được chuẩn hóa thành AES. Đối với thành phần phi tuyến S-hộp 4-bit, các nghiên cứu của Liu Bozhong, Zheng Gong (2011) và Zhang Wentao, Zhenzhen Bao (2015) đã khảo sát các đặc tính tối ưu cho thiết kế nhẹ. Về tầng tuyến tính, tác giả Z’aba M. (2010) trong luận án tiến sĩ tại Đại học Công nghệ Queensland đã chứng minh ma trận MDS vòng của AES có tới $2^{16}$ điểm bất động, làm giảm độ khuếch tán thực tế của thuật toán. Về phương diện phần cứng, Elbirt A. và Gaj P. (CHES) đã khảo sát việc cài đặt AES trên FPGA nhưng chủ yếu dựa trên phép nhân trực tiếp hằng số ma trận MixColumns, chưa tối ưu chiều sâu mạch. Sim S. đã đề xuất ma trận MDS Hadamard cuộn gọn nhẹ về số cổng XOR nhưng chưa tối ưu về số chu kỳ xung nhịp và vẫn tồn tại nhiều điểm bất động.
  • Về hệ mật khóa công khai: Khái niệm mật mã phi đối xứng được Whitfield Diffie và Martin Hellman công bố năm 1976. Thuật toán RSA được Ron Rivest, Adi Shamir và Leonard Adleman công bố năm 1977. Các nghiên cứu cải tiến tính toán số học cho RSA bao gồm phương pháp Montgomery (1985), Barrett (1986), Karatsuba (1962). Các phân tích về điểm yếu của RSA được Shamir và Tromer (2003) đưa ra qua thiết bị lý thuyết TWIRL và hội nghị DATE (2010) thực hiện tấn công gây lỗi trên FPGA. Năm 1985, Neal Koblitz và Victor Miller đề xuất hệ mật trên đường cong Elliptic (ECC). Serge Lang cũng như các công trình của Jagdish Bhatta và Lok Prakash Pandey đã khẳng định ưu thế kích thước khóa của ECC (khóa 256-bit của ECC tương đương độ an toàn khóa 3248-bit của RSA).

2. Các nghiên cứu trong nước:

  • Hoàng Văn Thức (2011) với luận án tiến sĩ về hệ tiêu chuẩn tham số an toàn cho hệ mật RSA.
  • Đặng Vũ Hoàng (2009) nghiên cứu tự động bảo mật tín hiệu tiếng nói trong mạng truyền thông.
  • Nguyễn Quốc Toàn (2011) xây dựng 5 tiêu chuẩn an toàn định lượng cho hệ mật Elliptic: EC1 (ngưỡng an toàn), EC2 (độ dài khóa), EC3 (độ dài modulo), EC5 (điều kiện MOV), EC6 (ước của bậc nhóm).
  • Đặng Minh Tuấn (2017) đề xuất 03 lược đồ chữ ký số tập thể đa thành phần trên đường cong Elliptic, bài toán logarit rời rạc và cặp song tuyến.
  • Nguyễn Ngọc Điệp (2016, 2017) đề xuất 02 ma trận MDS tựa vòng $4 \times 4$ cho mã khối tựa AES nhưng chưa triển khai thực nghiệm phần cứng chuyên dụng.
  • Các tác giả Võ Tùng Linh (2018), Hồ Ngọc Duy và Vũ Long Vân (2017), Nguyễn Thị Hồng Nhung (2019) nghiên cứu các lược đồ định danh, chữ ký số và giải mã mềm.

Vị trí của luận án: Luận án kế thừa các nền tảng toán học về ma trận MDS và nhóm điểm đường cong Elliptic, giải quyết khoảng trống kỹ thuật bằng cách:

  • Thiết kế và lựa chọn ma trận MDS mới nhằm giảm thiểu/loại bỏ điểm bất động so với ma trận gốc của AES, bảo đảm số nhánh cực đại.
  • Triển khai cứng hóa và đánh giá chi tiết các mô hình kiến trúc AES-256 (đường ống toàn phần, lặp, lai ghép) trên FPGA.
  • Đề xuất thuật toán song song kết hợp Biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT) để tăng tốc độ nhân đa thức hệ số nguyên lớn trên vi xử lý 64-bit đa lõi, phục vụ quá trình sinh tham số đường cong Elliptic.

Cơ sở lý thuyết và phương pháp nghiên cứu

1. Cơ sở lý thuyết và các khái niệm sử dụng

  • Mô hình cấu trúc SPN (Substitution-Permutation Network): Cấu trúc mạng gồm hai tầng biến đổi xen kẽ thực thi nguyên lý xáo trộn (Confusion) và khuếch tán (Diffusion) của Claude Shannon. Tầng phi tuyến gồm các hộp thế S-box ($4 \times 4$ hoặc $8 \times 8$). Tầng tuyến tính gồm phép hoán vị ShiftRows và phép nhân ma trận MixColumns trên trường hữu hạn $\mathbb{F}_{2^8}$.
  • Mã tách có khoảng cách cực đại (MDS) và Số nhánh:
    • Một mã tuyến tính $[n, k, d]$ là mã MDS khi thỏa mãn đẳng thức Singleton $d = n - k + 1$.
    • Ma trận $M$ kích cỡ $d \times d$ là ma trận MDS nếu mọi ma trận con vuông của nó đều không suy biến.
    • Số nhánh của ánh xạ tuyến tính $L$ được định nghĩa: $$B(L) = \min{wt(\Gamma_Z) + wt(\Gamma_X) : Z \neq 0, X = L(Z)}$$ Với ma trận MDS kích thước $4 \times 4$, số nhánh đạt giá trị tối ưu là $B(L) = 4 + 1 = 5$.
  • Điểm bất động của tầng khuếch tán: Điểm $X \in \mathbb{F}_{2^n}^d$ là điểm bất động của ánh xạ tuyến tính $L$ nếu $L(X) = X$, tương đương hệ phương trình $(M - I)X = 0$. Số lượng điểm bất động được xác định bởi công thức: $$N_L = 2^{n(d - \text{rank}(M - I))}$$
  • Hệ mật đường cong Elliptic (ECC): Phương trình đường cong Elliptic dạng Weierstrass trên trường hữu hạn $\mathbb{F}_q$. Cấu trúc nhóm Abel của các điểm trên đường cong, phép cộng điểm, phép nhân vô hướng $kQ = Q + Q + \dots + Q$. Tính khó của bài toán logarit rời rạc trên đường cong Elliptic (ECDLP) và các giao thức trao đổi khóa (ECDH), chữ ký số (ECDSA), ánh xạ song tuyến.
  • Biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT): Sử dụng CRT để phân rã số nguyên lớn thành chuỗi các số nguyên nhỏ hơn theo các modulo nguyên tố cùng nhau, hỗ trợ tính toán song song độc lập trên từng lõi vi xử lý. Ứng dụng FFT để giảm độ phức tạp tính toán của phép nhân hai đa thức bậc $n$.

2. Phương pháp nghiên cứu thực tế

  • Phương pháp kết hợp giải tích toán học và thực nghiệm kỹ thuật: Sử dụng công cụ đại số trừu tượng, lý thuyết ma trận trên trường hữu hạn để phân tích, lựa chọn các tham số ma trận MDS tối ưu về số nhánh và điểm bất động.
  • Phương pháp thiết kế và mô phỏng phần cứng: Mô tả phần cứng ở mức chuyển giao thanh ghi (RTL), tổng hợp mạch và mô phỏng kiểm tra chức năng, đo đạc tần số hoạt động, tài nguyên phần cứng (số LUT, thanh ghi, Slice) và chu kỳ xung nhịp bằng công cụ ISIM trong môi trường thiết kế Xilinx ISE.
  • Phương pháp lập trình và đo kiểm hiệu năng phần mềm: Cài đặt thuật toán nhân nhanh đa thức hệ số nguyên kết hợp FFT và CRT trên ngôn ngữ lập trình, đo đạc thời gian tính toán thực tế trên máy tính trang bị bộ vi xử lý 64-bit đa nhân (4 nhân) và so sánh trực tiếp với phương pháp nhân cổ điển.

3. Nguồn tư liệu và dữ liệu thực nghiệm

  • Dữ liệu tham số đường cong Elliptic và các trường hữu hạn $\mathbb{F}_5$, $\mathbb{F}_q$.
  • Các tập số nguyên tố được chọn lọc dùng trong thuật toán CRT.
  • Tập dữ liệu đa thức với bậc $n$ biến thiên từ $2^{10}$ đến $2^{18}$ với các hệ số có kích thước 256-bit và 512-bit.
  • Dữ liệu hình ảnh gốc, hình ảnh sau khi mã hóa, giải mã đúng khóa và giải mã sai khóa để đánh giá thực nghiệm tính toàn vẹn và mức độ bảo mật.

Nội dung chính theo từng chương

Chương 1: TỔNG QUAN VỀ THUẬT TOÁN MÃ HOÁ

Chương này hệ thống hóa các nguyên lý cơ bản của mật mã học hiện đại, bao gồm mật mã khóa đối xứng và mật mã khóa công khai:

  • Trình bày cấu trúc chung của thuật toán mã khối (Block cipher) hoạt động dựa trên hàm vòng lặp $r$ lần với các khóa vòng $k_i$, bao gồm tầng biến đổi phi tuyến ($S_i$) và tầng biến đổi tuyến tính ($L_i$).
  • Phân tích nguyên lý mật mã của Claude Shannon về tính "xáo trộn" (Confusion) và "khuếch tán" (Diffusion), mối quan hệ giữa hàm S-box với tính phi tuyến và vai trò của tầng tuyến tính trong việc hạ thấp xác suất vi sai và tuyến tính.
  • Khảo sát các hệ mật khóa bất đối xứng tiêu biểu: RSA dựa trên bài toán phân tích số nguyên lớn ra thừa số nguyên tố; thuật toán đường cong Elliptic (ECC) dựa trên bài toán logarit rời rạc (ECDLP).
  • Đánh giá tổng quan tình hình nghiên cứu trong và ngoài nước, chỉ ra các hạn chế của các giải pháp hiện hành về mặt hiệu năng phần cứng, sự phụ thuộc vào các thuật toán xử lý tuần tự và định hướng giải pháp nghiên cứu của luận án:
    • Lựa chọn mô hình mạng SPN cho mã khối, tối ưu tầng tuyến tính qua ma trận MDS.
    • Xây dựng thuật toán nhân nhanh đa thức hệ số nguyên dựa trên CRT và FFT trên vi xử lý 64-bit nhằm nâng cao hiệu quả tạo tham số cho hệ mật ECC.
Đặc tính so sánh Hệ mật RSA Hệ mật đường cong Elliptic (ECC)
Bài toán độ khó nền tảng Phân tích số nguyên lớn thành thừa số nguyên tố Logarit rời rạc trên nhóm điểm đường cong Elliptic (ECDLP)
Kích thước khóa tương đương 3248 bit 256 bit
Thời gian sinh khóa (thực nghiệm) Khóa 512 bit mất khoảng 4 phút Khóa ECDSA 163 bit mất khoảng 0,597 giây
Tài nguyên tiêu thụ Yêu cầu bộ nhớ và năng lượng lớn Nhỏ gọn, thích hợp cho thiết bị hạn chế tài nguyên

Chương 2: NÂNG CAO ĐỘ AN TOÀN VÀ HIỆU NĂNG CAO THUẬT TOÁN MÃ HÓA AES

Chương này tập trung nghiên cứu giải pháp nâng cao độ an toàn và hiệu năng cho thuật toán mã hóa chuẩn AES (phiên bản AES-256):

  • Phân tích toán học cấu trúc AES: Trạng thái xử lý $4 \times 4$ byte trên trường $\mathbb{F}_{2^8}$ ($N_b = 4$), các biến đổi SubBytes, ShiftRows ($L_0$), MixColumns ($L_1$), AddRoundKey. Tầng khuếch tán của AES gốc sử dụng ma trận MDS vòng $4 \times 4$: $$M = \begin{bmatrix} 2 & 3 & 1 & 1 \ 1 & 2 & 3 & 1 \ 1 & 1 & 2 & 3 \ 3 & 1 & 1 & 2 \end{bmatrix}$$ Phân tích phương trình $(M - I)X = 0$ cho thấy tầng khuếch tán của AES có $2^{16}$ điểm bất động, làm hạn chế tính ngẫu nhiên của biến đổi khuếch tán.
  • Đề xuất ma trận MDS mới: Luận án khảo sát và lựa chọn ma trận MDS tựa vòng $4 \times 4$ mới có tính chất mật mã tốt hơn, đạt số nhánh cực đại $B(L) = 5$ và giảm thiểu tối đa các điểm bất động.
  • Nghiên cứu các kiến trúc phần cứng AES-256 trên FPGA:
    • Kiến trúc đường ống toàn phần (Fully Pipelined Architecture): Đạt thông lượng mã hóa cực đại, mỗi vòng mã hóa là một khối phần cứng riêng biệt, cho phép xử lý luồng dữ liệu liên tục ở tần số cao.
    • Kiến trúc lặp (Iterative Architecture): Tối ưu hóa diện tích vi mạch, sử dụng chung một khối vòng mã hóa và thực hiện hồi tiếp dữ liệu qua 14 vòng xử lý của AES-256.
    • Kiến trúc lai ghép (Hybrid Architecture): Cân bằng giữa tốc độ xử lý và diện tích tài nguyên bằng cách kết hợp một số tầng đường ống lặp.
  • Kết quả mô phỏng và kiểm tra: Các thiết kế được mô tả RTL và kiểm chứng trên trình mô phỏng ISIM của bộ công cụ Xilinx ISE, trích xuất dữ liệu về sơ đồ nguyên lý, tần số xung nhịp tối đa và bảng tài nguyên phần cứng sử dụng.

Chương 3: NÂNG CAO ĐỘ AN TOÀN VÀ HIỆU NĂNG THUẬT TOÁN MÃ HÓA DỰA TRÊN ĐƯỜNG CONG ELLIPTIC

Chương này nghiên cứu nâng cao hiệu năng tính toán số học phục vụ hệ mật đường cong Elliptic:

  • Cơ sở lý thuyết nhóm điểm: Định nghĩa đường cong Elliptic trên trường hữu hạn $\mathbb{F}_q$, nhóm điểm $E(\mathbb{F}_q)$, luật cộng hai điểm hình học và đại số, phép nhân vô hướng điểm $kQ$.
  • Phương pháp trao đổi khóa và giao thức mật mã: Phân tích các giao thức thỏa thuận khóa Diffie-Hellman trên đường cong Elliptic (ECDH) cho hai bên và mở rộng cho nhiều bên (một vòng ba bên thông qua ánh xạ song tuyến). Thử nghiệm ứng dụng mã hóa và giải mã hình ảnh thực tế (ảnh trước khi mã hóa, ảnh giải mã đúng khóa và ảnh giải mã sai khóa).
  • Thuật toán nhân nhanh đa thức hệ số nguyên: Luận án đề xuất quy trình kết hợp:
    1. Sử dụng Định lý phần dư Trung Hoa (CRT) để chuyển đổi các hệ số nguyên lớn thành các phần dư modulo số nguyên tố nhỏ, cho phép phân bổ độc lập tính toán cho các nhân vi xử lý (Core) 64-bit.
    2. Áp dụng Biến đổi Fourier nhanh (FFT) trên vành đa thức để thực hiện phép nhân đa thức với độ phức tạp tính toán thấp.
    3. Sử dụng phép biến đổi ngược để khôi phục kết quả chính xác của tích đa thức.
  • Thực nghiệm đo đạc hiệu năng: Cài đặt thuật toán trên máy tính đa nhân (4 nhân) 64-bit, tiến hành đo thời gian tính toán cho đa thức bậc $n = 2^{10}, 2^{11}, \dots, 2^{18}$ với hai bộ tham số kích thước hệ số là 256-bit và 512-bit. Kết quả so sánh trực tiếp với phương pháp nhân đa thức cổ điển chỉ ra rằng thuật toán đề xuất rút ngắn thời gian tính toán gấp nhiều lần khi bậc $n$ tăng cao.

Kết quả và những đóng góp mới

1. Đóng góp về mặt lý luận khoa học

  • Hệ thống hóa và làm rõ cơ sở toán học của tầng khuếch tán trong mã khối cấu trúc SPN; phân tích định lượng mối liên hệ giữa số nhánh tối ưu $B(L) = d + 1$ và số lượng điểm bất động $N_L = 2^{n(d - \text{rank}(M - I))}$ đối với tính an toàn mật mã.
  • Đề xuất và chứng minh toán học một lớp ma trận MDS tựa vòng $4 \times 4$ mới thay thế cho ma trận MixColumns của AES gốc, bảo đảm số nhánh đạt giá trị cực đại ($B(L) = 5$) đồng thời triệt tiêu/hạn chế điểm bất động.
  • Xây dựng mô hình kết hợp giữa Định lý phần dư Trung Hoa (CRT) và Biến đổi Fourier nhanh (FFT) trong cấu trúc đại số vành đa thức hệ số nguyên lớn, tạo cơ sở lý thuyết cho việc tính toán song song hóa phép nhân đa thức bậc cao trong mật mã khóa công khai.

2. Đóng góp về mặt thực tiễn và ứng dụng

  • Thiết kế hoàn chỉnh 03 kiến trúc phần cứng chuyên dụng cho thuật toán mã khối AES-256 cải tiến trên vi mạch FPGA (kiến trúc đường ống toàn phần, kiến trúc lặp, kiến trúc lai ghép). Các kết quả tổng hợp RTL và mô phỏng trên công cụ ISIM của Xilinx ISE cung cấp thông số kỹ thuật chi tiết về tài nguyên phần cứng (LUT, Slice, thanh ghi) và tần số hoạt động, tạo điều kiện cho việc lựa chọn kiến trúc phù hợp với từng môi trường triển khai thực tế.
  • Triển khai thành công phần mềm nhân nhanh đa thức hệ số nguyên lớn trên bộ vi xử lý 64-bit đa lõi. Dữ liệu thực nghiệm chứng minh sự vượt trội về mặt tốc độ xử lý so với thuật toán cổ điển trên các bậc đa thức từ $2^{10}$ đến $2^{18}$ với kích thước hệ số 256-bit và 512-bit.
  • Đóng góp giải pháp kỹ thuật nâng cao tốc độ sinh tham số an toàn cho hệ thống mật mã sử dụng ECDSA và ECDH, phục vụ nhu cầu bảo mật thông tin trong các hệ thống thông tin quân sự và dân sự.

Hạn chế và hướng nghiên cứu tiếp

1. Hạn chế

  • Các đánh giá thực nghiệm phần cứng đối với thuật toán AES-256 cải tiến chủ yếu được thực hiện thông qua công cụ mô phỏng phần mềm ISIM của Xilinx ISE trên mô hình FPGA, chưa được chế tạo và đo kiểm trên các chip ASIC thương mại thực tế.
  • Phạm vi tối ưu hóa thuật toán mã khối tập trung chủ yếu vào thuật toán AES-256 và tầng khuếch tán ma trận MDS $4 \times 4$, chưa mở rộng khảo sát chi tiết trên các thuật toán mã khối nhẹ (Lightweight block ciphers) có cấu trúc khối nhỏ hơn ($64$ bit hoặc S-box $4$ bit độc lập).
  • Thuật toán nhân nhanh đa thức bằng FFT-CRT mới dừng lại ở việc thử nghiệm trên vi xử lý CPU đa lõi 64-bit thông dụng với bậc đa thức tối đa $n = 2^{18}$, chưa mở rộng trên các hệ thống tính toán phân tán quy mô lớn hoặc bộ tăng tốc GPU.

2. Hướng nghiên cứu tiếp

  • Tiến hành thực thi cứng hóa các kiến trúc đề xuất lên bo mạch phần cứng FPGA thực tế và chế tạo vi mạch tích hợp chuyên dụng (ASIC) để kiểm tra các chỉ số tiêu thụ công suất thực tế và khả năng kháng tấn công kênh kề (Side-channel attacks).
  • Nghiên cứu mở rộng ứng dụng của ma trận MDS đề xuất vào các chuẩn mã khối nhẹ dùng cho mạng cảm biến không dây và thiết bị IoT có tài nguyên cực kỳ hạn chế.
  • Tiếp tục tối ưu hóa thuật toán song song kết hợp FFT và CRT trên các nền tảng phần cứng chuyên dụng để tăng tốc quá trình sinh các đường cong Elliptic mạnh có kích thước khóa lớn hơn.

Giá trị tham khảo

Luận án là tài liệu tham khảo hữu ích cho các nhóm đối tượng:

  • Nghiên cứu sinh và học viên cao học: Chuyên ngành Cơ sở toán học cho tin học, An toàn thông tin, Kỹ thuật mật mã, Điện tử - Viễn thông có thể tham khảo phương pháp kết hợp giữa giải tích đại số trừu tượng và kỹ thuật thiết kế phần cứng vi mạch.
  • Kỹ sư thiết kế hệ thống nhúng và vi mạch (FPGA/ASIC): Tham khảo chi tiết sơ đồ RTL, các mô hình kiến trúc đường ống, kiến trúc lặp và kiến trúc lai ghép cho lõi mã hóa AES-256 nhằm lựa chọn phương án tối ưu giữa diện tích mạch và thông lượng xử lý.
  • Chuyên gia phát triển phần mềm mật mã: Tham khảo mã nguồn, giải thuật và phương pháp phân tách tính toán đa thức lớn dựa trên định lý phần dư Trung Hoa và biến đổi Fourier nhanh để tăng tốc các phép toán số học trong hệ mật ECC, RSA hay các giao thức chữ ký số tập thể.

Câu hỏi thường gặp

1. Điểm yếu chính của tầng khuếch tán trong thuật toán AES gốc mà luận án chỉ ra là gì?
Tầng khuếch tán của AES gốc (kết hợp giữa ShiftRows và MixColumns) sử dụng ma trận MDS vòng $4 \times 4$ trên trường $\mathbb{F}_{2^8}$. Phân tích hệ phương trình $(M - I)X = 0$ cho thấy ma trận này tồn tại tới $2^{16}$ điểm bất động (các điểm mà giá trị không thay đổi sau khi biến đổi). Số điểm bất động lớn làm suy giảm tính ngẫu nhiên và độ khuếch tán thực tế của mã khối.

2. Luận án đã đề xuất giải pháp gì để cải tiến tầng khuếch tán của AES?
Luận án đề xuất thay thế ma trận MixColumns của AES bằng ma trận MDS tựa vòng $4 \times 4$ mới. Ma trận đề xuất vẫn duy trì số nhánh cực đại $B(L) = 5$ nhằm bảo đảm khả năng kháng phân tích vi sai và phân tích tuyến tính, đồng thời loại bỏ hoặc giảm thiểu đáng kể số lượng điểm bất động so với ma trận gốc.

3. Ba mô hình kiến trúc phần cứng AES-256 được khảo sát trong luận án có đặc điểm gì khác nhau?

  • Kiến trúc đường ống toàn phần: Triển khai tất cả 14 vòng lặp thành các khối phần cứng nối tiếp, cho tốc độ xử lý và thông lượng cao nhất nhưng tiêu tốn diện tích tài nguyên lớn nhất.
  • Kiến trúc lặp: Tái sử dụng một khối xử lý vòng duy nhất cho toàn bộ 14 vòng mã hóa, tiết kiệm tối đa diện tích phần cứng nhưng thông lượng thấp hơn.
  • Kiến trúc lai ghép: Kết hợp giữa kỹ thuật đường ống cục bộ và lặp để cân bằng tối ưu giữa diện tích vi mạch và tốc độ mã hóa.

4. Sự kết hợp giữa Biến đổi Fourier nhanh (FFT) và Định lý phần dư Trung Hoa (CRT) giúp tăng tốc độ nhân đa thức như thế nào?
Định lý phần dư Trung Hoa (CRT) cho phép phân rã các hệ số nguyên lớn của đa thức thành các phần dư modulo số nguyên tố nhỏ độc lập, giúp phân chia tác vụ tính toán song song đồng thời trên các lõi của bộ vi xử lý 64-bit. Sau đó, phép Biến đổi Fourier nhanh (FFT) được thực hiện trên từng tập dữ liệu đã phân rã để giảm độ phức tạp tính toán của phép nhân đa thức bậc cao, giúp tốc độ thực thi nhanh hơn nhiều lần so với phương pháp nhân cổ điển.

Kết luận

Luận án tiến sĩ "Nghiên cứu một số giải pháp nâng cao hiệu năng của thuật toán mã hóa" của tác giả Nguyễn Thị Thu Nga đã giải quyết thành công bài toán tối ưu hóa cả về độ an toàn mật mã lẫn tốc độ tính toán cho hai hệ mật tiêu biểu là AES-256 và hệ mật đường cong Elliptic. Tác giả đã đề xuất cấu trúc ma trận MDS mới giúp triệt tiêu điểm bất động trong tầng khuếch tán của AES, đồng thời hiện thực hóa các kiến trúc phần cứng tối ưu trên FPGA. Bên cạnh đó, giải pháp nhân nhanh đa thức hệ số nguyên lớn kết hợp FFT và CRT trên vi xử lý 64-bit đa nhân đã mang lại hiệu quả vượt trội trong việc sinh tham số an toàn cho hệ mật Elliptic, đóng góp thiết thực cho công tác bảo mật thông tin trong lĩnh vực an ninh - quốc phòng và kinh tế - xã hội.