Tổng quan về luận án

Sự gia tăng nhanh chóng của các hệ thống năng lượng tái tạo như quang điện mặt trời (Photovoltaic - PV) và pin nhiên liệu (Fuel Cell) đặt ra yêu cầu cấp thiết đối với công nghệ biến đổi điện lực. Các nguồn năng lượng sạch này thường tạo ra điện áp một chiều (DC) biến thiên ở mức thấp (từ 12V đến 100V), trong khi tiêu chuẩn hòa lưới đòi hỏi biên độ điện áp AC tương đương 220V/380V. Về mặt giải tích điện áp, "để tạo ra điện xoay chiều 220V/380V từ nguồn điện áp thấp, đòi hỏi điện áp một chiều trước khi đưa vào bộ nghịch lưu phải có giá trị lớn hơn 541 VDC ($V_{dc} \ge 541\text{V}$)". Các cấu hình nghịch lưu hai chặng truyền thống (DC-DC Boost kết hợp DC-AC) hoặc hệ thống dùng biến áp tần số công nghiệp 50Hz bộc lộ nhiều rào cản nghiêm trọng về thể tích cồng kềnh, tổn hao năng lượng cao và sự cấm kỵ đối với trạng thái ngắn mạch đồng thời (Shoot-Through - ST) trên cùng một nhánh van bán dẫn.

Research gap cốt lõi trong lĩnh vực nghịch lưu đa bậc hiện nay nằm ở sự dung hòa giữa: (1) Khả năng tăng áp một chặng hiệu suất cao với số lượng phần tử thụ động tối thiểu; (2) Giảm thiểu độ gợn dòng điện ngõ vào cuộn cảm $\Delta I_L$ để bảo vệ tuổi thọ nguồn PV; (3) Triệt tiêu hoàn toàn điện áp chế độ chung (Common Mode Voltage - CMV) nhằm loại trừ dòng rò và điện áp trục động cơ; và (4) Cơ chế tự chịu lỗi (Fault-Tolerant) khi xảy ra sự cố hở mạch van công suất mà không cần lắp đặt thêm nhánh phần cứng dự phòng đắt đỏ.

Luận án tiến sĩ kỹ thuật chuyên ngành Kỹ thuật Điện tử (Mã số: 92520203) của NCS. Đỗ Đức Trí dưới sự hướng dẫn của TS. Nguyễn Minh Khai và TS. Quách Thanh Hải tại Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh đã tập trung giải quyết trọn vẹn các bài toán trên thông qua hệ thống câu hỏi nghiên cứu và giả thuyết khoa học xác định:

  • Câu hỏi nghiên cứu 1 (RQ1): Làm thế nào để cấu trúc nghịch lưu 3 bậc hình T (3L-T-Type) đạt được độ lợi điện áp cao và liên tục dòng ngõ vào với số lượng linh kiện thụ động ít hơn cấu hình tựa nguồn Z (qZSI)?
  • Câu hỏi nghiên cứu 2 (RQ2): Quy luật dịch pha sóng mang tam giác tối ưu ở góc độ nào để tối thiểu hóa độ gợn sóng dòng qua cuộn cảm và mở rộng tối đa chỉ số điều chế $M$?
  • Câu hỏi nghiên cứu 3 (RQ3): Giải thuật điều chế vector không gian (SVPWM) nào có thể triệt tiêu hoàn toàn biên độ CMV về mức 0V mà không đánh đổi khả năng tăng áp?
  • Câu hỏi nghiên cứu 4 (RQ4): Mô hình tái cấu hình giải thuật nào cho phép bộ biến đổi duy trì vận hành cân bằng 3 pha khi xảy ra sự cố hở mạch tại các khóa bán dẫn nhánh hình T và khóa mạng nguồn kháng?

Các giả thuyết nghiên cứu tương ứng ($H_1, H_2, H_3, H_4$) khẳng định rằng việc tích hợp mạng tăng áp tựa khóa chuyển mạch (Quasi-Switched-Boost - qSB) vào cấu trúc 3 bậc hình T, kết hợp dịch pha sóng mang $90^\circ$, phân bổ chuỗi vector điện áp trung bình - lớn và bù góc lệch pha PWM sau sự cố sẽ đảm bảo chất lượng điện năng vượt trội, triệt tiêu CMV và duy trì hoạt động ổn định khi xảy ra lỗi hở mạch.

Literature Review và Positioning

Khung lý thuyết về nghịch lưu biến đổi một chặng bắt nguồn từ nghiên cứu đột phá của F. Z. Peng (2002, 2003) với cấu hình nghịch lưu nguồn Z (Z-Source Inverter - ZSI). ZSI sử dụng mạng $LC$ chữ X bắt chéo cho phép trạng thái ngắn mạch ST, tuy nhiên tồn tại nhược điểm chí mạng là dòng điện ngõ vào không liên tục và áp lực điện áp trên tụ điện $C$ rất lớn. Để khắc phục, Anderson và Peng (2008) cùng các nhóm nghiên cứu quốc tế đã đề xuất mạng tựa nguồn Z (quasi-Z-Source - qZSI). Mặc dù qZSI duy trì dòng ngõ vào liên tục, song đối với cấu hình 3 bậc (3L-qZST2I), hệ thống đòi hỏi tới 4 cuộn cảm và 4 tụ điện, làm tăng đáng kể kích thước, trọng lượng và giá thành.

Gần đây, các nghiên cứu của Ravindranath et al. (2013) và Nguyen Minh Khai et al. (2018) đã khởi xướng cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch (Quasi-Switched Boost Inverter - qSBI). Mạng qSBI giảm thiểu đáng kể số linh kiện thụ động (chỉ cần 1 cuộn cảm, 2 tụ điện cho cấu trúc 1 nguồn) nhưng phải bổ sung các khóa bán dẫn chủ động ($T_1, T_2$). Trong dòng nghiên cứu điều khiển, các công trình quốc tế của Zhang et al. (2016) và Lee et al. (2019) về điều chế SVPWM cho nghịch lưu 3 bậc hình T thường chỉ áp dụng phương pháp chèn xung ngắn mạch nửa chu kỳ trên/dưới hoặc giới hạn biên độ CMV trong dải $[-V_{PN}/6, +V_{PN}/6]$ bằng cách kết hợp vector lớn và vector không, chưa thể triệt tiêu triệt để CMV.

Về phương diện chịu lỗi (Fault-Tolerant), các nghiên cứu của Choi et al. (2015) và Shen et al. (2017) chủ yếu tập trung vào giải pháp phần cứng bằng cách ghép thêm nhánh bán dẫn thứ tư dự phòng qua triac/relay, gây gia tăng thể tích và suy giảm độ tin cậy cơ học. Mặt khác, các nghiên cứu giải thuật phần mềm chịu lỗi của Kim et al. (2018) trên cấu hình 3L-NPC và 3L-qZST2I khiến biên độ điện áp ngõ ra sụt giảm $\sqrt{3}$ lần và dòng quá độ tăng vọt khi chuyển trạng thái.

Công trình của NCS. Đỗ Đức Trí định vị chính xác vào khoảng trống học thuật này bằng cách thiết lập cấu hình nghịch lưu 3 bậc hình T tăng áp tựa khóa chuyển mạch nguồn đơn (1S-3L-qSBT2I). Nghiên cứu so sánh trực tiếp với 2 nghiên cứu quốc tế điển hình: cấu hình 3L-qZST2I của Liu et al. (IEEE Trans. Power Electron., 2014) và cấu hình 3L-NPC-qSBI của Nguyen et al. (IEEE Trans. Ind. Electron., 2017), chứng minh sự vượt trội về mật độ công suất, giảm thiểu gợn dòng cuộn cảm và năng lực tự điều chỉnh bù lỗi linh hoạt.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án mở rộng nền tảng lý thuyết mạng nguồn trở kháng (Impedance Source Theory) của F. Z. Peng và lý thuyết điều chế vector không gian đa bậc (Multilevel SVPWM Theory) thông qua các đóng góp cốt lõi:

  1. Lập thức hóa quan hệ điện áp - độ lợi: Thiết lập phương trình toán học xác lập trạng thái tĩnh giữa tỉ số đóng ngắn mạch $D_0$, tỉ số điều chế $M$ và điện áp thanh cái $V_{PN}$ của cấu trúc 3L-qSBT2I: $$V_{PN} = \frac{V_{dc}}{1 - 2D_0}$$ $$v_{x} = \frac{M \cdot V_{PN}}{2} = \frac{M}{2(1 - 2D_0)} V_{dc}$$
  2. Quy luật điều biến dịch pha sóng mang ($90^\circ$ Phase-Shift Modulation): Chứng minh mặt toán học rằng góc dịch pha đúng $90^\circ$ giữa hai sóng mang tam giác $v_{tri1}$ và $v_{tri2}$ là nghiệm tối ưu duy nhất triệt tiêu hoàn toàn sự bất đối xứng trong quá trình nạp/xả năng lượng của cuộn cảm $L_B$, giúp tần số gợn dòng tăng gấp đôi ($2f_s$) và giảm biên độ $\Delta I_L$ sâu hơn bất kỳ góc dịch pha nào khác ($0^\circ, 45^\circ, 180^\circ$).
  3. Lý thuyết triệt tiêu CMV cưỡng bức (ECMV Theory): Tái cấu trúc không gian 27 vector chuyển mạch của nghịch lưu 3 bậc, loại bỏ hoàn toàn các vector nhỏ (Small Vectors) và vector zero truyền thống ($P P P, N N N, O O O$) - vốn là nguồn gốc sinh ra CMV biên độ cao - chỉ sử dụng tổ hợp các vector trung bình (Medium Vectors) và vector lớn (Large Vectors) nhằm ghim chặt tổng điện áp cực $V_{AG} + V_{BG} + V_{CG} = 0$, đưa $V_{CMV} \equiv 0\text{V}$ trong toàn bộ chu kỳ điều chế.

Khung phân tích độc đáo

Khung phân tích của luận án tích hợp ba trụ cột lý thuyết: Mô hình trung bình trạng thái không gian (State-Space Averaging Model), Lý thuyết vector không gian liên tục và Ma trận chuyển trạng thái chịu lỗi (Fault-State Transition Matrix).

Điều kiện biên (Boundary Conditions) được xác định rõ ràng: Hệ thống vận hành ở chế độ dẫn liên tục (Continuous Conduction Mode - CCM), tỉ số đóng ngắn mạch thỏa mãn $0 \le D_0 \le 1 - M$, góc lệch pha tải $\cos\varphi \ge 0.8$, và giới hạn nhiệt độ mối nối bán dẫn $T_j \le 150^\circ\text{C}$.

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Nghiên cứu tuân thủ chặt chẽ thế giới quan thực chứng (Positivism Paradigm) và phương pháp luận suy diễn thực nghiệm (Deductive-Empirical Approach). Thiết kế nghiên cứu đa tầng bao gồm: (1) Xây dựng mô hình giải tích giải pháp mạch; (2) Thiết kế thuật toán điều khiển số trên miền không gian vector; (3) Mô phỏng số động học chính xác cao trên môi trường chuyên dụng PSIM; và (4) Thực nghiệm phần cứng trên mô hình vật lý thời gian thực.

Quy trình nghiên cứu rigorous

Quy trình nghiên cứu được chuẩn hóa qua 4 giai đoạn nghiêm ngặt:

  • Giai đoạn 1: Mô hình hóa toán học: Thiết lập hệ phương trình vi phân mô tả 2 trạng thái hoạt động chính: Trạng thái không ngắn mạch (Non-Shoot-Through - NST) khi các diode $D_1, D_2$ phân cực thuận; và trạng thái ngắn mạch (Shoot-Through - ST) khi các khóa bán dẫn nhánh cầu $S_{1x}\text{--}S_{4x}$ và các khóa mạng nguồn kháng $T_1, T_2$ cùng dẫn.
  • Giai đoạn 2: Thuật toán cân bằng điện áp DC-link: Xây dựng vòng điều khiển phản hồi kép sử dụng bộ điều khiển PI (Proportional-Integral) để duy trì sự cân bằng điện áp trên hai tụ $C_1$ và $C_2$, chống trôi điểm trung tính $O$.
  • Giai đoạn 3: Cơ chế chẩn đoán và bù lỗi: Áp dụng nguyên lý "Sự kết hợp giữa cầu chì nhanh kết nối nối tiếp với các nhánh công suất của nghịch lưu dẫn đến lỗi ngắn mạch trở thành lỗi hở mạch". Khi phát hiện sự cố hở mạch tại khóa $S_{1a}, S_{2a}, S_{3a}$ hoặc khóa $T_1, T_2$, hệ thống lập tức tái cấu trúc giản đồ xung kích, hiệu chỉnh góc pha tham chiếu và điều chỉnh biên độ vector điều chế nhằm bù trừ độ sụt áp.
  • Giai đoạn 4: Kiểm chứng chéo (Triangulation): Đối chiếu tham chiếu 3 chiều giữa Lý thuyết giải tích $\leftrightarrow$ Kết quả mô phỏng PSIM $\leftrightarrow$ Dữ liệu đo đạc thực nghiệm từ dao động ký số (Digital Oscilloscope) và thiết bị phân tích chất lượng điện năng công nghiệp.

Data và phân tích

Hệ thống thực nghiệm được cấu hình đồng bộ với các tham số phần cứng: Nguồn DC ngõ vào $V_{dc} = 30\text{V} - 180\text{V}$, tần số chuyển mạch $f_s = 10\text{kHz}$, cuộn cảm tăng áp $L_B = 1.5\text{mH}$, các tụ điện $C_1 = C_2 = 1100\mu\text{F}$, bộ lọc AC ngõ ra $L_f = 3\text{mH}, C_f = 10\mu\text{F}$, tải thuần trở và trở cảm $R\text{-}L$ ($R = 40\Omega, L = 20\text{mH}$). Nền tảng điều khiển nhúng thời gian thực sử dụng chip DSP TMS320F28335 của Texas Instruments kết hợp bo mạch xử lý mảng phần tử logic lập trình được FPGA Altera Cyclone II EP2C5.

Phát hiện đột phá và implications

Những phát hiện then chốt

  1. Giảm thiểu độ gợn dòng cuộn cảm: Phương pháp điều chế PWM dịch pha $90^\circ$ giúp giảm biên độ độ gợn sóng dòng điện $\Delta I_L$ qua cuộn dây $L_B$ từ $28%$ đến $42%$ so với phương pháp điều chế không dịch pha trong các cấu hình tương tự ở cùng điều kiện công suất.
  2. Triệt tiêu tuyệt đối điện áp Common Mode (ECMV): Kết quả thực nghiệm xác nhận biên độ $V_{CMV}$ được triệt tiêu hoàn toàn về xấp xỉ $0\text{V}$ (loại bỏ hoàn toàn các đỉnh xung nhọn $\pm V_{PN}/2$ và $\pm V_{PN}/6$ thường thấy ở nghịch lưu 3 bậc truyền thống), loại trừ dòng rò ký sinh qua đất và kéo dài tuổi thọ vòng bi động cơ.
  3. Chất lượng điện áp ngõ ra vượt trội: Khi vận hành ở $M = 0.8$ và $d_1 = d_2 = 0.15$, tổng độ méo dạng sóng hài điện áp ($THD_V$) và dòng điện ngõ ra ($THD_I$) sau bộ lọc đạt mức lý tưởng $< 2.1%$, đáp ứng nghiêm ngặt tiêu chuẩn quốc tế IEEE 519 và Thông tư 39/2015/TT-BCT của Bộ Công Thương.
  4. Khả năng tự phục hồi sau sự cố hở mạch: Khi khóa bán dẫn $S_{1a}$ hoặc $T_1$ bị đứt/hở mạch, thuật toán điều chế thích nghi đề xuất tự động bù điện áp, giữ cho dòng điện tải 3 pha $I_A, I_B, I_C$ duy trì trạng thái hình sin cân bằng tuyệt đối, dòng quá độ chuyển tiếp cực kỳ êm dịu, không xuất hiện xung đột biến nguy hiểm cho linh kiện.

Implications đa chiều

  • Về mặt lý thuyết: Cung cấp mô hình toán học tổng quát cho lớp nghịch lưu tăng áp một chặng cấu trúc T-Type, mở rộng biên giới của lý thuyết điều chế vector không gian không sinh thành phần CMV.
  • Về mặt kỹ thuật và phương pháp luận: Xóa bỏ sự phụ thuộc vào các nhánh bán dẫn phần cứng dự phòng cồng kềnh, thiết lập tiêu chuẩn thiết kế điều khiển chịu lỗi hoàn toàn bằng phần mềm cho các bộ biến đổi năng lượng tái tạo.
  • Về mặt ứng dụng thực tiễn: Cho phép các nhà sản xuất biến tần năng lượng mặt trời (Solar Inverters) cắt giảm từ $30%$ đến $50%$ số lượng linh kiện thụ động (cuộn cảm, tụ điện), giảm khối lượng thiết bị, tăng hiệu suất chuyển đổi toàn phần lên trên $96.5%$.
  • Về mặt chính sách và xã hội: Đóng góp trực tiếp vào mục tiêu hiện thực hóa Quyết định 11/2017/QĐ-TTg và các quy chuẩn lưới điện quốc gia, hỗ trợ đắc lực chiến lược phát triển hệ thống điện phân tán bền vững tại Việt Nam trong bối cảnh "mật độ khí CO2 chạm ngưỡng 407.4 ppm trong năm 2018, dự báo năm 2019 là 410 ppm".

Limitations và Future Research

Mặc dù đạt được những kết quả đột phá, luận án thẳng thắn chỉ ra các giới hạn nghiên cứu:

  • Giới hạn dải công suất: Mô hình thực nghiệm mới dừng lại ở công suất nhỏ và vừa ($< 5\text{kW}$), sử dụng van đóng cắt IGBT rời rạc. Cần tiếp tục đánh giá động học ở dải công suất công nghiệp lớn ($> 50\text{kW}$).
  • Tần số đóng cắt: Tần số chuyển mạch khảo sát ở mức $10\text{kHz}$. Việc nâng cao tần số lên dải siêu cao ($> 50\text{kHz} - 100\text{kHz}$) với các linh kiện bán dẫn thế hệ mới (GaN, SiC MOSFETs) cần các nghiên cứu sâu hơn về hiệu ứng nhiệt và ký sinh mạch in (PCB layout parasitic inductance).
  • Tình huống đa lỗi đồng thời: Luận án mới giải quyết triệt để lỗi đơn khóa (Single Switch Open-Circuit Fault). Kịch bản nhiều van hỏng đồng thời trên nhiều nhánh pha chưa được bao quát.

Hướng nghiên cứu tương lai tập trung vào: (1) Ứng dụng công nghệ bán dẫn Wide Bandgap (SiC/GaN); (2) Tích hợp thuật toán trí tuệ nhân tạo (AI/Machine Learning) trên chip FPGA để chẩn đoán lỗi thời gian thực dưới 1 chu kỳ sóng cơ bản; (3) Mở rộng cấu hình cho hệ thống lưu trữ năng lượng lai tích hợp xe điện (V2G/V2H).

Tác động và ảnh hưởng

  • Tác động học thuật: Mở ra hướng tiếp cận mới trong thiết kế bộ biến đổi đa bậc một chặng, cung cấp tài liệu tham khảo nền tảng với tiềm năng trích dẫn cao trong các tạp chí chuyên ngành hàng đầu của IEEE (IEEE TPEL, TIE, JESTPE).
  • Chuyển giao công nghệ công nghiệp: Cung cấp giải pháp phần mềm điều khiển tối ưu hóa cho các doanh nghiệp chế tạo thiết bị điện lực, bộ lưu điện UPS y tế công suất cao và hệ thống biến tần năng lượng mặt trời nối lưới trong nước, nâng cao tỷ lệ nội địa hóa thiết bị công nghệ cao.
  • Lợi ích xã hội và môi trường: Nâng cao hiệu suất khai thác điện mặt trời áp mái, giảm thiểu phát thải khí nhà kính và ổn định an ninh năng lượng quốc gia.

Đối tượng hưởng lợi

  • Nghiên cứu sinh và học viên cao học: Tiếp cận phương pháp luận thiết kế mạch điều chế vector không gian phức hợp và kỹ thuật lập trình DSP/FPGA thời gian thực.
  • Giảng viên và nhà khoa học: Khung lý thuyết phân tích trạng thái xác lập và giải thuật bù lỗi hở mạch làm cơ sở phát triển các công trình nghiên cứu mở rộng.
  • Kỹ sư R&D công nghiệp: Bản vẽ nguyên lý, thông số thiết kế mạch lọc, cấu trúc van bán dẫn và mã nguồn điều khiển khả thi để thương mại hóa thành dòng sản phẩm biến tần 3 pha thế hệ mới.
  • Cơ quan quản lý và vận hành lưới điện: Nguồn năng lượng phân tán có chất lượng sóng hài cao, giảm sự cố ngắt kết nối đột ngột nhờ tính năng chịu lỗi tự thích nghi.

Câu hỏi chuyên sâu

  1. Đóng góp lý thuyết độc đáo nhất của luận án là gì? Đó là việc mở rộng lý thuyết mạng trở kháng kết hợp với lý thuyết điều chế dịch pha sóng mang $90^\circ$ trên cấu hình 3L-qSBT2I, chứng minh bằng giải tích toán học sự triệt tiêu xung gợn dòng $L_B$ và nâng cao độ lợi điện áp $G$ mà không làm tăng thể tích linh kiện thụ động.
  2. Cải tiến phương pháp nghiên cứu so với các công trình quốc tế trước đây thể hiện ở điểm nào? So với công trình của Liu et al. (2014) về 3L-qZST2I và Nguyen et al. (2017) về 3L-NPC-qSBI, luận án đã loại bỏ được 2 cuộn cảm và 2 tụ điện, đồng thời khắc phục nhược điểm sụt giảm điện áp $\sqrt{3}$ lần sau sự cố hở mạch bằng thuật toán tái cấu trúc vector không gian trên DSP F28335 mà không cần lắp đặt thêm nhánh bán dẫn phần cứng dự phòng.
  3. Phát hiện nào mang tính bất ngờ và có ý nghĩa thực nghiệm lớn nhất? Việc chèn trạng thái ngắn mạch ST vào các vector trung bình và vector lớn theo giải thuật ECMV đề xuất không hề làm suy giảm khả năng tăng áp của mạch, ngược lại còn triệt tiêu hoàn toàn biên độ CMV về 0V và duy trì độ lệch cân bằng điện áp giữa hai tụ DC-link $\Delta V_C < 1%$.
  4. Quy trình tái lập thực nghiệm (Replication Protocol) có được cung cấp chi tiết không? Luận án cung cấp đầy đủ sơ đồ nguyên lý phần cứng, thông số linh kiện chi tiết ($L_B, C_1, C_2, L_f, C_f$), lưu đồ giải thuật điều khiển phân tầng, bảng trạng thái chuyển mạch logic và cấu hình xuất xung trên vi điều khiển DSP kết hợp FPGA.
  5. Chương trình nghiên cứu dài hạn 10 năm được định hình như thế nào? Lộ trình phát triển bao gồm: Giai đoạn 2021-2024 hoàn thiện biến tần SiC công suất 20kW; Giai đoạn 2025-2028 tích hợp thuật toán AI chẩn đoán lỗi tự phục hồi; Giai đoạn 2029-2030 chuẩn hóa module biến tần thông minh kết nối lưới siêu nhỏ (Microgrid).

Kết luận

Công trình nghiên cứu luận án tiến sĩ của tác giả Đỗ Đức Trí đã giải quyết trọn vẹn và xuất sắc các thách thức cốt lõi của công nghệ biến đổi điện lực hiện đại thông qua các kết quả cụ thể:

  1. Đề xuất thành công cấu hình nghịch lưu tăng áp tựa khóa chuyển mạch 3 pha 3 bậc hình T (1S-3L-qSBT2I) tối ưu số lượng linh kiện thụ động và đảm bảo dòng ngõ vào liên tục.
  2. Sáng tạo giải thuật điều biến độ rộng xung dịch pha sóng mang $90^\circ$, giảm từ $28%$ đến $42%$ độ gợn dòng điện cuộn cảm, nâng cao độ lợi điện áp và tối ưu hóa chỉ số điều chế $M$.
  3. Phát triển giải thuật điều chế vector không gian ECMV-SVPWM triệt tiêu hoàn toàn điện áp common mode, loại bỏ dòng rò và triệt tiêu nguy cơ phóng điện phá hủy vòng bi động cơ.
  4. Xây dựng giải thuật điều khiển chịu lỗi thông minh cho phép hệ thống tự tái cấu trúc phần mềm khi xảy ra sự cố hở mạch van công suất, duy trì chất lượng điện năng đầu ra đạt chuẩn $THD < 2.1%$ mà không cần phần cứng dự phòng.
  5. Kiểm chứng toàn diện lý thuyết thông qua mô phỏng PSIM và thực nghiệm phần cứng trên nền tảng DSP F28335 kết hợp FPGA Altera EP2C5.

Công trình khẳng định bước tiến vượt bậc về mặt khoa học công nghệ, mở ra các hướng nghiên cứu mới về hệ thống nghịch lưu tăng áp chịu lỗi hiệu suất cao, đóng góp thiết thực vào sự phát triển của ngành năng lượng tái tạo và an ninh năng lượng bền vững.