Bối cảnh và vấn đề nghiên cứu

Sự phát triển của nền sản xuất công nghiệp gia tăng áp lực ô nhiễm môi trường, thúc đẩy xu hướng chuyển dịch sang các nguồn năng lượng tái tạo như quang điện mặt trời (PV), pin nhiên liệu (fuel cell) và năng lượng gió. Theo báo cáo của tổ chức Ren21 năm 2017, công suất năng lượng tái tạo lắp đặt mới toàn cầu năm 2016 đạt kỷ lục 161 GW (tăng gần 9% so với năm 2015), trong đó năng lượng mặt trời chiếm 47%, năng lượng gió chiếm 34% và thủy điện chiếm 15,5%. Tổng mức đầu tư cho năng lượng tái tạo đạt 249,8 tỷ USD. Tại Việt Nam, Quyết định số 428/QĐ-TTg về điều chỉnh Quy hoạch phát triển điện lực quốc gia giai đoạn 2011 - 2020 có xét đến năm 2030 (Quy hoạch điện VII điều chỉnh) đặt mục tiêu nâng tổng công suất nguồn điện mặt trời từ mức 28 MW (tính đến tháng 8/2017) lên khoảng 850 MW vào năm 2020, 4.000 MW vào năm 2025 và 12.000 MW vào năm 2030; tỷ trọng điện năng sản xuất tương ứng là 0,5% (2020), 1,6% (2025) và 3,3% (2030).

Trong các hệ thống năng lượng tái tạo, bộ nghịch lưu (inverter) giữ vai trò biến đổi điện một chiều (DC) thành điện xoay chiều (AC). Bộ nghịch lưu nguồn áp truyền thống (VSI) bộc lộ ba hạn chế kỹ thuật:

  1. Điện áp xoay chiều ngõ ra luôn nhỏ hơn điện áp một chiều ngõ vào ($V_{AC} < V_{DC}$), đòi hỏi phải ghép tầng thêm bộ tăng áp DC-DC hoặc máy biến áp xoay chiều 50 Hz ngõ ra, làm giảm hiệu suất, tăng kích thước, khối lượng và chi phí hệ thống.
  2. Không cho phép hai khóa bán dẫn trên cùng một nhánh đồng thời dẫn (trạng thái ngắn mạch nhánh), buộc phải tạo thời gian chết (dead-time), dẫn đến méo dạng điện áp ngõ ra và tăng độ méo sóng hài tổng (THD).
  3. Độ tin cậy thấp đối với sự cố hỏng hóc linh kiện bán dẫn (IGBT), đặc biệt là sự cố hở mạch, khiến công suất ngõ ra bị suy giảm hoặc mất cân bằng hệ thống.

Mục tiêu và nhiệm vụ nghiên cứu của đồ án được xác định gồm các nội dung cụ thể:

  1. Xây dựng mô hình bộ nghịch lưu hình T 3 bậc quasi-Z-Source (3L qZST2I-UFM) có khả năng chịu lỗi.
  2. Thiết lập cấu hình và giải thuật điều khiển đảm bảo duy trì tính ổn định của hệ thống ở cả điều kiện vận hành bình thường và khi xảy ra sự cố hở mạch khóa đóng ngắt ở một nhánh pha bất kỳ.
  3. Đáp ứng đặc tính tăng - giảm áp (Buck-Boost) và tạo ra dạng sóng ngõ ra 3 bậc chỉ qua một chặng biến đổi duy nhất từ một nguồn $V_{DC}$ ngõ vào.
  4. Đảm bảo duy trì công suất ngõ ra sau khi xảy ra sự cố hở mạch.
  5. Kiểm chứng tính đúng đắn của giải thuật điều chế thông qua mô phỏng trên phần mềm PSIM và thực nghiệm trên mô hình phần cứng thực tế.

Đối tượng nghiên cứu là bộ nghịch lưu ba pha ba bậc nguồn quasi-Z-Source, giải thuật điều chế độ rộng xung (PWM), cấu hình mạch công suất hình T và phần cứng điều khiển nhúng DSP kết hợp FPGA. Phạm vi nghiên cứu giới hạn ở cấu hình nghịch lưu ba pha ba bậc dạng hình T tích hợp mạng trở kháng quasi-Z-Source, chỉ tập trung giải quyết sự cố hở mạch của một khóa đóng ngắt trên một nhánh pha bất kỳ, thực hiện kiểm chứng thực nghiệm tại Phòng thí nghiệm Điện tử công suất nâng cao (D405) thuộc Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh.

Cơ sở lý thuyết và phương pháp

Khung lý thuyết của đề tài dựa trên cấu trúc nghịch lưu nguồn trở kháng quasi-Z-Source (qZS) kết hợp tầng nghịch lưu đa bậc cấu trúc hình T (T-type inverter). Mạng trở kháng qZS được cấu thành từ 4 cuộn cảm ($L_1, L_2, L_3, L_4$), 4 tụ điện ($C_1, C_2, C_3, C_4$) và 2 diode, cho phép tận dụng trạng thái ngắn mạch đồng thời (shoot-through state) của các khóa công suất trên cùng một nhánh pha để nâng điện áp DC bus trước khi đưa vào nghịch lưu.

Cấu trúc hình T 3 bậc cho mỗi pha bao gồm 4 khóa đóng ngắt IGBT: hai khóa mắc nối tiếp giữa đường bus dương ($P$) và bus âm ($N$), cùng nhánh kẹp trung tính nối điểm giữa ra tải ($X$) về điểm trung tính ($O$). Mạch tạo ra 3 mức điện áp pha: $+V_{PN}/2$ (khi khóa trên $S_1$ dẫn), $0$ (khi khóa trung tính $S_2$ dẫn) và $-V_{PN}/2$ (khi khóa dưới $S_3$ dẫn). Nhóm tác giả cải tiến nhánh hình T bằng cách sử dụng một khóa IGBT kẹp bởi cầu diode để tăng cường khả năng cách ly điểm trung tính với dòng điện tải ngõ ra.

Hoạt động của mạch được mô tả qua hai trạng thái mạch tương đương:

  • Trạng thái không ngắn mạch (Non-shoot-through): Cuộn cảm xả năng lượng qua tầng nghịch lưu cấp cho tải, điện áp pha ngõ ra có giá trị $+V_i/2$ hoặc $-V_i/2$. Quan hệ điện áp trên các cuộn cảm: $$V_{L1} + V_{L4} = V_i - (V_{C2} + V_{C3})$$ $$V_{L2} = -V_{C1}$$ $$V_{L3} = -V_{C4}$$
  • Trạng thái ngắn mạch (Shoot-through): Cho phép kích dẫn đồng thời các khóa trên cùng nhánh pha; các cuộn cảm nạp năng lượng từ nguồn $V_i$ và các tụ điện, dòng tải được khép mạch qua diode ngược của IGBT, điện áp ngõ ra tức thời bằng 0: $$V_{L1} + V_{L4} = V_i + V_{C1} + V_{C4}$$ $$V_{L2} = V_{C2}$$ $$V_{L3} = V_{C3}$$ $$I_L = -I_{C1} = -I_{C2}$$

Hệ số tăng áp $B$ của mạng qZS được xác định theo tỉ số ngắn mạch $D$ trong một chu kỳ đóng ngắt: $$B = \frac{1}{1 - 2D}$$ Trong đó, hệ số điều chế biên độ $M$ và tỉ số ngắn mạch $D$ thỏa mãn điều kiện biên: $$M \le 1 - D$$

Phương pháp điều chế độ rộng xung (PWM) được nhóm nghiên cứu triển khai là phương pháp dựa trên sóng mang (carrier-based PWM):

  • Tín hiệu tham chiếu gồm 3 sóng sin lệch pha $120^\circ$ ($v_{ref_a}, v_{ref_b}, v_{ref_c}$) có tần số $f_0$ và biên độ điều chế $M$.
  • Hai sóng mang tam giác tần số cao ngược pha nhau $180^\circ$ ($V_{car1}, V_{car2}$).
  • Xung ngắn mạch được tạo ra bằng cách so sánh hai sóng mang này với hai ngưỡng điện áp một chiều cố định $V_{st}$ và $V_{stn}$. Biên độ của ngưỡng $V_{st}$ quyết định khoảng thời gian ngắn mạch $DT$ và độ lợi tăng áp.
  • Các xung ngắn mạch được chèn logic vào các xung điều khiển đóng cắt của các khóa trên cùng một nhánh pha. Khi xảy ra sự cố hở mạch một khóa bán dẫn, giải thuật điều khiển tự động tái cấu trúc quy luật kích xung và kích hoạt nhánh dự phòng ($S_{2x}$) kết hợp tăng hệ số $B$ của mạng qZS nhằm bù trừ độ suy giảm điện áp, giữ công suất ngõ ra không đổi.

Phương pháp nghiên cứu thực nghiệm bao gồm: kế thừa các nghiên cứu trước của phòng thí nghiệm D405; xây dựng mô hình mô phỏng trên phần mềm PSIM; lập trình nhúng thuật toán điều khiển trên kit DSP TMS320F28335 kết hợp board FPGA Cyclone II EP2C5T144C8; chế tạo phần cứng mạch lực và mạch lái; tiến hành đo đạc dạng sóng điện áp và dòng điện thực nghiệm.

Thiết kế kỹ thuật và chế tạo phần cứng

Hệ thống thực nghiệm được chia thành các khối chức năng liên kết chặt chẽ:

Khối chức năng Phần cứng / Linh kiện sử dụng Thông số kỹ thuật danh định Chức năng chi tiết
Xử lý tín hiệu số (DSP) Texas Instruments TMS320F28335 32-bit floating-point, 150 MHz, 512 KB Flash, 68 KB RAM, 18 kênh PWM, 16 kênh ADC 12-bit (80 ns), 88 chân GPIO Nhận chương trình từ máy tính (qua phần mềm CCS), tính toán giải thuật điều chế PWM và tạo chuỗi xung điều khiển
Mảng logic khả trình (FPGA) Altera Cyclone II EP2C5T144C8 Nguồn 5V, I/O 3.3V, 4608 LEs, 89 chân I/O, 119.808 bit RAM, 26 bộ nhân 9-bit, 2 khối PLL Tiếp nhận xung từ DSP, thực thi các thuật toán logic kết hợp xung ngắn mạch và phân phối xung kích đến mạch lái
Cách ly và lái công suất (Driver) Optocoupler TLP250 & Module DC-DC Mornsun G1215S-1W TLP250: Nguồn 10-35 VDC, dòng ra đỉnh $\pm1,5$ A, thời gian chuyển mạch $0,5\ \mu\text{s}$, cách ly 2500 Vrms. G1215S-1W: Vào 12 VDC, ra $\pm15$ VDC, cách ly 6000 VDC, tần số cắt 50 kHz Chuyển đổi mức logic 3.3V từ DSP/FPGA thành mức điện áp $\pm15$ VDC để đóng/cắt dứt khoát cổng cực G của IGBT, cách ly an toàn giữa phần điều khiển và mạch lực
Mạch công suất nghịch lưu 11 IGBT rời mã hiệu FGL40N150D (tích hợp diode đệm) $V_{CE(\max)} = 1500\text{ V}$, $I_{C(\max)} = 40\text{ A}$, $T_{j(\max)} = 150^\circ\text{C}$ Đóng cắt chuyển đổi DC-AC theo cấu hình hình T 3 pha 3 bậc và nhánh dự phòng, gắn kèm bộ nhôm tản nhiệt
Mạng trở kháng qZS 4 cuộn cảm, 4 tụ điện công suất, 2 diode công suất Thông số ghép nối trung gian Tích trữ năng lượng trong trạng thái ngắn mạch để nâng áp DC bus cấp cho tầng nghịch lưu
Nguồn DC đầu vào Biến áp tự ngẫu (Variac), máy biến áp cách ly, bộ chỉnh lưu cầu 3 pha, bộ tụ lọc phẳng Điều chỉnh điện áp tăng dần từ 0 VDC Đảm bảo an toàn khi khởi động và vận hành hệ thống thực nghiệm

Quy trình gia công phần cứng bao gồm: thiết kế sơ đồ nguyên lý và layout mạch in 2 lớp trên phần mềm Proteus, gia công mạch in PCB mạch kích và mạch lực, hàn lắp linh kiện công suất, kiểm tra ngắn mạch đường nguồn, đóng hộp khung mô hình module hóa và kết nối dây tín hiệu chống nhiễu.

Nội dung chính theo từng chương

Chương 1: Tổng quan. Lý do chọn đề tài. Phương pháp, đối tượng và phạm vi nghiên cứu

Chương 1 thiết lập tính cấp thiết của đề tài thông qua các dữ liệu thực tế về ngành năng lượng tái tạo trên thế giới và tại Việt Nam. Tác giả dẫn chứng báo cáo Ren21 năm 2017 với mức tăng trưởng 161 GW công suất mới và số liệu của Viện Năng lượng về tiềm năng điện mặt trời tại Việt Nam theo Quy hoạch điện VII điều chỉnh. Chương này phân tích chi tiết các điểm nghẽn của bộ nghịch lưu nguồn áp VSI truyền thống (suy giảm điện áp, nguy cơ hư hỏng do ngắn mạch nhánh, hiệu suất thấp khi dùng cấu hình hai tầng DC-DC-AC). Đồng thời, tác giả khảo cứu các công trình công bố quốc tế trên IEEE giai đoạn 2014 - 2019 về nghịch lưu chịu lỗi, các nghiên cứu của ThS. Đỗ Đức Trí tại phòng thí nghiệm D405, xác định rõ đối tượng nghiên cứu là bộ nghịch lưu hình T 3 bậc quasi-Z-Source và phạm vi thực nghiệm xử lý sự cố hở mạch một khóa công suất.

Chương 2: Cơ sở lý thuyết

Chương 2 trình bày có hệ thống nguyên lý biến đổi điện áp của bộ nghịch lưu nguồn áp, phân loại các cấu trúc đa bậc kinh điển (NPC, tụ bay Flying Capacitor, ghép tầng Cascade). Trọng tâm chương là phân tích giải phẫu cấu trúc mạch nghịch lưu 3 pha hình T 3 bậc và sự kết hợp với mạng trở kháng quasi-Z-Source. Tác giả xây dựng mô hình mạch tương đương 1 pha, thiết lập hệ phương trình vi phân mô tả điện áp trên 4 cuộn cảm ($L_1 \div L_4$) và 4 tụ điện ($C_1 \div C_4$) ở hai trạng thái: không ngắn mạch (non-shoot-through) và ngắn mạch (shoot-through). Từ đó, chứng minh công thức hệ số tăng áp $B = 1/(1-2D)$ và mối liên hệ giữa hệ số điều chế $M$ với tỉ số $D$. Phần cuối chương trình bày nguyên lý điều chế độ rộng xung PWM dựa trên 2 sóng mang tam giác ngược pha $180^\circ$, 1 sóng tham chiếu sin và 2 ngưỡng điện áp một chiều ($V_{st}, V_{stn}$) để chèn trạng thái ngắn mạch.

Chương 3: Tính toán và thiết kế

Chương 3 cụ thể hóa các yêu cầu kỹ thuật thành sơ đồ khối chi tiết của toàn bộ hệ thống gồm 8 khối chức năng: máy tính, DSP, FPGA, nguồn điều khiển, mạch kích, mạch công suất, khối nguồn DC đầu vào và tải 3 pha. Chương này phân tích chi tiết tính năng phần cứng của bộ xử lý số tín hiệu TMS320F28335 với kiến trúc 32-bit tốc độ 150 MHz, giải thích việc lựa chọn phần mềm Code Composer Studio (CCS) để lập trình C/C++. Đồng thời, chương trình bày đặc tính của chip FPGA Cyclone II EP2C5T144C8 với 4608 LEs được cấu hình qua Quartus II nhằm thực thi các cổng logic điều khiển thời gian thực mà các vi điều khiển tuần tự không đáp ứng kịp. Tác giả cũng tính toán, lựa chọn linh kiện mạch lái gồm opto TLP250 kết hợp bộ nguồn cách ly G1215S-1W ($\pm15$ VDC), và lựa chọn IGBT FGL40N150D chịu áp 1500 V, dòng 40 A cho mạch nghịch lưu.

Chương 4: Thi công hệ thống

Chương 4 ghi lại toàn bộ quy trình hiện thực hóa mô hình từ bản vẽ đến phần cứng thực tế. Tác giả trình bày quy trình chế tạo các module: module nguồn chỉnh lưu sử dụng biến áp tự ngẫu Variac và tụ lọc; module mạch kích 2 lớp mạch in; module mạch công suất hình T gồm 11 IGBT kèm nhôm tản nhiệt và mạch nhánh dự phòng. Phần mềm lập trình được cài đặt trên CCS cho DSP và Quartus II cho FPGA theo lưu đồ giải thuật đồng bộ. Trên cơ sở đó, mô hình mô phỏng hoàn chỉnh được thiết lập trên phần mềm PSIM với các khối phát xung điều chế sin, khối so sánh tạo xung ngắn mạch và các khối chuyển mạch mô phỏng lỗi hở mạch khóa bán dẫn ($S_{1a}, S_{2a}$). Chương khép lại bằng hướng dẫn quy trình vận hành và đóng cắt nguồn từng bước để đảm bảo an toàn thiết bị.

Chương 5: Kết quả, nhận xét và đánh giá

Chương 5 cung cấp các kết quả thực nghiệm và mô phỏng thông qua việc đối sánh các dạng sóng điện áp và dòng điện ngõ ra:

  • Dạng sóng dòng điện pha $I_a$, điện áp dây $V_{AB}$, điện áp pha với đất $V_{AG}$, điện áp cực $V_{AO}$ trước khi xảy ra lỗi.
  • Sự biến dạng nghiêm trọng của dòng điện và điện áp khi khóa $S_{1a}$ hoặc $S_{2a}$ bị kích mở lỗi hở mạch (mất đối xứng 3 pha, biên độ sụt giảm).
  • Dạng sóng sau khi kích hoạt giải thuật chịu lỗi và nhánh dự phòng: hệ thống tái lập trạng thái cân bằng, điện áp dây $V_{AB}$ và dòng điện $I_a$ phục hồi dạng sóng sin chuẩn 3 bậc, biên độ điện áp được bù đắp hoàn toàn nhờ mạng tăng áp qZS.
  • Đánh giá chỉ ra rằng kết quả đo đạc thực nghiệm trên phần cứng khớp với kết quả mô phỏng trên PSIM, xác nhận tính chính xác của lý thuyết điều khiển đã đề xuất.

Chương 6: Kết luận và hướng phát triển

Chương 6 tổng kết các hạng mục đã hoàn thành của đồ án: thiết kế chế tạo thành công phần cứng bộ nghịch lưu 3 bậc hình T nguồn quasi-Z-Source, triển khai thành công giải thuật điều chế PWM trên hệ tích hợp DSP - FPGA, và chứng minh được khả năng duy trì công suất liên tục khi xảy ra sự cố hở mạch linh kiện bán dẫn. Đồng thời, tác giả chỉ ra các hạn chế còn tồn tại và vạch ra các hướng phát triển kỹ thuật tiếp theo cho đề tài.

Kết quả và đóng góp

Đồ án đạt được các kết quả kỹ thuật và đóng góp học thuật thực tế sau:

  1. Chế tạo thành công mô hình phần cứng thực nghiệm: Xây dựng hoàn chỉnh bộ nghịch lưu 3 pha 3 bậc hình T sử dụng 11 IGBT FGL40N150D, tích hợp mạng trở kháng quasi-Z-Source (4 cuộn cảm, 4 tụ điện, 2 diode), mạch kích cách ly TLP250 kết hợp nguồn G1215S-1W, điều khiển bởi kit DSP TMS320F28335 và FPGA Cyclone II EP2C5T144C8.
  2. Kiểm chứng khả năng chịu lỗi hở mạch: Kết quả thực nghiệm và mô phỏng trên PSIM chứng minh hệ thống phát hiện và khắc phục thành công sự cố hở mạch tại khóa trên ($S_{1a}$) và khóa trung tính ($S_{2a}$). Dạng sóng điện áp dây $V_{AB}$, điện áp cực $V_{AO}$ và dòng điện pha $I_A$ sau khi sửa lỗi đã lấy lại tính đối xứng 3 pha, loại bỏ sóng hài bậc cao phát sinh do lệch pha.
  3. Đảm bảo công suất ngõ ra thông qua cơ chế tăng áp đơn tầng: Khắc phục triệt để nhược điểm suy giảm công suất ngõ ra của các phương pháp sửa lỗi truyền thống. Bằng cách điều chỉnh tỉ số ngắn mạch $D$ trong mạng qZS theo hệ thức $B = 1/(1-2D)$, điện áp ngõ ra được nâng lên mức mong muốn mà không cần bổ sung bộ biến đổi DC-DC tăng áp trung gian.
  4. Loại bỏ hiện tượng trùng dẫn và giảm thời gian chết: Mạng qZS cho phép kích dẫn đồng thời các khóa bán dẫn trên cùng một nhánh pha mà không gây hư hại linh kiện, loại bỏ yêu cầu khắt khe về thời gian chết (dead-time), từ đó làm giảm độ méo dạng sóng hài tổng (THD) của điện áp ngõ ra.
  5. Đóng góp so với nghiên cứu trước: Kế thừa công trình công bố trên IEEE (2017) của nhóm nghiên cứu phòng D405, đồ án đã hiện thực hóa cấu hình mới thay thế 2 IGBT ở nhánh hình T bằng 1 IGBT kẹp cầu diode để cách ly điểm trung tính tốt hơn, đồng thời tích hợp thuật toán PWM sửa lỗi hở mạch trực tiếp trên nền tảng phối hợp DSP và FPGA.

Hạn chế và hướng nghiên cứu tiếp

Căn cứ vào nội dung được nhóm tác giả trình bày trong văn bản, các hạn chế kỹ thuật và hướng mở rộng nghiên cứu bao gồm:

  • Hạn chế kỹ thuật trong đồ án:
    • Giải thuật chịu lỗi mới chỉ tập trung xử lý cho trường hợp sự cố hở mạch của một khóa đóng ngắt đơn lẻ trên một nhánh pha bất kỳ; chưa hỗ trợ cấu hình xử lý sự cố ngắn mạch khóa bán dẫn.
    • Chưa mở rộng giải quyết kịch bản lỗi đồng thời trên nhiều nhánh pha hoặc nhiều khóa bán dẫn cùng thời điểm.
    • Toàn bộ kết quả thực nghiệm được thực hiện trên nguồn cấp tĩnh từ Variac qua chỉnh lưu, chưa kết nối trực tiếp với dàn pin quang điện (PV) thực tế có điện áp biến thiên liên tục theo môi trường.
    • Các trang thiết bị đo đạc và linh kiện thực nghiệm sẵn có tại phòng thí nghiệm gây ra sai số nhất định giữa kết quả đo thực tế và mô hình mô phỏng lý thuyết.
  • Hướng nghiên cứu tiếp theo được đề xuất:
    • Nghiên cứu mở rộng giải thuật điều chế và cấu hình phần cứng để chịu được lỗi ngắn mạch linh kiện bán dẫn.
    • Phát triển giải thuật điều khiển thích nghi cho trường hợp xảy ra sự cố đa lỗi (lỗi nhiều khóa hoặc lỗi mất pha phức tạp).
    • Nghiên cứu tối ưu hóa thông số các phần tử thụ động (cuộn cảm, tụ điện) trong mạng trở kháng qZS nhằm thu nhỏ kích thước và khối lượng của bộ biến đổi.
    • Tích hợp vòng điều khiển phản hồi kín (closed-loop control) kết hợp thuật toán bám điểm công suất cực đại (MPPT) để kết nối trực tiếp với hệ thống pin năng lượng mặt trời nối lưới.

Giá trị tham khảo

Đồ án tốt nghiệp là tài liệu kỹ thuật có giá trị tham khảo chuyên sâu cho sinh viên, học viên cao học và kỹ sư thuộc các chuyên ngành Kỹ thuật Điện, Điện tử công suất, Năng lượng tái tạo và Tự động hóa:

  • Tham khảo cấu hình mạch lực biến đổi: Cung cấp chi tiết sơ đồ nguyên lý mạch nghịch lưu 3 bậc hình T tích hợp mạng quasi-Z-Source, phân tích trạng thái đóng ngắt của khóa công suất và cách bố trí IGBT kẹp cầu diode.
  • Tham khảo phương pháp điều chế PWM tăng áp: Phương pháp tạo xung ngắn mạch kết hợp giữa 2 sóng mang tam giác lệch pha $180^\circ$ và ngưỡng điện áp DC để kích hoạt trạng thái shoot-through mà không gây ngắn mạch nguồn.
  • Tham khảo thiết kế phần cứng nhúng phối hợp DSP và FPGA: Cung cấp sơ đồ ghép nối, cấu hình phần cứng giữa chip DSP TMS320F28335 (xử lý thuật toán điều khiển) và FPGA Cyclone II EP2C5T144C8 (xử lý logic xung thời gian thực).
  • Tham khảo mạch kích ly cách ly công suất: Cung cấp sơ đồ mạch in 2 lớp, thông số lựa chọn linh kiện opto TLP250 và bộ chuyển đổi DC-DC cách ly Mornsun G1215S-1W phục vụ điều khiển IGBT điện áp cao.

Câu hỏi thường gặp

1. Mạng trở kháng quasi-Z-Source trong đồ án bao gồm những linh kiện nào và có chức năng gì?
Mạng qZS trong đồ án được cấu thành từ 4 cuộn cảm ($L_1, L_2, L_3, L_4$), 4 tụ điện ($C_1, C_2, C_3, C_4$) và 2 diode. Mạng này có chức năng tích trữ năng lượng trong các khoảng thời gian ngắn mạch nhánh (shoot-through state), từ đó nâng điện áp DC bus cấp vào tầng nghịch lưu với hệ số tăng áp $B = 1/(1-2D)$, giúp bộ nghịch lưu vừa có khả năng tăng áp vừa giảm áp (Buck-Boost) trong một tầng biến đổi đơn.

2. Đồ án giải quyết vấn đề suy giảm công suất ngõ ra sau sự cố hở mạch bằng cách nào?
Trong các bộ nghịch lưu truyền thống, khi một khóa bị hở mạch và được cô lập, điện áp và công suất ngõ ra sẽ sụt giảm. Đồ án khắc phục nhược điểm này bằng cách tận dụng đặc tính tăng áp của mạng qZS: giải thuật điều khiển sẽ tăng tỉ số ngắn mạch $D$ để nâng hệ số tăng áp $B$, qua đó bù đắp chính xác phần sụt giảm điện áp, duy trì công suất và biên độ điện áp ngõ ra như ở điều kiện vận hành bình thường.

3. Vì sao hệ thống cần phối hợp cả hai vi mạch DSP TMS320F28335 và FPGA Cyclone II EP2C5T144C8?
DSP TMS320F28335 (Texas Instruments) là vi xử lý 32-bit chuyên dụng cho tính toán các thuật toán điều khiển số, tạo bảng sóng sin tham chiếu và xuất các kênh PWM. Tuy nhiên, việc chèn các trạng thái ngắn mạch vào các nhánh và xử lý logic chuyển đổi xung khi xảy ra lỗi đòi hỏi tốc độ xử lý phần cứng song song cực nhanh. FPGA Cyclone II EP2C5T144C8 đảm nhận việc thực thi các cổng logic này theo thời gian thực nhằm đảm bảo độ trễ chuyển mạch thấp nhất và khả năng tái cấu trúc phần cứng linh hoạt.

4. Dòng khóa bán dẫn nào được lựa chọn cho mạch công suất và thông số chịu đựng là bao nhiêu?
Mạch nghịch lưu sử dụng 11 IGBT rời mã hiệu FGL40N150D do Fairchild sản xuất. Linh kiện này tích hợp sẵn một diode công suất đệm có tốc độ phục hồi nhanh, chịu được điện áp cực đại giữa cực Collector và Emitter $V_{CE}$ lên đến 1500 V, dòng qua Collector định mức $I_C = 40\text{ A}$, và nhiệt độ mối nối tối đa $150^\circ\text{C}$.

5. Mạch kích ly (driver) điều khiển cổng cực G của IGBT được thiết kế bằng những linh kiện nào?
Mạch kích sử dụng linh kiện opto cách ly quang TLP250 (nguồn nuôi 10 - 35 VDC, dòng ra đỉnh $\pm1,5$ A, điện áp cách ly 2500 Vrms) kết hợp với module chuyển đổi nguồn DC-DC cách ly Mornsun G1215S-1W (nguồn vào 12 VDC, tạo nguồn đôi ngõ ra $\pm15$ VDC với khả năng cách ly điện áp lên đến 6000 VDC). Cấu hình này chuyển đổi mức xung logic 3.3V từ DSP/FPGA thành mức $\pm15$ V để điều khiển đóng/ngắt dứt khoát IGBT.

Kết luận

Đồ án tốt nghiệp đã nghiên cứu, mô phỏng và chế tạo thực nghiệm thành công bộ nghịch lưu hình T 3 bậc nguồn quasi-Z-Source có khả năng chịu lỗi hở mạch linh kiện bán dẫn. Giải thuật điều chế PWM chuyên dụng được hiện thực hóa trên hệ thống nhúng phối hợp DSP TMS320F28335 và FPGA Cyclone II EP2C5T144C8, giúp duy trì ổn định hệ thống và bảo toàn công suất ngõ ra sau sự cố mà không cần bổ sung tầng tăng áp DC-DC phụ trợ. Kết quả đo đạc thực nghiệm trên phần cứng 11 IGBT FGL40N150D tại phòng thí nghiệm D405 đã kiểm chứng đầy đủ các luận điểm lý thuyết và mô hình mô phỏng PSIM đã đề ra.