Bối cảnh và vấn đề nghiên cứu

Sự cạn kiệt của các nguồn năng lượng hóa thạch truyền thống cùng yêu cầu cấp thiết về bảo vệ môi trường đã thúc đẩy việc nghiên cứu và ứng dụng các hệ thống phát điện sử dụng năng lượng tái tạo như năng lượng gió và năng lượng mặt trời. Đặc trưng của các nguồn phát này là tính phân tán và thường được tích hợp vào các lưới điện có quy mô nhỏ hoặc lưới điện yếu. Để kết nối an toàn và hiệu quả các nguồn năng lượng phân tán này vào lưới điện quốc gia, các bộ biến đổi điện năng đòi hỏi phải đạt độ tin cậy cao, khả năng biến đổi linh hoạt về tần số và biên độ điện áp trên dải rộng, đồng thời giảm thiểu tối đa sóng hài bậc cao gây ô nhiễm lưới điện.

Trong lĩnh vực Điện tử công suất, bộ nghịch lưu đa mức (Multilevel Inverter) được đánh giá là một giải pháp then chốt cho các ứng dụng điện áp trung - cao áp và công suất lớn. So với nghịch lưu hai mức truyền thống, nghịch lưu đa mức mang lại nhiều ưu thế kỹ thuật:

  • Phân chia nhỏ các bước nhảy điện áp đầu ra xoay chiều, giúp giảm tốc độ biến thiên điện áp ($dv/dt$) đặt lên tải và cách điện của thiết bị.
  • Giảm ứng suất điện áp đặt lên các khóa bán dẫn, cho phép van chỉ phải đóng cắt ở mức điện áp thấp.
  • Hạ thấp tần số đóng cắt của các đơn vị mạch lực nhưng vẫn duy trì được tần số điều chế tương đương ở đầu ra cao, qua đó giảm tổn thất chuyển mạch.
  • Cải thiện đáng kể chất lượng dạng sóng đầu ra với hệ số méo sóng hài tổng (THD) thấp.

Bên cạnh đó, việc thực thi các thuật toán điều chế phức tạp trong nghịch lưu đa mức đòi hỏi các bộ điều khiển có tốc độ xử lý song song và độ chính xác cao. Công nghệ vi mạch tích hợp khả trình FPGA (Field Programmable Gate Array) với kiến trúc phần cứng khả cấu hình, hỗ trợ xử lý tín hiệu số DSP tốc độ cao, đang trở thành xu hướng thay thế dần các bộ vi điều khiển tuần tự truyền thống trong điều khiển nghịch lưu.

Đồ án chuyên ngành được thực hiện trong học kỳ 20172 dưới sự hướng dẫn của TS. Vũ Hoàng Phương, tập trung vào đề tài: "Tìm hiểu và ứng dụng FPGA cho nghịch lưu nguồn áp ba pha ba mức sử dụng hai phương pháp SinPWM và SVM".

Nhiệm vụ và mục tiêu nghiên cứu của đề tài:

  1. Nghiên cứu tổng quan về các cấu trúc nghịch lưu đa mức phổ biến (Diode kẹp, tụ bay, cầu H nối tầng) và lựa chọn cấu trúc phù hợp cho hệ thống ba pha ba mức.
  2. Phân tích nguyên lý và xây dựng thuật toán cho hai phương pháp điều chế độ rộng xung: Phương pháp điều chế độ rộng xung Sin (Sin-PWM) và phương pháp điều chế vector không gian (SVM).
  3. Thiết lập các chiến lược điều chế tối ưu nhằm giảm điện áp thành phần thứ tự không / điện áp trung tính (Common Mode Voltage - $V_{ZN}$) và tối ưu hóa số lần đóng cắt của van bán dẫn.
  4. Lập trình và hiện thực hóa thuật toán điều chế trên nền tảng FPGA thông qua bộ công cụ Xilinx System Generator for DSP trong môi trường MATLAB/Simulink.
  5. Mô phỏng, kiểm chứng dạng sóng điện áp, dòng điện đầu ra và phân tích phổ sóng hài (FFT, THD) ở các mức biên độ điện áp đặt khác nhau ($V_{ref} = 150\text{ V}, 375\text{ V}, 525\text{ V}$) tại tần số cơ bản 50 Hz.

Đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Bộ nghịch lưu nguồn áp ba pha ba mức cấu trúc cầu H nối tầng (Cascaded H-Bridge Multilevel Inverter); các kỹ thuật điều chế độ rộng xung đa mức (Sin-PWM đa sóng mang và SVM 3 mức); công nghệ lập trình phần cứng FPGA.
  • Phạm vi nghiên cứu: Khảo sát trên mô hình toán học và mô phỏng thực thi trên công cụ phần mềm (Simulink kết hợp Xilinx System Generator / VHDL) cho cấu trúc nghịch lưu ba pha ba mức với tải ba pha đối xứng.

Cơ sở lý thuyết và phương pháp

Khung lý thuyết và mô hình nghiên cứu

  • Lý thuyết topo mạch nghịch lưu đa mức: Đề tài dựa trên cơ sở phân loại 3 dạng cấu trúc kinh điển:
    • Cấu trúc diode kẹp (Neutral Point Clamped - NPC): Sử dụng các cặp diode và chuỗi tụ điện phân chia điện áp DC-bus. Số lượng diode kẹp cần thiết cho bộ biến đổi $m$ mức là $2(m-2)$ cho mỗi pha.
    • Cấu trúc tụ điện bay (Flying Capacitor - FC): Sử dụng các tụ điện kẹp độc lập nạp/xả luân phiên để tạo mức điện áp. Cần $(m-1)(m-2)/2$ tụ kẹp trên mỗi pha cùng $(m-1)$ tụ trên bus DC chung.
    • Cấu trúc cầu H nối tầng (Cascaded H-Bridge - CHB): Ghép nối tiếp các mạch cầu H 1 pha (mỗi cell gồm 4 van bán dẫn và 1 nguồn DC cách ly riêng biệt). Một cell tạo ra 3 mức điện áp ($+V_{dc}, 0, -V_{dc}$).
  • Lý thuyết điều chế Sin-PWM đa mức: Dựa trên kỹ thuật đa sóng mang (Multicarrier PWM) gồm:
    • Dịch pha sóng mang (Phase-shifted PWM): Sử dụng $(m-1)$ sóng mang răng cưa có góc dịch pha $\frac{360^\circ}{m-1}$.
    • Dịch mức sóng mang (Level-shifted PWM): Chia thành các dạng bố trí cùng pha (Phase Disposition - PD), ngược pha luân phiên (Alternative Phase Opposite Disposition - APOD), và đối pha qua trục không (Phase Opposite Disposition - POD).
  • Lý thuyết điều chế vector không gian (SVM) đa mức:
    • Chuyển đổi hệ tọa độ ba pha $abc$ sang hệ tọa độ vuông góc tĩnh $\alpha\beta$ và hệ tọa độ $60^\circ$ ($0gh$).
    • Công thức xác định tổng số vector trạng thái của nghịch lưu $M$ mức: $$N_{vector} = 1 + \sum_{i=1}^{M-1} 6i = 1 + 3M(M-1)$$ Đối với hệ ba pha ba mức ($M=3$), không gian vector gồm 19 vector chuẩn phân bố trên 6 sector lớn, mỗi sector lớn chứa 4 tam giác con.
    • Thuật toán tổng hợp vector điện áp ra từ ba vector trạng thái chuẩn gần nhất (Nearest Vector Modulation - NVM) bằng cách giải phương trình cân bằng thời gian và hệ số biến điệu ($d_0, d_1, d_2$).
  • Lý thuyết phần cứng khả trình FPGA: Kiến trúc phần tử logic khả cấu hình (CLB/LUT), khối liên kết chuyển mạch, khối quản lý xuất/nhập (I/O Block), ngôn ngữ mô tả phần cứng VHDL và công cụ thiết kế mức hệ thống dựa trên mô hình (Model-Based Design).

Phương pháp nghiên cứu

  • Phương pháp giải tích và hình học: Thiết lập hệ phương trình toán học biểu diễn vector điện áp trên hệ trục tọa độ không vuông góc $0gh$, xác định tọa độ nguyên cho các trạng thái vector chuẩn nhằm tối ưu hóa thuật toán tính toán số học trên phần cứng.
  • Phương pháp mô hình hóa và mô phỏng số: Xây dựng cấu trúc thuật toán điều khiển trên công cụ Xilinx System Generator for DSP tích hợp trong MATLAB/Simulink.
  • Phương pháp xử lý tín hiệu số: Sử dụng thuật toán phân tích biến đổi Fourier nhanh (FFT) để đánh giá phổ tần số và tính toán chỉ số méo sóng hài tổng (THD) của điện áp và dòng điện ngõ ra.

Nội dung chính theo từng chương

Chương 1: Tổng quan về nghịch lưu đa mức

Chương này phân tích nguyên lý hoạt động, ưu nhược điểm và khả năng ứng dụng của các cấu trúc nghịch lưu đa mức trong thực tế:

  • Khái niệm và đặc tính: Bộ nghịch lưu biến đổi nguồn DC (pin, ắc quy, pin mặt trời, turbine gió) thành nguồn AC có biên độ, tần số và pha điều khiển được. Cấu trúc đa mức cho phép làm mịn dạng sóng ra, giảm hệ số méo dạng và giảm định mức điện áp chịu đựng của van bán dẫn.
  • Phân tích các cấu trúc cơ bản:
    • Cấu trúc NPC: Thích hợp kết nối trung gian giữa đường dây truyền tải cao áp một chiều (HVDC) với hệ thống xoay chiều và điều khiển động cơ trung áp. Nhược điểm là số lượng diode kẹp tăng nhanh khi số mức tăng cao.
    • Cấu trúc FC: Cho phép linh hoạt chọn trạng thái đóng cắt để cân bằng điện áp tụ điện, nhưng đòi hỏi số lượng tụ điện kẹp lớn, mạch điều khiển phức tạp.
    • Cấu trúc cầu H nối tầng: Mỗi nhánh pha gồm $n$ cell cầu H mắc nối tiếp. Với các nguồn DC bằng nhau, số mức điện áp pha đầu ra là $m = 2n + 1$ (với $n$ là số cell trên một pha). Cấu trúc này không cần diode hoặc tụ kẹp, dễ module hóa và nâng số mức.
Tiêu chí so sánh (Hệ 1 pha $m$ mức) Diode kẹp (NPC) Tụ bay (FC) Cầu H nối tầng (CHB)
Số van bán dẫn chính $2(m-1)$ $2(m-1)$ $2(m-1)$
Số diode kẹp điện áp $2(m-2)$ $0$ $0$
Số tụ điện kẹp (mỗi pha) $0$ $\frac{(m-1)(m-2)}{2}$ $0$
Số nguồn DC cách ly $1$ (dùng chung) $1$ (dùng chung) $\frac{m-1}{2}$

Lựa chọn của đồ án: Tác giả chọn cấu trúc nghịch lưu đa mức dạng cầu H nối tầng (Cascade Multilevel H-Bridge) cho hệ thống ba pha ba mức ($n=1$ cell/pha, tổng cộng 3 cell cho 3 pha) nhờ ưu điểm tối ưu số lượng linh kiện và độ tin cậy cao.

Chương 2: Điều chế PWM cho nghịch lưu đa mức

Chương 2 trình bày chi tiết hai kỹ thuật điều chế độ rộng xung chủ đạo:

1. Kỹ thuật điều chế Sin-PWM

  • So sánh tín hiệu sóng sin mẫu (tần số 50 Hz) với các sóng mang tam giác tần số cao ($2\text{--}10\text{ kHz}$).
  • Lựa chọn phương pháp điều chế đơn cực (Unipolar) với hai sóng mang răng cưa lệch pha nhau $180^\circ$ cho mỗi cell cầu H. Tần số sóng hài bậc một của điện áp ra tăng lên gấp đôi tần số đóng cắt của van, giúp cải thiện chất lượng lọc sóng hài.
  • Phân tích các phương pháp dịch pha (Phase-shifted) và dịch mức (Level-shifted gồm PD, APOD, POD), trong đó phương pháp dịch mức cho chỉ số THD tốt hơn.

2. Kỹ thuật điều chế vector không gian (SVM)

Xây dựng quy trình toán học cho thuật toán SVM ba pha ba mức:

  • Biểu diễn vector trên hệ tọa độ $0gh$: Ánh chiếu hệ trục trực giao $\alpha\beta$ sang hệ trục $60^\circ$ ($0gh$) với trục $g$ trùng trục $\alpha$: $$v_g = \frac{2}{3}V_{dc}(k_A - k_B) = \frac{2}{3}V_{dc} \cdot k_g$$ $$v_h = \frac{2}{3}V_{dc}(k_B - k_C) = \frac{2}{3}V_{dc} \cdot k_h$$ Trong đó, $k_A, k_B, k_C \in {-1, 0, 1}$ là trạng thái mức điện áp ngõ ra của các cell từng pha. Tọa độ $(k_g, k_h)$ là các số nguyên, giúp 19 vector trạng thái chuẩn tạo thành các tam giác đều có cạnh đơn vị trên mặt phẳng vector.
  • Thuật toán phân định vị trí:
    • Xác định Sector lớn (từ Sector 1 đến Sector 6) bằng cách tính toán tọa độ hình chiếu thông qua ma trận biến đổi và biến trung gian $v^*_{tmp}$.
    • Xác định Tam giác con (từ 1 đến 4 trong mỗi Sector lớn) dựa trên hai hệ số tỉ lệ $m_1, m_2$: $$m_1 = \frac{z_{ix}}{V_i}, \quad m_2 = \frac{z_{iy}}{V_i} \quad \left(\text{với } V_i = \frac{2V_{dc}}{\sqrt{3}}\right)$$
  • Tổng hợp vector và tính hệ số biến điệu: Vector điện áp đặt $V_{ref}$ được tổng hợp từ ba vector đỉnh của tam giác bao quanh nó ($p_1, p_2, p_3$) theo thuật toán ba vector gần nhất (NVM): $$V_{ref} = d_1 p_1 + d_2 p_2 + d_0 p_3$$ Các hệ số biến điệu $d_0, d_1, d_2$ thỏa mãn $d_0 + d_1 + d_2 = 1$.
  • Chiến lược phát xung điều khiển tối ưu:
    • Tối ưu điện áp điểm trung tính ($V_{ZN}$ - Common Mode Voltage): Chọn tổ hợp trạng thái khóa có giá trị tuyệt đối $|V_{ZN}|$ nhỏ nhất nhằm hạn chế dòng điện rò qua điểm trung tính và triệt tiêu xung điện áp đánh thủng cách điện.
    • Tối ưu đóng cắt (Minimizing Switching Losses): Sắp xếp thứ tự thực thi vector trong một chu kỳ $T_{PWM}$ sao cho mỗi thời điểm chuyển mạch chỉ có duy nhất một van đổi trạng thái:
      • Khi biên độ $0 < V_{ref} < \frac{U_{dc}}{\sqrt{3}}$: Hoạt động ở chế độ 2 mức, sử dụng vector không $V_0(000/111)$ tại gốc tọa độ.
      • Khi $\frac{U_{dc}}{\sqrt{3}} < V_{ref} < \frac{2U_{dc}}{\sqrt{3}}$: Hoạt động ở chế độ 3 mức mở rộng, sử dụng các vector tâm lục giác phụ (Subhexagon) gồm $V_1, V_2, V_3, V_4, V_5, V_6$ đóng vai trò như vector không.

Chương 3: Ứng dụng FPGA trong điều chế

Chương này tập trung vào cấu trúc phần cứng FPGA và hiện thực hóa mô hình điều chế trên công cụ Xilinx System Generator for DSP:

  • Cơ sở công nghệ FPGA:
    • Phân tích kiến trúc khối logic khả trình (CLB gồm bảng tra LUT 4 đầu vào, Flip-Flop/Latch), mạng liên kết có thể lập trình, và hệ thống chân I/O (User Pin, Dedicated Pin).
    • So sánh ngôn ngữ mô tả phần cứng VHDL với phần mềm truyền thống: VHDL cho phép mô tả phần cứng ở mức hành vi (behavioral), luồng dữ liệu (dataflow) và cấu trúc (structure), độc lập với công nghệ chế tạo chip.
  • Thiết kế trên Xilinx System Generator for DSP:
    • Sử dụng các khối trong Xilinx Blockset để thiết kế mô hình điều khiển song song.
    • Hiện thực hóa Sin-PWM: Sử dụng khối DDS (Direct Digital Synthesizer) để tạo 3 sóng sin chuẩn lệch pha $120^\circ$, kết hợp với khối tạo sóng răng cưa tần số cao và các khối so sánh logic để xuất 4 xung kích cho mỗi cell cầu H.
    • Hiện thực hóa SVM: Thiết lập các khối chức năng chuyên biệt:
      1. Khối chuyển đổi tọa độ $abc \to \alpha\beta$.
      2. Khối tính toán hệ số biến điệu và phân loại sector/tam giác.
      3. Khối bảng tra Look-Up Table (LUT) chứa tổ hợp vector tối ưu $V_{ZN}$ và tối ưu đóng cắt.
      4. Khối giải mã và phân phối xung điều khiển đến các van bán dẫn.

Thiết kế và triển khai hệ thống điều khiển trên FPGA

Hệ thống điều khiển nghịch lưu ba pha ba mức trên FPGA được tổ chức thành các khối chức năng xử lý số liệu theo luồng tín hiệu song song:

[Đặt điện áp Vref, Tần số f] 
[Khối chuyển tọa độ abc -> αβ] 
[Khối tính hệ số biến điệu & Xác định Sector/Tam giác]
[Khối LUT tối ưu Common Mode (Vzn)]   [Khối LUT tối ưu chuyển mạch]
            [Khối mã hóa bit nhị phân (2-bit/pha)]
            [Bộ tạo xung kích PWM (12 van)]

Kiến trúc các khối xử lý tín hiệu

  1. Khối nguồn tín hiệu và chuyển đổi tọa độ: Khối DDS tạo các giá trị tham chiếu điện áp ba pha, sau đó chuyển đổi sang hệ tọa độ hai trục $\alpha\beta$ thông qua phép biến đổi Clark.
  2. Khối định vị không gian: Tính toán các giá trị hình chiếu $z_{ix}, z_{iy}$ để giải thuật toán xác định vị trí góc phần sáu (Sector I đến VI) và tam giác con (Tam giác 1 đến 4).
  3. Khối bảng tra cấu hình (LUT Blocks):
    • Bảng tra tối ưu $V_{ZN}$: Lập trình logic để chọn các trạng thái vector có $|V_{ZN}| \le \frac{1}{3}U_{dc}$.
    • Bảng tra tối ưu chuyển mạch: Sắp xếp chuỗi phát xung đối xứng trong chu kỳ $T_{PWM}$ (ví dụ tại Tam giác 3, Sector 1: $V_1(100) \to V_8(10\text{-}1) \to V_2(00\text{-}1) \to V_1(0\text{-}1\text{-}1) \to V_2(00\text{-}1) \to V_8(10\text{-}1) \to V_1(100)$).
  4. Khối mã hóa trạng thái cell: Mỗi cell cầu H được điều khiển bởi 4 khóa bán dẫn ($S_{1}, S_{2}, S_{3}, S_{4}$). Do cell có 3 mức điện áp ($+V_{dc}, 0, -V_{dc}$), trạng thái của mỗi cell được mã hóa bằng 2 bit nhị phân để xuất tín hiệu trực tiếp ra các chân I/O PAD của FPGA.

Kết quả và đóng góp

Kết quả tính toán và mô phỏng

Tác giả đã hoàn thành việc mô phỏng kiểm chứng thuật toán trên MATLAB/Simulink kết hợp Xilinx System Generator với các kết quả cụ thể:

  • Dạng sóng đầu ra: Thu được các dạng sóng điện áp pha, điện áp dây và dòng điện ba pha trên tải đối xứng ở dạng đa bậc mịn, tiệm cận sóng sin chuẩn.
  • Khảo sát phổ sóng hài và hệ số THD: Phân tích FFT được thực hiện ở tần số cơ bản $f = 50\text{ Hz}$ tại ba mức biên độ điện áp đặt khác nhau:
    • Trường hợp điện áp thấp: $V_{ref} = 150\text{ V}$
    • Trường hợp điện áp trung bình: $V_{ref} = 375\text{ V}$
    • Trường hợp điện áp danh định: $V_{ref} = 525\text{ V}$
  • Hiệu quả của các chiến lược tối ưu:
    • Chiến lược tối ưu $V_{ZN}$ làm giảm biên độ các xung điện áp đập mạch tại điểm trung tính tải, hạn chế nguy cơ phóng điện và giảm dòng rò cách điện.
    • Chiến lược tối ưu đóng cắt giảm thiểu số lần chuyển trạng thái của các van trong mỗi chu kỳ điều chế $T_{PWM}$, đặc biệt khi chuyển đổi giữa các tâm lục giác con (Subhexagon).

Đóng góp của đề tài

  1. Hệ thống hóa cơ sở lý thuyết và công thức toán học về không gian vector 19 đỉnh của nghịch lưu ba pha ba mức trên hệ tọa độ $60^\circ$ ($0gh$).
  2. Xây dựng thành công mô hình cấu hình phần cứng cho cả hai phương pháp Sin-PWM đơn cực và SVM trên FPGA bằng bộ công cụ Xilinx System Generator.
  3. So sánh định lượng và định tính giữa hai thuật toán điều chế: Khẳng định phương pháp SVM có tính linh hoạt cao hơn, khả năng tận dụng điện áp DC tốt hơn và chất lượng sóng hài THD vượt trội so với Sin-PWM, dù đòi hỏi khối lượng tính toán lớn hơn.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế

  • Các kết quả đánh giá trong đồ án dừng lại ở mức độ mô phỏng thuật toán trên phần mềm (Simulink và System Generator), chưa tiến hành nạp mạch thực tế lên phần cứng kit FPGA vật lý kết nối với mạch lực công suất thật.
  • Đề tài chỉ tập trung khảo sát cấu trúc mạch ba mức dạng cầu H nối tầng với nguồn DC độc lập lý tưởng, chưa tích hợp thuật toán cân bằng điện áp DC-bus cho các dạng nghịch lưu NPC hoặc FC.

Hướng nghiên cứu tiếp

  • Thực hiện đồng mô phỏng phần cứng (Hardware Co-Simulation) với kit phát triển FPGA thực tế kết nối qua cổng JTAG/Ethernet.
  • Thiết kế và chế tạo mạch lực nghịch lưu cầu H nối tầng thực tế để đo kiểm thực nghiệm các chỉ số THD, $dv/dt$ và hiệu suất chuyển mạch.
  • Mở rộng thuật toán điều chế vector không gian trên FPGA cho các cấu trúc nghịch lưu có số mức cao hơn (5 mức, 7 mức, 11 mức) và tích hợp các vòng điều khiển kín dòng điện/điện áp cho hệ thống năng lượng tái tạo nối lưới.

Giá trị tham khảo

Đồ án là tài liệu tham khảo có giá trị kỹ thuật cho sinh viên, học viên cao học và kỹ sư thuộc các chuyên ngành Kỹ thuật Điện, Kỹ thuật Điều khiển và Tự động hóa, Điện tử công suất:

  • Cơ sở thuật toán SVM đa mức: Cung cấp phương pháp chi tiết về cách chuyển đổi hệ tọa độ sang hệ $0gh$ góc $60^\circ$, giúp biến đổi các phép tính hình học phức tạp thành các phép toán số nguyên đơn giản trên phần cứng số.
  • Phương pháp lập trình FPGA mức hệ thống: Cung cấp hướng tiếp cận sử dụng Xilinx System Generator for DSP để chuyển đổi trực tiếp từ thuật toán điều khiển sang ngôn ngữ mô tả phần cứng VHDL mà không cần viết mã thủ công từng cổng logic.

Câu hỏi thường gặp

1. Vì sao đề tài lựa chọn cấu trúc nghịch lưu cầu H nối tầng (CHB) thay vì cấu trúc diode kẹp (NPC) hay tụ bay (FC)?

Cấu trúc cầu H nối tầng không đòi hỏi các diode kẹp hay tụ điện kẹp phức tạp, giúp giảm đáng kể số lượng linh kiện mạch lực khi nâng số mức. Bên cạnh đó, mỗi cell cầu H hoạt động độc lập với nguồn DC cách ly riêng, tạo điều kiện thuận lợi cho việc module hóa mạch phần cứng và tích hợp trực tiếp với các nguồn phân tán như tấm pin mặt trời hay ắc quy.

2. Có bao nhiêu vector trạng thái chuẩn trong không gian vector của nghịch lưu ba pha ba mức?

Không gian vector của nghịch lưu ba pha ba mức có tổng cộng 19 vector chuẩn (được đánh số từ $V_0$ đến $V_{18}$), phân bố trên 6 góc phần sáu (sector lớn). Mỗi sector lớn được chia thành 4 tam giác con đều, tạo thành các vùng không gian phục vụ việc tính toán tổng hợp vector điện áp ra theo phương pháp ba vector gần nhất (NVM).

3. Tại sao hệ tọa độ $0gh$ góc $60^\circ$ được áp dụng trong thuật toán điều chế SVM?

Hệ tọa độ trực giao $\alpha\beta$ khiến tọa độ các đỉnh vector mang giá trị vô tỉ phức tạp. Khi chiếu lên hệ trục $0gh$ có hai trục lệch nhau một góc $60^\circ$, tọa độ các vector chuẩn ($k_g, k_h$) trở thành các số nguyên đơn giản: $k_g = k_A - k_B$ và $k_h = k_B - k_C$. Điều này giúp đơn giản hóa các phép toán số học khi thực thi trên vi mạch FPGA.

4. Hiện tượng Common Mode Voltage ($V_{ZN}$) gây ra tác hại gì và được xử lý như thế nào?

Điện áp $V_{ZN}$ là điện áp chênh lệch giữa điểm trung tính của tải và điểm trung tính của bộ biến đổi. Biên độ $V_{ZN}$ lớn và biến thiên nhanh ($dv/dt$ cao) sẽ gây hiện tượng phóng điện, phát sinh dòng điện rò qua cách điện và tạo nhiễu điện từ (EMI). Đề tài xử lý vấn đề này bằng cách lập bảng tra LUT để ưu tiên chọn các tổ hợp trạng thái đóng cắt có $|V_{ZN}|$ nhỏ nhất (tối đa bằng $\frac{1}{3}U_{dc}$).

5. Vai trò của công cụ Xilinx System Generator for DSP trong đồ án là gì?

Xilinx System Generator for DSP là công cụ thiết kế mức hệ thống tích hợp trong MATLAB/Simulink. Nó cung cấp thư viện khối xử lý số (Xilinx Blockset) cho phép mô phỏng thuật toán xử lý tín hiệu trực quan, kết nối Hardware Co-Simulation với kit FPGA và tự động biên dịch sơ đồ khối sang mã nguồn VHDL chuẩn để nạp vào chip FPGA.

Kết luận

Đồ án đã nghiên cứu toàn diện cơ sở lý thuyết về nghịch lưu đa mức và hai kỹ thuật điều chế độ rộng xung Sin-PWM và SVM cho cấu trúc nguồn áp ba pha ba mức cầu H nối tầng. Bằng việc ứng dụng công nghệ FPGA thông qua công cụ Xilinx System Generator for DSP, tác giả đã thiết kế thành công các khối thuật toán xử lý song song, bảng tra tối ưu hóa điện áp trung tính $V_{ZN}$ và tối ưu hóa số lần đóng cắt van. Các kết quả mô phỏng dạng sóng và phân tích phổ sóng hài FFT tại các mức điện áp $150\text{ V}, 375\text{ V}, 525\text{ V}$ ở tần số 50 Hz đã chứng minh tính đúng đắn của thuật toán, tạo tiền đề vững chắc cho việc triển khai thực nghiệm trên phần cứng công suất thực tế.