Bối cảnh và vấn đề nghiên cứu

Nhu cầu sử dụng các nguồn năng lượng tái tạo như năng lượng mặt trời (quang điện - Photovoltaic/PV) và ứng dụng trên xe điện (Electric Vehicle/EV) đang phát triển mạnh mẽ nhằm thay thế nhiên liệu hóa thạch, giảm thiểu ô nhiễm môi trường và hiệu ứng nhà kính. Trong các hệ thống pin mặt trời nối lưới hay hệ thống truyền động điện, các bộ biến đổi điện tử công suất đóng vai trò trung gian chuyển đổi năng lượng (AC-DC, DC-DC, DC-AC, AC-AC). Đặc thù của các tấm pin PV là điện áp đầu ra một chiều (DC) ở mức thấp, không đủ điều kiện để cấp trực tiếp cho các bộ nghịch lưu hoặc biến tần hoạt động. Giải pháp ghép nối tiếp nhiều tấm pin để nâng áp bộc lộ nhiều hạn chế khi gặp hiện tượng bóng che cục bộ hoặc khi có tấm pin bị hỏng, làm suy giảm nghiêm trọng tính ổn định và độ tin cậy của toàn hệ thống. Do đó, việc ứng dụng các bộ biến đổi DC-DC tăng áp có khả năng nâng điện áp thấp lên mức điện áp cao và duy trì ổn định ngõ ra là giải pháp kỹ thuật cần thiết.

Tuy nhiên, các bộ biến đổi DC-DC tăng áp (Boost) thông thường có độ lợi điện áp bị giới hạn ($G = \frac{1}{1-D}$). Khi yêu cầu tỉ số tăng áp lớn, mạch bắt buộc phải hoạt động ở hệ số công tác (duty cycle) $D$ rất cao. Điều này làm tăng ứng suất điện áp đặt lên khóa bán dẫn, gia tăng tổn hao dẫn và giảm hiệu suất chuyển đổi, đồng thời làm tăng nguy cơ ngắn mạch do thời gian dẫn chiếm gần như toàn bộ chu kỳ. Cấu hình DC-DC ghép tầng (cascade) đã được đề xuất nhằm cải thiện độ lợi nhưng vẫn chưa đáp ứng tốt các ứng dụng đòi hỏi hệ số biến đổi rất cao. Bên cạnh đó, xu hướng thu nhỏ kích thước và tăng mật độ công suất đòi hỏi bộ biến đổi phải nâng cao tần số đóng cắt lên hàng trăm kHz. Khi tần số tăng, kích thước cuộn cảm và tụ điện giảm nhưng tổn hao đóng cắt cứng (hard-switching) do điện dung ký sinh của van bán dẫn tăng mạnh, làm giảm hiệu suất tổng thể. Việc ứng dụng kỹ thuật chuyển mạch mềm (soft-switching), cụ thể là chuyển mạch điện áp bằng không (Zero Voltage Switching - ZVS), là giải pháp khắc phục triệt để vấn đề tổn hao chuyển mạch ở tần số cao.

Đồ án tốt nghiệp xác định các mục tiêu và nhiệm vụ nghiên cứu cụ thể như sau:

  1. Nghiên cứu kỹ thuật Zero Voltage Switching cho cấu hình DC-DC tăng áp đề xuất.
  2. Phân tích cơ sở lý thuyết và nguyên lý hoạt động dựa trên cấu hình DC-DC tăng áp mới có độ lợi điện áp cao.
  3. Mô phỏng trên phần mềm PSIM và chạy thử nghiệm trên mô hình thực tế để kiểm tra, so sánh tính chính xác giữa cơ sở lý thuyết và kết quả thực tế.
  • Sản phẩm nghiên cứu: Mô hình mạch phần cứng DC-DC tăng áp với độ lợi điện áp cao hoạt động ở chế độ ZVS.

Đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Cấu hình mạch biến đổi DC-DC tăng áp tích hợp mạch cộng hưởng ZVS, các linh kiện bán dẫn công suất SiC MOSFET, diode SiC Schottky, mạch điều khiển vi điều khiển và mạch kích (gate driver).
  • Phạm vi không gian và thời gian: Đề tài được thực hiện tại Khoa Điện - Điện tử, Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh, trong thời gian từ ngày 15/08/2023 đến ngày 25/12/2023.
  • Giới hạn phạm vi: Tập trung vào phân tích lý thuyết, mô phỏng và kiểm nghiệm thực nghiệm trên mô hình phần cứng tải thuần trở 400W ở chế độ xác lập; việc so sánh hiệu suất hoạt động thực nghiệm trực tiếp với tất cả các cấu hình truyền thống khác không nằm trong phạm vi của đồ án này.

Cơ sở lý thuyết và phương pháp

Khung lý thuyết và mô hình tính toán:

  • Lý thuyết chuyển mạch mềm: So sánh giữa kỹ thuật chuyển mạch cứng (hard-switching) và chuyển mạch mềm (soft-switching). Chuyển mạch mềm bao gồm ZVS (khóa bán dẫn được kích dẫn khi điện áp $V_{DS} = 0$) và ZCS (Zero Current Switching - khóa bán dẫn được kích ngắt khi dòng điện $I_{DS} = 0$). ZVS được lựa chọn do phù hợp với hoạt động tần số cao, dễ thực hiện thông qua việc kích hoạt body diode dẫn trước mà không cần cảm biến dòng điện phức tạp và tránh được độ trễ phản hồi như ZCS.
  • Nguyên lý cân bằng điện áp trên cuộn cảm (Volt-second balance): Trong một chu kỳ chuyển mạch $T$ ở trạng thái xác lập, giá trị điện áp trung bình trên các cuộn cảm bằng không ($\int_0^T v_L(t)dt = 0$).
  • Nguyên lý cân bằng điện tích trên tụ điện (Charge balance): Trong một chu kỳ chuyển mạch $T$ ở trạng thái xác lập, giá trị dòng điện trung bình qua các tụ điện bằng không ($\int_0^T i_C(t)dt = 0$).
  • Phân tích toán học trạng thái cộng hưởng: Sử dụng phép biến đổi Laplace để giải hệ phương trình vi phân bậc hai mô tả dao động điện áp và dòng điện trên tụ điện $C_b$ và cuộn cảm $L_2$ trong khoảng thời gian dead time, xác định điều kiện để điện áp trên tụ $C_b$ giảm về 0 trước khi khóa bán dẫn mở.

Phương pháp nghiên cứu thực tế:

  • Phương pháp phân tích giải tích: Xây dựng hệ phương trình trạng thái cho từng giai đoạn hoạt động của mạch, xác lập công thức tính toán độ lợi điện áp, dòng điện hiệu dụng ($I_{RMS}$), điện áp định mức trên linh kiện và điều kiện biên để đạt trạng thái ZVS.
  • Phương pháp mô phỏng số: Sử dụng phần mềm PSIM để xây dựng mô hình mạch công suất và mạch điều khiển, kiểm chứng dạng sóng điện áp $V_{GS}, V_{DS}$, dòng điện qua van bán dẫn $I_{DS}$, dòng điện cuộn cảm $I_{L1}, I_{L2}$ và điện áp tụ điện $V_{C1}, V_{C2}$.
  • Phương pháp thiết kế kỹ thuật và chế tạo phần cứng: Thiết kế sơ đồ nguyên lý và layout mạch in (PCB) 2 lớp trên phần mềm Altium Designer; lập trình vi điều khiển phát xung PWM có dead time bằng phần mềm CCS PIC C (PCWHD Compiler).
  • Phương pháp thực nghiệm: Chế tạo mạch in thực tế, lắp ráp linh kiện, đo đạc dạng sóng chuyển mạch bằng máy hiện sóng oscilloscope và đo kiểm thông số điện áp, dòng điện, hiệu suất trên tải thuần trở thực tế.

Nguồn dữ liệu nghiên cứu:

  • Tài liệu Datasheet từ các nhà sản xuất linh kiện bán dẫn (Wolfspeed/Cree cho SiC MOSFET và Diode, Toshiba cho Optocoupler TLP250, Microchip cho dsPIC30F4011).
  • Các công trình nghiên cứu và bài báo khoa học chuyên ngành điện tử công suất được công bố trên cơ sở dữ liệu IEEE.

Thiết kế và triển khai

Cấu trúc phần cứng của hệ thống bao gồm ba khối chức năng chính: khối công suất, khối điều khiển và khối mạch lái (gate driver).

Khối mạch công suất:

  • Cấu trúc mạch gồm 2 cuộn cảm ($L_1, L_2$), 2 tụ điện lọc ngõ ra ($C_1, C_2$), 2 diode công suất ($D_1, D_2$), 2 khóa bán dẫn MOSFET ($S_1, S_2$) mắc theo cấu hình nửa cầu (half-bridge), cùng 2 tụ điện cộng hưởng ($C_{b1}, C_{b2}$) mắc song song cực Drain-Source của các khóa.
  • Khóa bán dẫn sử dụng loại SiC MOSFET mã hiệu C3M0040120D ($V_{DS} = 1200\text{V}, I_D = 66\text{A}$ tại $25^\circ\text{C}, R_{DS(on)} = 40\text{m}\Omega$, chuẩn đóng gói TO-247-3P).
  • Diode công suất sử dụng loại Silicon Carbide Schottky mã hiệu C4D40120H ($V_{RRM} = 1200\text{V}, I_F = 128\text{A}$ tại $25^\circ\text{C}, V_F = 1.5\text{V}$).
  • Bố trí các tụ không phân cực giá trị $100\text{nF}/630\text{V}$ gần các van bán dẫn để dập gai điện áp do điện cảm và điện dung ký sinh trên đường mạch PCB.

Khối mạch điều khiển và mạch lái (Driver):

  • Vi điều khiển trung tâm: Sử dụng vi điều khiển xử lý tín hiệu số dsPIC30F4011 của hãng Microchip, được lập trình bằng trình biên dịch CCS PIC C. Vi điều khiển đảm nhiệm chức năng tạo xung PWM điều khiển hai khóa bán dẫn với tần số $25\text{kHz}$, tạo thời gian chết (dead time) bằng 1% chu kỳ $T$, đọc giá trị điện áp qua bộ chuyển đổi ADC và hiển thị thông số lên màn hình LCD tích hợp.
  • Mạch driver Bootstrap: Hai khóa $S_1, S_2$ được kết nối dạng nửa cầu nên khóa phía trên ($S_1$) cần nguồn kích trôi. Mạch Bootstrap sử dụng tụ $C_B$, diode $D_B$ và điện trở hạn dòng $R_B$. Trong thời gian $S_2$ dẫn, tụ $C_B$ được nạp từ nguồn $+12\text{V}$; khi $S_1$ dẫn, năng lượng dự trữ trên $C_B$ cấp nguồn cho mạch kích phía trên.
  • Mạch cách ly quang: Sử dụng 2 IC optocoupler TLP250 để cách ly hoàn toàn phần tín hiệu điều khiển điện áp thấp với phần mạch công suất điện áp cao, bảo vệ vi điều khiển khỏi các sự cố ngắn mạch hoặc xung điện áp ngược. Sử dụng transistor BJT NPN để đệm dòng điều khiển từ dsPIC cấp cho opto.
  • Mạch phân cực Gate: Điện trở $R_G$ mắc nối tiếp cực Gate để hạn chế độ biến thiên dòng $I_G$ nạp vào tụ ký sinh $C_{GS}$; điện trở $R_{GS}$ mắc giữa cực Gate và Source để chống tự kích MOSFET khi hở chân Gate và hỗ trợ xả nhanh tụ ký sinh khi ngắt van.

Quy trình thiết kế mạch in (PCB) trên Altium Designer:

  • Tách biệt rõ ràng vùng linh kiện điều khiển tín hiệu nhỏ và vùng mạch công suất mang dòng lớn và điện áp cao.
  • Độ rộng đường mạch công suất được tính toán lớn để đảm bảo khả năng dẫn dòng; tại các vị trí dòng điện lớn, mở thêm lớp Bottom Solder Mask để phủ thiếc tăng tiết diện dẫn điện.
  • Đảm bảo khoảng cách cách điện (clearance) giữa các đường mạch có độ chênh điện áp cao ($400\text{V}$) tối thiểu là $0.25\text{mm}$.
  • Áp dụng nguyên lý nối đất hình sao (Starpoint Grounding) cho đường mạch công suất nhằm hạn chế vòng lặp mass gây nhiễu tín hiệu điều khiển.
  • Bố trí nhôm tản nhiệt chuyên dụng cho các linh kiện bán dẫn công suất sinh nhiệt ($S_1, S_2, D_1, D_2$).

Nội dung chính theo từng chương

Chương 1: Tổng quan

Chương 1 trình bày tổng quan về nhu cầu năng lượng tái tạo, vai trò trung gian của các bộ biến đổi điện tử công suất trong hệ thống pin năng lượng mặt trời nối lưới và xe điện. Phân tích hạn chế về độ lợi điện áp và hiệu suất của các bộ biến đổi DC-DC tăng áp thông thường. Trình bày chi tiết cơ chế suy hao do chuyển mạch cứng (hard-switching) và giới thiệu hai giải pháp chuyển mạch mềm ZVS và ZCS. Khẳng định tính phù hợp của kỹ thuật ZVS khi vận hành ở tần số cao nhờ khả năng tận dụng body diode và tụ điện ký sinh. Xác định rõ mục tiêu, phương pháp, phạm vi và bố cục nghiên cứu của đề tài.

Chương 2: Các mạch DC-DC tăng áp truyền thống

Chương 2 phân tích cấu tạo, nguyên lý hoạt động và dẫn xuất toán học cho hai cấu hình tăng áp kinh điển:

  • Cấu hình DC-DC tăng áp cơ bản: Gồm 1 cuộn cảm, 1 khóa bán dẫn, 1 diode và 1 tụ điện. Mạch hoạt động qua hai trạng thái (khóa dẫn $0 \to DT$ và khóa ngắt $DT \to T$). Điện áp đầu ra đạt $V_{OUT} = V_{IN} + V_L$. Độ lợi điện áp được xác lập qua nguyên lý cân bằng volt-giây trên cuộn cảm: $$G = \frac{V_{OUT}}{V_{IN}} = \frac{1}{1-D}$$
  • Cấu hình DC-DC tăng áp ghép tầng: Gồm 2 cuộn cảm ($L_1, L_2$), 2 tụ điện ($C_1, C_2$), 2 diode ($D_1, D_2$) và 2 khóa bán dẫn ($S_1, S_2$) đóng ngắt đồng thời. Điện áp ngõ ra bằng tổng điện áp nguồn và hai tụ: $V_{OUT} = V_{IN} + V_{C1} + V_{C2}$. Độ lợi điện áp đạt được: $$G = \frac{V_{OUT}}{V_{IN}} = 1 + \frac{D}{1-D} + \frac{D^2}{(1-D)^2}$$ Chương này chỉ ra rằng dù cấu hình ghép tầng cho độ lợi cao hơn cấu hình cơ bản ở cùng độ rộng xung $D$, nhưng vẫn chưa tối ưu cho các ứng dụng đòi hỏi tỉ số tăng áp vượt trội.

Chương 3: Mạch DC-DC tăng áp đề xuất

Chương 3 là trọng tâm lý thuyết và thiết kế của đồ án. Đề xuất cấu hình DC-DC tăng áp mới và phân tích chi tiết chu kỳ chuyển mạch gồm 6 chế độ hoạt động:

  • Chế độ 1 ($t_0 - t_1$): $S_1, S_2$ ngắt, Diode $D_1$ phân cực thuận, $D_2$ phân cực ngược. Khóa $S_2$ ngắt ở chế độ Quasi-ZVS nhờ tụ $C_{b2}$. Điện áp trên tụ $C_{b1}$ giảm dần về 0. Điện áp ngõ ra $V_{OUT} = V_{C1} + V_{C2}$.
  • Chế độ 2 ($t_1 - t_2$): Body diode của khóa $S_1$ phân cực thuận, điện áp rơi trên hai cực Drain-Source của $S_1$ giảm về 0.
  • Chế độ 3 ($t_2 - t_3$): Khóa $S_1$ được kích dẫn tại thời điểm điện áp bằng 0, đạt trạng thái ZVS hoàn toàn (tổn hao bật bằng 0). Cuộn cảm $L_1$ nạp năng lượng từ nguồn $V_{IN}$.
  • Chế độ 4 ($t_3 - t_4$): $S_1$ ngắt, Diode $D_2$ phân cực thuận. Khóa $S_1$ ngắt ở chế độ Quasi-ZVS nhờ tụ $C_{b1}$. Điện áp trên tụ $C_{b2}$ giảm dần về 0.
  • Chế độ 5 ($t_4 - t_5$): Body diode của khóa $S_2$ phân cực thuận nhờ năng lượng từ $L_2$ truyền sang $C_2$. Tụ $C_1$ nạp năng lượng từ nguồn $V_{IN}$ và $L_1$ qua $D_2$.
  • Chế độ 6 ($t_5 - t_6$): Khóa $S_2$ được kích dẫn ở trạng thái ZVS ($V_{DS2} = 0$). Năng lượng tiếp tục nạp vào tụ $C_1$.

Phân tích trạng thái xác lập khi bỏ qua dead time (1% chu kỳ $T$) cho thấy:

  • Điện áp trung bình trên tụ $C_1$: $V_{C1} = \frac{V_{IN}}{1-D}$
  • Điện áp trung bình trên tụ $C_2$: $V_{C2} = \frac{D \cdot V_{IN}}{(1-D)^2}$
  • Điện áp ngõ ra: $V_{OUT} = V_{C1} + V_{C2} = \frac{V_{IN}}{(1-D)^2}$
  • Độ lợi điện áp: $$G = \frac{V_{OUT}}{V_{IN}} = \frac{1}{(1-D)^2}$$

Chương 3 cũng thiết lập phương trình vi phân và biến đổi Laplace cho giai đoạn cộng hưởng trong khoảng dead time, rút ra điều kiện để đạt ZVS là dòng điện cực tiểu qua $L_2$ phải thỏa mãn $I_{L2\min} \ge k \cdot I_{L1\min}$ (với $k > 2$) và giá trị tụ $C_b$ phải thỏa mãn điều kiện phương trình điện áp có nghiệm thực. Từ các công thức giải tích và thông số thiết kế ($V_{IN} = 100\text{V}, V_{OUT} = 310\text{V}, f = 25\text{kHz}, P = 400\text{W}, R_{load} = 300\Omega$), nhóm tác giả tính toán và lựa chọn thông số linh kiện chi tiết.

Chương 4: Kết quả mô phỏng và thực nghiệm

Chương 4 trình bày toàn bộ kết quả kiểm chứng trên phần mềm PSIM và mô hình thực nghiệm phần cứng:

  • Dạng sóng điện áp và dòng điện ngõ vào, ngõ ra: Kiểm tra sự ổn định của điện áp vào $100\text{Vdc}$ và ngõ ra $310\text{Vdc}$ trên tải trở thuần $300\Omega$.
  • Dạng sóng điện áp tụ $V_{C1}, V_{C2}$ và dòng điện cuộn cảm $I_{L1}, I_{L2}$: Trùng khớp giữa lý thuyết tính toán, kết quả mô phỏng và dạng sóng đo thực tế trên oscilloscope.
  • Dạng sóng chuyển mạch của khóa $S_1$ và $S_2$: Đồ thị $V_{GS}, V_{DS}, I_{DS}$ ở các thang thời gian $4\mu\text{s}$, $200\text{ns}$ và $100\text{ns}$ chứng minh rõ ràng điện áp $V_{DS}$ đã giảm về 0 trước khi có xung kích $V_{GS}$, xác nhận trạng thái chuyển mạch ZVS khi mở van và Quasi-ZVS khi ngắt van.
  • Đồ thị hiệu suất theo công suất tải: Đo đạc và đánh giá hiệu suất của bộ chuyển đổi trên các dải công suất vận hành khác nhau.

Chương 5: Kết luận và hướng phát triển

Tổng kết các kết quả nghiên cứu đã đạt được, chỉ ra các tồn đọng về mặt kỹ thuật và đề xuất các định hướng phát triển tiếp theo cho đề tài.

Kết quả và đóng góp

Bảng tổng hợp thông số thiết kế, tính toán lý thuyết và lựa chọn linh kiện thực tế của đồ án:

Thông số / Tên linh kiện Giá trị tính toán lý thuyết Điều kiện lựa chọn thiết kế Thông số linh kiện thực tế sử dụng
Điện áp đầu vào ($V_{IN}$) $100\text{ Vdc}$ Nguồn DC ổn định $100\text{ Vdc}$
Điện áp đầu ra ($V_{OUT}$) $310\text{ Vdc}$ Tải trở $300\ \Omega, P = 400\text{W}$ $310\text{ Vdc}$
Tần số chuyển mạch ($f$) $25\text{ kHz}$ Chu kỳ $T = 40\mu\text{s}$ $25\text{ kHz}$
Cuộn cảm $L_1$ $L_1 \ge 1.2\text{ mH}$ Độ gợn dòng $\Delta i_{L1} \le k_I% \cdot I_{L1}$ $1.2\text{ mH} - 183.5\text{ m}\Omega - 15\text{ A}$
Cuộn cảm $L_2$ $L_2 \le 0.17\text{ mH}$ Đảm bảo $I_{L2\min} \ge k \cdot I_{L1\min}$ ($k > 2$) $0.168\text{ mH} - 132.3\text{ m}\Omega - 30\text{ A}$
Tụ điện $C_1$ $C_1 \ge 280\ \mu\text{F}$ $V_{C1} = 176.1\text{V}$, chọn áp chịu đựng $> 264\text{V}$ $330\ \mu\text{F} - 400\text{V}$
Tụ điện $C_2$ $C_2 \ge 39.11\ \mu\text{F}$ $V_{C2} = 134\text{V}$, chọn áp chịu đựng $> 201\text{V}$ $330\ \mu\text{F} - 400\text{V}$
Tụ cộng hưởng ($C_b$) $C_b \le 470\text{ nF}$ Thỏa mãn nghiệm Laplace giải tích $1\text{ nF}$
Diode $D_1, D_2$ $I_{RMS,D1} = 2.6\text{A}, V_{RRM} > 262\text{V}$ Chọn hệ số an toàn áp $> 1.5$ lần C4D40120H ($1200\text{V}, 128\text{A}, V_F = 1.5\text{V}$)
Khóa bán dẫn $S_1, S_2$ $V_{DS} \ge 620\text{V}, I_{RMS} \approx 4.97\text{A} / 4.88\text{A}$ Chọn hệ số an toàn áp $> 1.5$ lần C3M0040120D ($1200\text{V}, 66\text{A}, 40\text{m}\Omega$)

Kết quả chính của đồ án:

  • Xây dựng thành công cấu hình DC-DC tăng áp với độ lợi điện áp $G = \frac{1}{(1-D)^2}$, biến đổi từ nguồn đầu vào $100\text{Vdc}$ lên ngõ ra $310\text{Vdc}$ ổn định ở công suất $400\text{W}$ trên tải trở $300\Omega$.
  • Thực hiện thành công kỹ thuật chuyển mạch mềm ZVS cho cả hai khóa bán dẫn $S_1$ và $S_2$ tại thời điểm kích dẫn (điện áp $V_{DS}$ giảm về 0 trước khi có xung kích $V_{GS}$) và đạt trạng thái Quasi-ZVS tại thời điểm kích ngắt, giúp triệt tiêu tổn hao chuyển mạch bật van.
  • Chế tạo hoàn chỉnh mô hình phần cứng hoạt động ổn định bao gồm bo mạch công suất PCB 2 lớp, mạch lái Bootstrap với IC cách ly quang TLP250 và mạch điều khiển trung tâm sử dụng dsPIC30F4011.

Đóng góp của đề tài so với các nghiên cứu trước (theo công bố của tác giả):

  • Cải thiện đáng kể độ lợi điện áp so với mạch Boost cơ bản ($G = \frac{1}{1-D}$) và mạch ghép tầng ($G = 1 + \frac{D}{1-D} + \frac{D^2}{(1-D)^2}$), cho phép đạt điện áp ngõ ra cao mà không cần vận hành ở hệ số công tác $D$ quá lớn.
  • Đề xuất phương pháp tính toán tham số cộng hưởng ($L_2, C_b$) bằng công cụ toán học giải tích chính xác, tích hợp thành công ZVS cho cấu hình nửa cầu mà không cần bổ sung các mạch dập phụ trợ phức tạp.
  • Cung cấp dữ liệu thực nghiệm đối chứng chi tiết giữa lý thuyết, mô phỏng PSIM và mạch thực tế, chứng minh tính khả thi của cấu hình đề xuất.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của đề tài (được tác giả nêu trong văn bản):

  • Kỹ thuật chuyển mạch ZVS yêu cầu dòng điện qua tải tối thiểu để duy trì năng lượng cộng hưởng trên cuộn cảm $L_2$, do đó bộ chuyển đổi hoạt động không tối ưu ở điều kiện tải quá nhỏ hoặc không tải.
  • Tại thời điểm kích ngắt, các khóa bán dẫn mới chỉ đạt được trạng thái Quasi-ZVS chứ chưa đạt được chuyển mạch mềm hoàn toàn như ở thời điểm kích dẫn.
  • Mạch thực nghiệm mới chỉ vận hành ở chế độ điều khiển vòng hở (open-loop) với hệ số công tác cố định, chưa xây dựng vòng điều khiển kín (closed-loop) để tự động ổn định điện áp ngõ ra khi tải hoặc điện áp nguồn đầu vào thay đổi đột ngột.
  • Đồ án chưa thực hiện các phép đo so sánh hiệu suất định lượng trực tiếp giữa cấu hình đề xuất và các cấu hình tăng áp truyền thống trong cùng một điều kiện thử nghiệm thực tế.

Hướng nghiên cứu và phát triển tiếp theo:

  • Nghiên cứu và thiết kế thuật toán điều khiển vòng kín (như bộ điều khiển PI, điều khiển trượt hoặc điều khiển thích nghi) trên vi điều khiển dsPIC để tự động điều chỉnh độ rộng xung $D$, duy trì điện áp ngõ ra ổn định trước các biến động của nguồn cấp và tải tiêu thụ.
  • Tối ưu hóa cấu trúc mạch và thông số cộng hưởng nhằm mở rộng phạm vi đạt trạng thái chuyển mạch mềm ZVS xuống dải công suất tải thấp hơn.
  • Nghiên cứu nâng cao tần số chuyển mạch lên mức hàng trăm kHz đến MHz nhằm tiếp tục giảm thiểu kích thước và khối lượng của các linh kiện thụ động ($L, C$).

Giá trị tham khảo

Tài liệu đồ án này có giá trị tham khảo chuyên môn đối với:

  • Sinh viên, học viên cao học và giảng viên thuộc các chuyên ngành Công nghệ Kỹ thuật Điện - Điện tử, Điện Công nghiệp, Năng lượng tái tạo và Hệ thống Cơ điện tử.
  • Các kỹ sư thiết kế phần cứng điện tử công suất đang nghiên cứu các bộ chuyển đổi DC-DC tăng áp độ lợi cao cho hệ thống pin quang điện (PV inverter) và hệ thống trạm sạc, bộ chuyển đổi nguồn trên xe điện (EV).

Các nội dung có giá trị tham khảo kỹ thuật cao:

  • Phương pháp phân tích trạng thái xác lập và quy trình toán học giải tích hệ phương trình vi phân mạch cộng hưởng bằng biến đổi Laplace trong khoảng thời gian dead time.
  • Biểu thức và tiêu chí tính toán lựa chọn cuộn cảm $L_2$ ($I_{L2\min} \ge k \cdot I_{L1\min}$) và tụ snubber $C_b$ để thỏa mãn điều kiện biên ZVS.
  • Thiết kế chi tiết sơ đồ nguyên lý và layout mạch in PCB công suất cao trên Altium Designer, đặc biệt là kỹ thuật nối đất Starpoint, tạo khoảng cách cách ly an toàn $400\text{V}$, và mạch driver Bootstrap cách ly quang dùng TLP250.

Câu hỏi thường gặp

1. Độ lợi điện áp của cấu hình DC-DC đề xuất có ưu thế gì so với cấu hình tăng áp cơ bản và ghép tầng?

Cấu hình đề xuất đạt độ lợi điện áp là $G = \frac{1}{(1-D)^2}$. Trong khi đó, mạch Boost cơ bản có độ lợi $G = \frac{1}{1-D}$ và mạch Boost ghép tầng có độ lợi $G = 1 + \frac{D}{1-D} + \frac{D^2}{(1-D)^2}$. Với cùng một giá trị độ rộng xung $D$ ($0 \le D < 1$), cấu hình đề xuất luôn tạo ra điện áp ngõ ra cao hơn đáng kể, giúp hệ thống không cần phải hoạt động ở hệ số công tác cực hạn.

2. Tại sao nghiên cứu lại ưu tiên lựa chọn kỹ thuật chuyển mạch ZVS thay vì ZCS cho cấu hình này?

Kỹ thuật ZVS phù hợp và đạt hiệu suất cao hơn khi mạch vận hành ở tần số cao. Việc kích hoạt ZVS được thực hiện dễ dàng bằng cách cho body diode của MOSFET dẫn trước khi van chính mở. Ngược lại, kỹ thuật ZCS đòi hỏi phải xác định chính xác thời điểm dòng điện bằng 0 thông qua cảm biến dòng hoặc điện trở Shunt, điều này gây ra sai số đo, trễ phản hồi và làm mạch điều khiển trở nên phức tạp hơn.

3. Điều kiện cốt lõi về mặt tính toán để mạch đạt được trạng thái chuyển mạch ZVS là gì?

Điều kiện tiên quyết là giá trị cuộn cảm $L_2$ phải được chọn sao cho dòng điện cực tiểu của nó thỏa mãn $I_{L2\min} \ge k \cdot I_{L1\min}$ với hệ số $k > 2$. Điều này đảm bảo có đủ dòng điện chạy ngược qua body diode của van bán dẫn trong khoảng thời gian dead time. Đồng thời, giá trị tụ điện cộng hưởng $C_b$ phải đủ nhỏ ($C_b \le 470\text{nF}$) để điện áp tích lũy xả hết về 0 trước khi phát xung mở van.

4. Các linh kiện bán dẫn công suất và vi điều khiển cụ thể nào được sử dụng trên mô hình thực nghiệm?

Mô hình thực nghiệm sử dụng 2 khóa SiC MOSFET mã hiệu C3M0040120D ($1200\text{V}, 66\text{A}, R_{DS(on)} = 40\text{m}\Omega$), 2 SiC Schottky Diode mã hiệu C4D40120H ($1200\text{V}, 128\text{A}$), 2 IC optocoupler cách ly quang TLP250 cho mạch kích driver Bootstrap, và vi điều khiển dsPIC30F4011 của hãng Microchip lập trình bằng phần mềm CCS PIC C.

5. Khoảng thời gian dead time giữa hai khóa bán dẫn được thiết lập ở mức nào và giữ vai trò gì?

Khoảng thời gian dead time được thiết lập bằng 1% chu kỳ chuyển mạch $T$. Dead time giữ hai vai trò thiết yếu: ngăn ngừa hiện tượng trùng dẫn gây ngắn mạch nhánh nửa cầu của hai khóa $S_1$ và $S_2$, đồng thời tạo ra khoảng thời gian trễ cần thiết để quá trình cộng hưởng giữa $L_2$ và tụ $C_b$ diễn ra, đưa điện áp $V_{DS}$ về 0 và kích hoạt body diode phân cực thuận trước khi kích dẫn van.

Kết luận

Đồ án tốt nghiệp đã hoàn thành việc nghiên cứu, phân tích lý thuyết và thực nghiệm cấu hình biến đổi DC-DC tăng áp mới có độ lợi điện áp cao $G = \frac{1}{(1-D)^2}$ tích hợp kỹ thuật chuyển mạch mềm Zero Voltage Switching (ZVS). Bằng phương pháp giải tích toán học kết hợp mô phỏng trên phần mềm PSIM, đề tài đã xác lập chính xác 6 chế độ hoạt động trong chu kỳ chuyển mạch và xây dựng bộ công thức tính chọn thông số cộng hưởng $L_2, C_b$. Mô hình thực nghiệm phần cứng công suất $400\text{W}$ ($V_{IN} = 100\text{Vdc}, V_{OUT} = 310\text{Vdc}, f = 25\text{kHz}$) sử dụng vi điều khiển dsPIC30F4011 và van bán dẫn SiC MOSFET đã kiểm chứng thành công dạng sóng ZVS thực tế, xác thực tính đúng đắn của cơ sở lý thuyết đã đề xuất.