Luận văn: Mô hình RTL & Thực thi mảng tái cấu hình cho xử lý đa phương tiện

Luận văn thạc sĩ nghiên cứu mô hình hóa mức rtl và thực thi mảng phần cứng có thể tái cấu hình cấu trúc thô cho các ứng dụng xử, đánh giá hiện trạng, phân tích vấn đề, đề xuất

• Tác giả: Phan Thị Minh
• Người hướng dẫn: PTS. Nguyễn Kiêm Hùng
• Trường học: Trường – Q
• Chuyên ngành: Công nghệ Điện tử - Viễn thông
• Đề tài: Mô Hình Hóa Mức RTL Và Thực Thi Mảng Phần Cứng Có Thể Tái Cấu Hình Cấu Trúc Thô Cho Các Ứng Dụng Xử Lý Đa Phương Tiện
• Loại tài liệu: Tiểu luận
• Năm xuất bản: 2017
• Địa điểm: Hà Nội

Mục lục chi tiết

• LỜI CAM ĐOAN
• LỜI CẢM ƠN
• MỤC LỤC
• DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT
• DANH MỤC CÁC BẢNG
• DANH MỤC CÁC HÌNH VẼ, Ồ THỊ
• TÓM TẮT LUẬN VĂN
• MỞ ĐẦU
• 1.1. Lý do lựa chọn đề tài
• 1.2. Mục tiêu đề tài
• 1.3. Phương pháp nghiên cứu
• 1.4. Kết cấu luận văn
• 1. CHƯƠNG 1: LÝ THUYẾT TỔNG QUAN
• 1.1. Giới thiệu chung
• 1.2. Cấu trúc CGRA
• 1.3. Vấn đề cần giải quyết
• 2. CHƯƠNG 2: THIẾT KẾ CHI TIẾT CỦA MUSRA
• 2.1. Đặc tả kỹ thuật
• 2.2. Cấu trúc mảng phần cứng có thể tái cấu hình
• 2.3. Cấu trúc tổng thể của MUSRA
• 3. CHƯƠNG 3: KẾT QUẢ MÔ PHỎNG VÀ THỬ NGHIỆM
• 3.1. Mô hình mô phỏng của MUSRA
• 3.2. Kịch bản kiểm chứng
• 3.2.1. Phép tổng sai phân (chênh lệch) tuyệt đối (SAD)
• 3.2.2. Tổng chuyển động (Moving Sum)
• 3.2.3. Phân v hướng hai vector
• 3.3. Kết quả thực nghiệm và đánh giá
• 3.3.1. Kết quả tổng hợp phần cứng
• 3.3.2. Kết quả mô phỏng
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Tổng Quan Về Mô Hình RTL Xử Lý Đa Phương Tiện Hiện Đại

Trong bối cảnh công nghệ số phát triển mạnh mẽ, các thiết bị di động cầm tay ngày càng trở nên thông minh hơn, đòi hỏi khả năng xử lý các chức năng tính toán chuyên sâu như truyền thông, chụp ảnh, quay phim, xem truyền hình, dịch vụ định vị toàn cầu theo thời gian thực. Việc thực hiện phần cứng cho các thiết bị này là một thách thức lớn, yêu cầu giảm kích thước và công suất tiêu thụ, tăng hiệu năng xử lý, rút ngắn thời gian thiết kế và triển khai sản phẩm, đơn giản hóa quá trình nâng cấp thiết bị. Hơn nữa, khả năng hỗ trợ đa chuẩn (truyền thông hoặc mã hóa) của thiết bị cũng là một yêu cầu ngày càng phổ biến. Trong các hệ thống nhúng truyền thống, có hai phương pháp chủ yếu được sử dụng để thực thi một chức năng mong muốn: sử dụng các vi mạch tích hợp chuyên dụng ASIC (Application Specific Integrated Circuit) hoặc sử dụng các bộ vi xử lý (Processor) có thể lập trình bằng phần mềm. Tuy nhiên, cả hai phương pháp này đều không thể thỏa mãn được tất cả các yêu cầu trong việc thực thi các ứng dụng đa phương tiện thế hệ tiếp theo. Một giải pháp hứa hẹn là các hệ thống tính toán có thể tái cấu hình (Reconfigurable Computing System) [1]. Điểm khác biệt quan trọng của hệ thống này so với các hệ thống xử lý thông thường là nó sử dụng các kết cấu phần cứng có thể tái cấu hình (Reconfigurable Hardware) cho việc tăng tốc độ thực thi các phần tiêu tốn nhiều thời gian tính toán trong một thuật toán. Phần cứng có thể tái cấu hình thường được tổ chức thành một mảng các đơn vị xử lý có thể tái cấu hình RPU (Reconfigurable Processing Units) [2]. Các chức năng tính toán chuyên sâu của một thuật toán có thể được hoán chuyển vào hoặc ra khỏi mảng RPU ở thời gian chạy (cấu hình động) hoặc ở thời gian biên dịch (cấu hình tĩnh). Ưu điểm lớn nhất của khả năng tái cấu hình động là nó cho phép tăng mật độ chức năng hiệu dụng của các ứng dụng được ánh xạ lên một đơn vị tài nguyên phần cứng [3]. Nói cách khác, kỹ thuật này cho phép hệ thống xử lý có thể thực hiện cùng một số lượng ứng dụng với lượng tài nguyên phần cứng ít hơn khi dùng các mạch ASIC riêng biệt. Theo tài liệu nghiên cứu của Phan Thị Minh năm 2017.

1.1. Vai Trò Của Mô Hình RTL Trong Thiết Kế Phần Cứng Hiện Đại

Mô hình RTL (Register Transfer Level) đóng vai trò quan trọng trong thiết kế phần cứng hiện đại, đặc biệt là trong các hệ thống xử lý đa phương tiện. RTL là một phương pháp mô tả mạch số bằng cách mô tả luồng dữ liệu giữa các thanh ghi và các hoạt động logic được thực hiện trên dữ liệu đó. Đây là một mức trừu tượng cao hơn so với mô tả mạch ở mức cổng logic, giúp đơn giản hóa quá trình thiết kế, kiểm tra và mô phỏng. Trong ngữ cảnh xử lý đa phương tiện, mô hình RTL cho phép các kỹ sư thiết kế các mạch FPGA, SoC hoặc ASIC một cách hiệu quả hơn, tối ưu hóa hiệu năng và giảm thiểu tiêu thụ năng lượng. Sử dụng Verilog, VHDL, hoặc SystemVerilog trong giai đoạn thiết kế RTL giúp tạo ra các hệ thống có thể tái cấu hình và thích ứng với các thuật toán xử lý tín hiệu phức tạp.

1.2. Ứng Dụng Mảng Tái Cấu Hình CGRA Trong Xử Lý Đa Phương Tiện

Mảng tái cấu hình cấu trúc thô (CGRA) là một kiến trúc tính toán linh hoạt, cho phép các kỹ sư thiết kế các hệ thống có thể thích ứng với nhiều thuật toán xử lý đa phương tiện khác nhau. CGRA bao gồm một mảng các phần tử xử lý (PE) có thể được cấu hình để thực hiện các phép toán khác nhau, và một mạng lưới kết nối cho phép dữ liệu được truyền giữa các PE. Kiến trúc này đặc biệt hữu ích trong việc tăng tốc các ứng dụng xử lý tín hiệu, hình ảnh, và video, nơi các thuật toán có thể thay đổi hoặc cần được tối ưu hóa để đạt được hiệu năng cao hơn. Việc sử dụng CGRA giúp giảm thiểu thời gian thiết kế, tăng tính linh hoạt và giảm chi phí so với việc sử dụng các mạch ASIC cố định. Các nghiên cứu cho thấy, tích hợp Reconfigurable Computing giúp cải thiện hiệu năng đáng kể.

II. Thách Thức Khi Thiết Kế Mảng Tái Cấu Hình Cho Xử Lý Video

Việc thiết kế mảng tái cấu hình (Reconfigurable Computing) cho xử lý video và đa phương tiện đặt ra nhiều thách thức đáng kể. Các thách thức này bao gồm việc đảm bảo hiệu năng cao, tiêu thụ năng lượng thấp, tính linh hoạt và khả năng thích ứng với các tiêu chuẩn và thuật toán thay đổi liên tục. Cần phải tối ưu hóa kiến trúc phần cứng, cấu trúc kết nối, và các thuật toán lập lịch để đạt được hiệu suất tối ưu. Các bài toán về băng thông, độ trễ và quản lý bộ nhớ cũng cần được giải quyết một cách hiệu quả. Bên cạnh đó, việc tích hợp các công cụ thiết kế và mô phỏng để hỗ trợ quá trình phát triển cũng là một yếu tố quan trọng. Thiết kế cần đáp ứng các yêu cầu khắt khe về Real-Time Processing.

2.1. Tối Ưu Hóa Hiệu Năng Xử Lý Với FPGA SoC

Để đạt được hiệu năng xử lý cao trong các ứng dụng xử lý video, việc sử dụng các kiến trúc như FPGA và SoC (System-on-Chip) là rất quan trọng. FPGA cho phép các kỹ sư tùy chỉnh phần cứng để thực hiện các thuật toán xử lý video một cách song song, giúp tăng tốc độ xử lý và giảm độ trễ. SoC tích hợp nhiều thành phần khác nhau, bao gồm bộ xử lý, bộ nhớ, và các khối IP chuyên dụng, trên một chip duy nhất, giúp giảm kích thước và tiêu thụ năng lượng. Việc tối ưu hóa hiệu năng đòi hỏi phải xem xét kỹ lưỡng các yếu tố như cấu trúc bộ nhớ, kết nối giữa các thành phần, và các thuật toán lập lịch. Hardware Acceleration là một phương pháp hiệu quả để tăng tốc độ xử lý các tác vụ tính toán chuyên sâu trong xử lý video.

2.2. Quản Lý Năng Lượng Hiệu Quả Cho Ứng Dụng Di Động

Trong các ứng dụng di động, quản lý năng lượng là một yếu tố quan trọng cần được xem xét. Các thiết bị di động có nguồn năng lượng hạn chế, do đó cần phải thiết kế các hệ thống xử lý video có khả năng tiêu thụ năng lượng thấp mà vẫn đảm bảo hiệu năng chấp nhận được. Các kỹ thuật như giảm điện áp, tắt các khối không sử dụng, và sử dụng các thuật toán lập lịch năng lượng hiệu quả có thể giúp giảm thiểu tiêu thụ năng lượng. Low Power Design là một lĩnh vực nghiên cứu quan trọng trong thiết kế phần cứng cho các thiết bị di động. Đảm bảo hoạt động lâu dài của thiết bị là yếu tố quan trọng nhất.

2.3. Tính Linh Hoạt Khả Năng Thích Ứng Với Tiêu Chuẩn Video Mới

Các tiêu chuẩn video và các thuật toán xử lý video liên tục thay đổi, do đó cần phải thiết kế các hệ thống có tính linh hoạt và khả năng thích ứng cao. Mảng tái cấu hình (Reconfigurable Computing) cho phép các kỹ sư cập nhật và sửa đổi phần cứng để hỗ trợ các tiêu chuẩn mới hoặc các thuật toán cải tiến. Việc sử dụng các công cụ thiết kế và mô phỏng mạnh mẽ cũng giúp đơn giản hóa quá trình phát triển và kiểm tra các hệ thống xử lý video linh hoạt. Khả năng thích ứng nhanh chóng với các tiêu chuẩn video mới là yếu tố sống còn trong ngành công nghiệp này.

III. Giải Pháp Mô Hình MUSRA Cho Xử Lý Đa Phương Tiện Tối Ưu

Mô hình MUSRA (Multimedia Specific Reconfigurable Architecture) là một giải pháp tiềm năng để giải quyết các thách thức trong thiết kế mảng tái cấu hình cho xử lý đa phương tiện. MUSRA là một kiến trúc tái cấu hình cấu trúc thô (CGRA) được tối ưu hóa cho các ứng dụng xử lý tín hiệu, hình ảnh và video. Kiến trúc này bao gồm một mảng các phần tử xử lý (PE) có thể được cấu hình để thực hiện các phép toán khác nhau, và một mạng lưới kết nối cho phép dữ liệu được truyền giữa các PE. MUSRA được thiết kế để tận dụng tính song song trong các thuật toán xử lý đa phương tiện, giúp tăng tốc độ xử lý và giảm độ trễ. MUSRA tận dụng tối đa Parallel Processing.

3.1. Kiến Trúc Chi Tiết Của Mô Hình MUSRA RCA FIFO GRF

Kiến trúc của MUSRA bao gồm các thành phần chính như mảng tính toán có thể tái cấu hình RCA (Reconfigurable Computing Array), các bộ đệm FIFO (Input_FIFO/ Output_FIFO) cho việc nhập/xuất dữ liệu, tệp các thanh ghi toàn cục (GRFs: Global Register Files), bộ nhớ và hệ thống mạch điều khiển cho dữ liệu (Data memory) và thông tin cấu hình (Context memory), và đơn vị điều khiển (Controller). Dữ liệu vào/ra của mảng RCA được xếp hàng đợi bởi các bộ đệm FIFO độ sâu 32 hàng với băng thông là 256 bit. Thông qua hệ thống chuyển mạch (crossbar switch) trong RCA, dữ liệu từ INPUT_FIFO có thể quảng bá tới mọi RC, trong khi thông qua OUTPUT_SWITCH dữ liệu đã được xử lý bởi RCA được xuất tới OUTPUT_FIFO hoặc ghi vào GRF.

3.2. Các Chức Năng Tính Toán Được Hỗ Trợ Bởi MUSRA ALU MUL

MUSRA hỗ trợ một loạt các chức năng tính toán quan trọng cho xử lý đa phương tiện, bao gồm các phép toán số học và logic cơ bản, phép nhân, phép dịch, phép so sánh và các phép toán đặc biệt như tổng sai phân tuyệt đối (SAD). Các phần tử xử lý (PE) trong MUSRA được trang bị các đơn vị tính toán số học và logic (ALU) và các bộ nhân (MUL) hiệu năng cao, cho phép thực hiện các phép toán phức tạp một cách nhanh chóng. Các chức năng này có thể được cấu hình linh hoạt để phù hợp với các thuật toán xử lý đa phương tiện khác nhau. Đảm bảo hiệu năng High Performance Computing.

3.3. Phương Pháp Cấu Hình Động Cho Mảng RCA Trong MUSRA

MUSRA hỗ trợ cấu hình động, cho phép các kỹ sư thay đổi cấu hình của mảng RCA trong thời gian chạy. Điều này cho phép hệ thống thích ứng với các thuật toán xử lý đa phương tiện khác nhau hoặc tối ưu hóa hiệu năng cho các tác vụ cụ thể. Phương pháp cấu hình động đòi hỏi phải có một bộ điều khiển hiệu quả và một giao diện cấu hình linh hoạt. Các kỹ thuật như cấu hình lại từng phần (Partial Reconfiguration) và cấu hình lại động (Dynamic Reconfiguration) có thể giúp giảm thiểu thời gian cấu hình lại và tăng hiệu năng tổng thể của hệ thống.

IV. Ứng Dụng Thực Tế Kết Quả Nghiên Cứu Mô Hình MUSRA

Để đánh giá hiệu năng của mô hình MUSRA, các nhà nghiên cứu đã thực hiện một số ứng dụng thực tế và tiến hành các thí nghiệm mô phỏng. Các ứng dụng này bao gồm xử lý tín hiệu, xử lý ảnh và xử lý video. Các kết quả cho thấy rằng MUSRA có thể đạt được hiệu năng cao hơn so với các kiến trúc truyền thống, đặc biệt là trong các ứng dụng yêu cầu xử lý song song và tính linh hoạt cao. Ví dụ, MUSRA có thể được sử dụng để tăng tốc các thuật toán mã hóa và giải mã video, lọc ảnh và nhận dạng đối tượng. Application-Specific Integrated Circuit (ASIC) được thay thế bằng MUSRA để tăng tính linh hoạt.

4.1. Phép Tổng Sai Phân Tuyệt Đối SAD Ước Lượng Chuyển Động

Phép tổng sai phân tuyệt đối (SAD) là một phép toán quan trọng trong ước lượng chuyển động, một kỹ thuật được sử dụng rộng rãi trong nén video và các ứng dụng thị giác máy tính. SAD được sử dụng để đo lường sự tương đồng giữa hai khối ảnh, và có thể được tính toán hiệu quả trên MUSRA bằng cách sử dụng các phần tử xử lý song song. Các kết quả nghiên cứu cho thấy rằng MUSRA có thể tăng tốc độ tính toán SAD đáng kể so với các kiến trúc truyền thống.

4.2. Tổng Chuyển Động Moving Sum Trong Xử Lý Tín Hiệu

Tổng chuyển động (Moving Sum) là một phép toán cơ bản trong xử lý tín hiệu, được sử dụng để làm mịn tín hiệu và loại bỏ nhiễu. MUSRA có thể thực hiện tổng chuyển động hiệu quả bằng cách sử dụng các thanh ghi cục bộ để lưu trữ các giá trị trước đó của tín hiệu. Các kết quả mô phỏng cho thấy rằng MUSRA có thể đạt được hiệu năng cao trong các ứng dụng xử lý tín hiệu thời gian thực.

4.3. Tích Chập Convolution Ứng Dụng Bộ Lọc FIR Trong Ảnh

Tích chập (Convolution) là một phép toán quan trọng trong xử lý ảnh và xử lý tín hiệu, được sử dụng để lọc ảnh, làm mờ ảnh, và phát hiện cạnh. MUSRA có thể thực hiện tích chập hiệu quả bằng cách sử dụng các phần tử xử lý song song và các bộ nhớ cục bộ. Các kết quả nghiên cứu cho thấy rằng MUSRA có thể tăng tốc độ tính toán tích chập đáng kể, cho phép thực hiện các ứng dụng xử lý ảnh thời gian thực. Ứng dụng bộ lọc FIR (Finite Impulse Response) giúp tăng cường chất lượng ảnh.

V. Đánh Giá Ưu Điểm Của Mô Hình RTL Mảng Tái Cấu Hình

Sử dụng mô hình RTL (Register Transfer Level) và mảng tái cấu hình (Reconfigurable Computing) trong thiết kế hệ thống xử lý đa phương tiện mang lại nhiều ưu điểm. Mô hình RTL cho phép các kỹ sư thiết kế các mạch số phức tạp một cách hiệu quả hơn, tối ưu hóa hiệu năng và giảm thiểu tiêu thụ năng lượng. Mảng tái cấu hình cho phép các hệ thống thích ứng với các thuật toán xử lý đa phương tiện khác nhau hoặc tối ưu hóa hiệu năng cho các tác vụ cụ thể. Bên cạnh đó, việc sử dụng các công cụ thiết kế và mô phỏng mạnh mẽ giúp đơn giản hóa quá trình phát triển và kiểm tra các hệ thống xử lý đa phương tiện linh hoạt. Performance Evaluation là một phần quan trọng để đảm bảo chất lượng hệ thống.

5.1. Tối Ưu Hóa Latency Throughput Trong Xử Lý Đa Phương Tiện

Tối ưu hóa độ trễ (Latency) và thông lượng (Throughput) là hai mục tiêu quan trọng trong thiết kế hệ thống xử lý đa phương tiện. Độ trễ là thời gian cần thiết để một tác vụ được hoàn thành, trong khi thông lượng là số lượng tác vụ có thể được thực hiện trong một đơn vị thời gian. Bằng cách sử dụng mô hình RTL và mảng tái cấu hình, các kỹ sư có thể tối ưu hóa cả độ trễ và thông lượng, đảm bảo rằng hệ thống có thể xử lý các ứng dụng đa phương tiện một cách hiệu quả. Latency Optimization giúp cải thiện trải nghiệm người dùng.

5.2. Khả Năng Tái Sử Dụng Dữ Liệu Giảm Băng Thông Truy Cập

Một ưu điểm quan trọng của mô hình MUSRA là khả năng tái sử dụng dữ liệu giữa các lần lặp liên tiếp, giúp giảm băng thông truy cập bộ nhớ. Bằng cách lưu trữ các giá trị trước đó của tín hiệu trong các thanh ghi cục bộ, MUSRA có thể tránh việc phải đọc lại dữ liệu từ bộ nhớ bên ngoài, giúp tăng tốc độ xử lý và giảm tiêu thụ năng lượng. Khả năng này đặc biệt quan trọng trong các ứng dụng xử lý tín hiệu thời gian thực, nơi băng thông truy cập bộ nhớ có thể là một nút thắt cổ chai.

VI. Kết Luận Hướng Phát Triển Của Mô Hình RTL Cho Xử Lý Ảnh

Mô hình RTL (Register Transfer Level) và mảng tái cấu hình (Reconfigurable Computing) là các công cụ mạnh mẽ để thiết kế các hệ thống xử lý đa phương tiện hiệu năng cao và linh hoạt. Mô hình MUSRA là một ví dụ về cách các công cụ này có thể được sử dụng để tạo ra các kiến trúc tái cấu hình cấu trúc thô (CGRA) được tối ưu hóa cho các ứng dụng xử lý tín hiệu, hình ảnh và video. Trong tương lai, các nhà nghiên cứu có thể tiếp tục khám phá các phương pháp mới để tối ưu hóa kiến trúc MUSRA và mở rộng phạm vi ứng dụng của nó. Architecture Exploration là một lĩnh vực nghiên cứu đầy hứa hẹn.

6.1. Tích Hợp Trí Tuệ Nhân Tạo AI Vào Mảng Tái Cấu Hình

Một hướng phát triển tiềm năng là tích hợp trí tuệ nhân tạo (AI) vào mảng tái cấu hình. AI có thể được sử dụng để tự động tối ưu hóa cấu hình của mảng tái cấu hình cho các ứng dụng cụ thể, giúp tăng hiệu năng và giảm độ trễ. Ngoài ra, AI có thể được sử dụng để phát triển các thuật toán xử lý đa phương tiện mới, có khả năng thích ứng với các điều kiện thay đổi. Adaptive Computing giúp cải thiện hiệu năng hệ thống theo thời gian.

6.2. Thiết Kế Hệ Thống Xử Lý Đa Phương Tiện Tiết Kiệm Năng Lượng

Trong tương lai, các thiết bị di động sẽ ngày càng trở nên phổ biến, do đó cần phải thiết kế các hệ thống xử lý đa phương tiện có khả năng tiêu thụ năng lượng thấp. Các nhà nghiên cứu có thể tiếp tục khám phá các kỹ thuật mới để giảm tiêu thụ năng lượng, chẳng hạn như giảm điện áp, tắt các khối không sử dụng, và sử dụng các thuật toán lập lịch năng lượng hiệu quả. Power Consumption Analysis là một bước quan trọng trong quá trình thiết kế.

6.3. Ứng Dụng Custom Computing Trong Hệ Thống Nhúng

Custom Computing là hướng phát triển đầy tiềm năng, có thể đem lại hiệu năng cao với chi phí năng lượng thấp. Bằng cách tùy biến phần cứng, hệ thống có thể được tối ưu hóa cho một tập các ứng dụng cụ thể, và giảm đáng kể lượng tài nguyên phần cứng cần thiết so với các hệ thống đa năng.

Trích đoạn nội dung tài liệu

QU Ƣ N Ọ N N PHAN THỊ MINH MÔ HÌNH HÓA MỨC RTL VÀ THỰC THI MẢNG PHẦN CỨNG CÓ THỂ TÁI CẤU HÌNH CẤU TRÚC THÔ CHO CÁC ỨNG DỤNG XỬ LÝ A P ƢƠN N L N N N N N Ử- ỄN NG N - 2017 TIEU LUAN MOI download : [e-mail] QU Ƣ N Ọ N N PHAN THỊ MINH MÔ HÌNH HÓA MỨC RTL VÀ THỰC THI MẢNG PHẦN CỨNG CÓ THỂ TÁI CẤU HÌNH CẤU TRÚC THÔ CHO CÁC ỨNG DỤNG XỬ LÝ A P ƢƠN N g nh: ng nghệ iện tử - Viễn thông huy n ng nh: ỹ thuật điện tử Mã số: 60520203 L N N N N N Ử- ỄN N N Ƣ Ƣ N N OA Ọ NGUYỄN KIÊM HÙNG N - 2017 TIEU LUAN MOI download : [e-mail] L AM OAN T i xin cam đoan: Bản luận văn tốt nghiệp này là công trình nghiên cứu thực sự của cá nhân tôi, được thực hiện dựa tr n cơ sở nghiên cứu lý thuyết, thực tế dưới sự hướng dẫn của TS.Nguyễn Kiêm Hùng. Các số liệu, kết luận của luận văn l trung thực, dựa trên sự nghiên cứu những mô hình, thành quả đã đạt được của các nước trên thế giới và trải nghiệm của bản thân, chưa từng được công bố dưới bất kỳ hình thức n o trước khi trình, bảo vệ trước “ ội đồng đánh giá luận văn thạc sỹ kỹ thuật”. Một lần nữa tôi xin khẳng định về sự trung thực của lời cam kết. Hà nội, Ngày ….

tháng 09 năm 2017 Người cam đoan Phan Thị Minh TIEU LUAN MOI download : [e-mail] L ẢM ƠN T i xin chân th nh cảm ơn TS. guyễn i m ùng đã tận tình giúp đỡ, chỉ bảo hướng dẫn t i trong suốt thời gian thực hiện luận văn tốt nghiệp. ng trình n y được t i trợ một phần từ đề t i cấp Q , Mã số đề tài: QG. Mặc dù có nhiều cố gắng, nhưng vì thời gian có hạn v vốn kiến thức còn rất hạn chế n n c ng trình còn nhiều thiếu sót.

Vì vậy, t i rất mong nhận được sự đóng góp, chỉ bảo của các thầy c v các bạn. Tôi xin chân th nh cảm ơn! TIEU LUAN MOI download : [e-mail] MỤ LỤ MỤ LỤ DANH MỤC CÁC KÝ HI U VÀ CHỮ VIẾT TẮT DANH MỤC CÁC BẢNG DANH MỤC CÁC HÌNH VẼ, Ồ THỊ TÓM TẮT LU N N MỞ ẦU. 1 Lý do lựa chọn đề tài .1 Mục tiêu đề tài .3 Phƣơng pháp nghiên cứu .3 Kết cấu luận văn .3 ƢƠN 1 LÝ THUYẾT TỔNG QUAN .1 Giới thiệu chung .2 Cấu trúc CGRA .3 Vấn đề cần giải quyết .8 ƢƠN 2 THIẾT KẾ CHI TIẾT CỦA MUSRA. 10 2 1 ặc tả kỹ thuật .2 Cấu trúc mảng phần cứng có thể tái cấu hình .1 Cấu trúc tổng thể của MUSRA.16 ƢƠN 3 KẾT QUẢ MÔ PHỎNG VÀ THỬ NGHI M .1 Mô hình mô phỏng của MUSRA .2 Kịch bản kiểm chứng .1 Phép tổng sai phân (chênh lệch) tuyệt đối (SAD) .2 Tổng chuyển động (Moving Sum) .3 hân v hướng hai vector .3 Kết quả thực nghiệm và đánh giá .1 Kết quả tổng hợp phần cứng.2 Kết quả mô phỏng.

41 TÀI LI U THAM KHẢO. 42 TIEU LUAN MOI download : [e-mail] DANH MỤC CÁC KÝ HI U VÀ CHỮ VIẾT TẮT Thuật ngữ TT Thuật ngữ viết đầy đủ Ý nghĩa viết tắt Application-Specific Integrated Mạch tích hợp chuyên 1. ASIC Circuit dụng Coarse Grain Reconfigurable Cấu trúc tái cấu hình lõi 2. CGRA Architectures thô 3.

CPU Central Processing Unit ơn vị xử lý trung tâm 4. DMA Direct Memory Access Truy cập bộ nhớ trực tiếp 5. DFG Data Flow Graph Sơ đồ luồng dữ liệu 6. FIFO First In, First Out Field-Programmable Gate Mảng cổng lập trình được 7.

FPGA Array dưới dạng trường Multiple Instruction, Multiple Xử lý đa lệnh đa dữ liệu 8. MIMD Data Mảng các phần tử xử lý Multimedia Specific có thể tái cấu hình kiến 9. MURSA Reconfigurable Architecture trúc thô ứng dụng cho xử lý đa phương tiện 10. PE Processing Element Phần tử xử lý Single Instruction, Multiple Xử lý đơn lệnh, đa dữ liệu 11.

SoC System on Chip Hệ thống trên chip RCA Reconfigurable ell rray Mảng phần tử tái cấu hình Mức chuyển giao thanh 13. RTL Register Transfer Level ghi 14. VLIW Very Long Instruction Word Từ lệnh rất dài TIEU LUAN MOI download : [e-mail] DANH MỤC CÁC BẢNG Bảng 2- 1: ác phép tính được hỗ trợ bởi RCA. 12 Bảng 2-2: Tín hiệu v o ra của khối R 8 8.

17 Bảng 2-3 Tín hiệu v o ra của khối R. 19 Bảng 2-4: Mô tả các tín hiệu của RC.21 Bảng 2-5: ịnh nghĩ th ng tin cấu hình nguồn dữ liệu lối vào mỗi RC.23 Bảng 2-6: Mô tả các tín hiệu của PE.24 Bảng 2-7: Mô tả các tín hiệu vào ra của Datapath.25 Bảng 2-8: Mô tả các phép toán được thực hiện trên khối ALU .26 Bảng 2-9: Mô tả tín hiệu của thanh ghi cục bộ LOR.31 Bảng 2-10: Mô tả các tín hiệu của Router_A. 31 Bảng 2-11: Mô tả các tín hiệu của Router_B. 32 Bảng 3- 1 Kết quả tổng hợp mảng RCA8×8 trên công nghệ FPGA Virtex-7 ((xc7vx485t).38 Bảng 3- 2 Thời gian thực thi các vòng lặp kernel trên các nền tảng tính toán khác nhau.39 TIEU LUAN MOI download : [e-mail] DANH MỤC CÁC HÌNH VẼ, Ồ THỊ Hình 1- 1 Cấu trúc chung của một mảng phần cứng tái cấu hình cấu trúc thô.6 Hình 2- 1: Biểu diễn DFG cho một vòng lặp đơn giản.11 Hình 2- 2: Lập lịch sự cấu hình và thực thi của một vòng lặp trên MUSRA.11 Hình 2- 3: Cấu trúc của MUSRA.15 Hình 2- 4: Tổ chức của FIFO.16 Hình 2- 5: Cấu trúc TOP-DOWN của mảng RCA.17 Hình 2- 6: Cấu trúc của một phần tử RC.20 Hình 2- 7: ịnh dạng thông tin cấu hình các phần A, B, C.22 Hình 2- 8: Cấu trúc của một PE.24 Hình 2- 9: Giao diện vào/ra của datapath.

Sơ đồ thiết kế các khối thực hiện các phép tính trên datapath.26 Hình 2- 11: Khối ALU.27 Hình 2- 12: ơn vị chức năng DD/SUB thực hiện phép tính cộng và trừ hai số 16- bit.27 Hình 2- 13: Cấu trúc của bộ cộng lai ghép HBD_ADDER.28 Hình 2- 14: Bộ cộng CLA 4-bit.28 Hình 2- 15: Sơ đồ cấu trúc phần cứng của bộ nhân Baugh-Wooley [15]. Bộ nhân MUL 4 bít [15].30 Hình 2- 17: Sơ đồ thực hiện khối ABS. Mô hình mô phỏng RCA của MUSR trong m i trường ModelSim. (a) DFG và (b) Tổ chức dữ liệu cho quá trình tính toán trên MUSRA.

Ánh xạ tổng chuyển động trên một cửa sổ trượt với độ dài N=10. DFG (a), Ánh xạ của DFG trên MUSRA (b), và sự thực thi được đường ống hóa (c) của phép nhân ma trận - vectơ.36 Hình 3- 5: DFG thực hiện một bộ lọc FIR bậc 4. Kết quả mô phỏng của khối ước lượng chuyển động (a) và bộ lọc FIR (b) sử dụng mô hình RTL của MUSRA.39 TIEU LUAN MOI download : [e-mail] TÓM TẮT LU N N Luận văn m tả thiết kế một cấu trúc tái cấu hình cấu trúc thô ứng dụng cho xử lý đa phương tiện gọi tắt là MUSRA (Multimedia Specific Reconfigurable Architecture). Cấu trúc này được sử dụng để tăng tốc độ tính toán cho các nhiệm vụ tính toán chuyên sâu trong một thuật toán bằng việc khai thác nhiều mức cơ chế song song trong một thuật toán.

Cấu trúc hỗ trợ khả năng tái cấu hình động bằng việc cho phép kết cấu phần cứng tái cấu hình lại để thực hiện các chức năng khác nhau ngay cả khi hệ thống đang l m việc. Cấu trúc đề xuất được mô hình hoá ở mức truyền thanh ghi RTL (Register Transfer Level) sử dụng ngôn ngữ VHDL. Một vài ví dụ benchmark cũng đã được ánh xạ lên cấu trúc MUSRA để đánh giá độ linh hoạt và hiệu năng cao của hệ thống. Thiết kế đã được mô hình hóa bằng ngôn ngữ V D (trong đó R của MUSR được thiết kế dưới dạng RTL) và tiến hành mô phỏng, so sánh với các phương thức thực hiện khác.

Các kết quả thực nghiệm chỉ ra rằng thiết kế đáp ứng được yêu cầu cơ bản đặt ra ban đầu: như tăng tốc độ tính toán cho các vòng lặp; khả năng tái hình linh hoạt các vòng lặp khác nhau có thể sử dụng cho một số phép toán thường dùng trong xử lý đa phương tiện trong truyền thông. ác module được tham số hóa, dễ dàng mở rộng thiết kế theo các phương án kết nối khác nhau, trong đó lõi R của MUSR được thiết kế với khả năng có thể mở rộng kích thước theo cả 2 chiều. TIEU LUAN MOI download : [e-mail] MỞ ẦU Lý do lựa chọn đề tài Xu hướng phát triển khoa học công nghệ những năm qua chỉ ra rằng các thiết bị di động cầm tay ngày càng trở n n th ng minh hơn, mật độ tích hợp các ứng dụng chức năng ng y c ng cao hơn. ác thiết bị n y nói chung đều yêu cầu khả năng xử lý các chức năng tính toán chuy n sâu như truyền thông, chụp ảnh, quay phim, xem truyền hình, dịch vụ định vị toàn cầu,… theo thời gian thực.

Thực hiện phần cứng cho các thiết bị như vậy luôn là một thách thức đối với nhà thiết kế bởi các yêu cầu khắt khe như giảm kích thước và công suất tiêu thụ của chip, tăng hiệu năng xử lý, rút ngắn thời gian thiết kế và triển khai sản phẩm, đơn giản hóa quá trình nâng cấp thiết bị sau bán h ng,… Th m v o đó khả năng hỗ trợ đa chuẩn (truyền thông hoặc mã hóa) của thiết bị cũng l y u cầu ngày càng phổ biến bởi nó cho phép giảm giá thành tích hợp sản phẩm cũng như cho phép khách h ng có thể nhận được nhiều loại hình dịch vụ từ các nhà cung cấp dịch vụ khác nhau trên cùng một thiết bị. Nói chung, trong các hệ thống nhúng truyền thống có hai phương pháp chủ yếu được sử dụng cho việc thực thi một chức năng mong muốn. Một phương pháp l sử dụng các vi mạch tích hợp chuyên dụng ASIC (Application Specific Integrated Circuit). Phương pháp thứ hai là sử dụng các bộ vi xử lý (Processor) có thể lập trình bằng phần mềm.

Tuy nhiên, cả hai phương pháp tr n đều không thể thỏa mãn được tất cả các yêu cầu như chỉ ra ở trên trong việc thực thi các ứng dụng đa phương tiện thế hệ tiếp theo. Một giải pháp rất hứa hẹn cho việc giải quyết vấn đề nêu trên là các hệ thống tính toán có thể tái cấu hình (Reconfigurable Computing System)[1].