Mô Hình Giảng Dạy Vi Mạch Số: Đồ Án Tốt Nghiệp Ngành Điện Tử

Tài liệu nghiên cứu Thi công mô hình giảng dạy vi mạch số, tổng hợp lý thuyết và thực hành, cung cấp kiến thức chuyên sâu về ., phục vụ nghiên cứu và ứng dụng thực tiễn

• Trường học: Trường Đại Học Điện Tử
• Chuyên ngành: Điện Tử
• Đề tài: Mô Hình Giảng Dạy Vi Mạch Số: Đồ Án Tốt Nghiệp Ngành Điện Tử
• Loại tài liệu: Đồ án tốt nghiệp

Mục lục chi tiết

• LỜI MỞ ĐẦU
• LỜI CẢM TẠ
• 1. CHƯƠNG I: GIỚI THIỆU CÁC CỔNG LOGIC CƠ BẢN
• 1.1. GIỚI THIỆU VỀ YLM
• 1.2. CÁC CỔNG LOGIC CƠ BẢN
• 1.2.1. Cổng logic VÀ (AND)
• 1.2.2. Cổng logic HOẶC (OR)
• 1.2.3. Cổng logic KHÔNG (NOT)
• 1.2.4. Cổng logic NAND và NOR
• 1.2.5. Hàm logic EXOR và EXNOR
• 1.3. BIẾN ĐỔI CÁC HÀM QUAN HỆ RA HÀM LOGIC NAND, NOR
• 2. CHƯƠNG II: MẠCH LOGIC TỔ HỢP
• 2.1. ĐẶC ĐIỂM CƠ BẢN CỦA MẠCH TỔ HỢP
• 2.2. PHƯƠNG PHÁP BIỂU THỊ VÀ PHÂN TÍCH CHỨC NĂNG LOGIC
• 2.3. PHƯƠNG PHÁP THIẾT KẾ LOGIC MẠCH TỔ HỢP
• 2.3.1. Phân tích yêu cầu
• 2.3.2. Lập bảng sự thật
• 2.3.3. Tiến hành đơn giản hóa
• 3. CHƯƠNG III: FLIPFLOP
• 3.1. ĐỊNH NGHĨA
• 3.2. PHÂN LOẠI
• 3.3. FLIPFLOP CHU TỔ
• 3.4. FLIPFLOP RS
• 4. CHƯƠNG IV: MẠCH ĐẾM
• 4.1. PHÂN LOẠI
• 5. CHƯƠNG V: THANH GHI
• 5.1. GIỚI THIỆU KHỐI NGUỒN
• 5.2. GIỚI THIỆU CÁC LOẠI DAO ĐỘNG
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Khám phá mô hình giảng dạy vi mạch số Nền tảng đồ án điện tử

Mô hình giảng dạy vi mạch số là một công cụ không thể thiếu trong quá trình đào tạo ngành Kỹ thuật Điện tử. Nó đóng vai trò cầu nối quan trọng giữa lý thuyết hàn lâm và kỹ năng thực hành, giúp sinh viên củng cố kiến thức và hiểu sâu hơn về hoạt động của các mạch logic. Như được nhấn mạnh trong tài liệu gốc của đồ án tốt nghiệp năm 2001, "Việc giảng dạy và học môn học vi mạch số sẽ đạt được hiệu quả khi có mô hình để học và thực hành trên mô hình đó". Mục đích chính của một đồ án tốt nghiệp ngành điện tử về chủ đề này là thiết kế và thi công một bộ công cụ học tập hữu hiệu. Mô hình này không chỉ dừng lại ở việc minh họa các cổng logic cơ bản mà còn phải có khả năng triển khai các mạch logic tổ hợp và mạch logic tuần tự phức tạp hơn. Một báo cáo đồ án tốt nghiệp thành công cần chứng minh được tính ứng dụng, khả năng mở rộng và hiệu quả sư phạm của mô hình. Việc lựa chọn công nghệ, từ các IC số rời rạc truyền thống đến các bo mạch phát triển hiện đại như FPGA, sẽ quyết định trực tiếp đến phạm vi và chiều sâu của đề tài. Về cơ bản, một mô hình giảng dạy vi mạch số chất lượng cao phải đảm bảo tính trực quan, dễ thao tác và có khả năng tái cấu trúc để thực hiện nhiều bài thí nghiệm khác nhau, từ đó trang bị cho sinh viên nền tảng vững chắc trước khi tốt nghiệp.

1.1. Tầm quan trọng của kit thực hành trong môn học vi mạch số

Lý thuyết vi mạch số bao gồm nhiều khái niệm trừu tượng như đại số Boole, bảng sự thật và máy trạng thái. Nếu không có công cụ thực hành, sinh viên khó có thể hình dung được cách các tín hiệu logic 0 và 1 thực sự hoạt động trong một mạch điện. Một kit thực hành vi mạch số vật lý cho phép sinh viên trực tiếp lắp ráp, kiểm tra và gỡ lỗi các thiết kế của mình. Quá trình này giúp chuyển hóa kiến thức từ sách vở thành kinh nghiệm thực tiễn, củng cố sự hiểu biết về hoạt động của từng linh kiện và sự tương tác giữa chúng trong một hệ thống nhúng hoàn chỉnh. Hơn nữa, việc thực hành còn giúp phát triển các kỹ năng quan trọng khác như kỹ năng hàn mạch, đo lường và phân tích lỗi.

1.2. Mục tiêu cốt lõi của một đồ án tốt nghiệp ngành điện tử

Một đồ án tốt nghiệp ngành điện tử không chỉ là bài kiểm tra kiến thức tổng hợp mà còn là cơ hội để sinh viên thể hiện khả năng nghiên cứu, giải quyết vấn đề và ứng dụng công nghệ vào thực tiễn. Đề tài "Mô hình giảng dạy vi mạch số" đáp ứng đầy đủ các tiêu chí này. Mục tiêu của đồ án bao gồm: (1) Nghiên cứu cơ sở lý thuyết về thiết kế vi mạch số. (2) Lựa chọn công nghệ và linh kiện phù hợp với yêu cầu. (3) Thiết kế và thi công phần cứng của mô hình. (4) Xây dựng các bài thí nghiệm, viết tài liệu hướng dẫn. (5) Kiểm tra, đánh giá hiệu quả và đề xuất hướng phát triển. Việc hoàn thành đề tài này chứng tỏ sinh viên có đủ năng lực để làm việc trong lĩnh vực thiết kế và phát triển các sản phẩm điện tử.

II. Thách thức khi thi công mô hình vi mạch số Từ IC rời đến FPGA

Việc thi công một mô hình giảng dạy vi mạch số đặt ra nhiều thách thức đáng kể. Phương pháp truyền thống, như được mô tả trong tài liệu tham khảo từ năm 2001, chủ yếu dựa vào việc sử dụng các IC rời thuộc họ TTL (ví dụ 74LSxx) và CMOS (ví dụ 40xx, 45xx). Cách tiếp cận này tuy giúp sinh viên làm quen với từng linh kiện cụ thể nhưng lại bộc lộ nhiều hạn chế. Việc đi dây phức tạp, khó gỡ lỗi khi có sự cố, và đặc biệt là tính linh hoạt thấp. Mỗi khi muốn thay đổi chức năng logic, sinh viên phải tháo và cắm lại toàn bộ mạch, rất tốn thời gian và dễ xảy ra sai sót. Hơn nữa, các mạch phức tạp như bộ xử lý đơn giản gần như không thể triển khai bằng phương pháp này trong phạm vi một đồ án. Ngày nay, yêu cầu đối với một mô hình giảng dạy vi mạch số đã cao hơn rất nhiều. Nó không chỉ cần minh họa các mạch cơ bản mà còn phải có khả năng triển khai các thiết kế phức tạp, hỗ trợ các ngôn ngữ mô tả phần cứng hiện đại và có khả năng tái cấu trúc nhanh chóng. Đây chính là lúc công nghệ FPGA (Field-Programmable Gate Array) thể hiện ưu thế vượt trội, trở thành giải pháp tối ưu cho các đồ án tốt nghiệp điện tử viễn thông trong lĩnh vực này.

2.1. Hạn chế của phương pháp sử dụng IC rời họ TTL và CMOS

Sử dụng IC rời để xây dựng mô hình có nhược điểm cố hữu là thiếu linh hoạt. Mỗi IC chỉ thực hiện một chức năng logic cố định (ví dụ 74LS00 chứa 4 cổng NAND 2 đầu vào). Để tạo một mạch phức tạp như bộ đếm (counter) hay bộ ghi dịch (shift register), cần phải kết nối nhiều IC với nhau thông qua một mạng lưới dây nối chằng chịt. Điều này không chỉ làm tăng khả năng xảy ra lỗi kết nối mà còn giới hạn nghiêm trọng quy mô của thiết kế. Việc sửa đổi hay nâng cấp mạch đòi hỏi phải thiết kế lại và đi dây lại từ đầu, một quá trình không hiệu quả cho việc học tập và nghiên cứu.

2.2. Yêu cầu về tính linh hoạt và khả năng tái cấu trúc của mô hình

Một mô hình giảng dạy hiện đại cần phải đáp ứng được nhu cầu thực hiện nhiều bài thí nghiệm khác nhau trên cùng một nền tảng phần cứng. Tính linh hoạt và khả năng tái cấu trúc nhanh chóng là yếu tố then chốt. Sinh viên cần một công cụ cho phép họ thử nghiệm các ý tưởng thiết kế, từ một máy trạng thái hữu hạn (FSM) đơn giản đến một hệ thống xử lý tín hiệu số cơ bản, mà không cần thay đổi phần cứng vật lý. Yêu cầu này đã thúc đẩy sự chuyển dịch từ việc sử dụng các IC chức năng cố định sang các thiết bị logic khả trình như CPLD và đặc biệt là FPGA.

III. Hướng dẫn thiết kế vi mạch số trên FPGA Giải pháp cho đồ án

FPGA là giải pháp đột phá cho các đồ án tốt nghiệp ngành điện tử liên quan đến thiết kế số. Về bản chất, FPGA là một vi mạch tích hợp chứa hàng ngàn đến hàng triệu cổng logic có thể được cấu hình lại bởi người dùng để thực hiện bất kỳ chức năng số nào. Thay vì kết nối các IC rời bằng dây, sinh viên sẽ mô tả thiết kế của mình bằng các Ngôn ngữ Mô tả Phần cứng (HDL). Quá trình này bao gồm việc viết mã, mô phỏng mạch logic để kiểm tra tính đúng đắn, sau đó tổng hợp mạch số và nạp cấu hình xuống bo mạch phát triển FPGA. Phương pháp này mang lại sự linh hoạt tối đa, cho phép sinh viên triển khai các hệ thống cực kỳ phức tạp trên một con chip duy nhất. Việc sử dụng FPGA không chỉ giúp tạo ra một mô hình giảng dạy vi mạch số mạnh mẽ mà còn trang bị cho sinh viên những kỹ năng đang được yêu cầu cao trong ngành công nghiệp vi mạch và hệ thống nhúng. Đây là một bước tiến lớn so với việc chỉ sử dụng các cổng logic cơ bản và flip-flop riêng lẻ.

3.1. Giới thiệu về bo mạch phát triển FPGA Altera và Xilinx

Trên thị trường hiện nay có hai nhà sản xuất FPGA hàng đầu là Intel (trước đây là Altera) và AMD (trước đây là Xilinx). Tương ứng, các dòng bo mạch phát triển phổ biến cho sinh viên bao gồm Altera DE10-Lite, DE1-SoC (FPGA Altera) và Basys 3, Arty S7 (FPGA Xilinx). Các bo mạch này được tích hợp sẵn chip FPGA, bộ nhớ, các cổng giao tiếp (USB, VGA, Ethernet), và các thiết bị ngoại vi như LED, nút nhấn, công tắc, giúp sinh viên dễ dàng bắt đầu mà không cần thiết kế mạch phần cứng phức tạp từ đầu.

3.2. Ngôn ngữ Verilog và VHDL Công cụ mô tả phần cứng hiệu quả

Thay vì sơ đồ mạch, các thiết kế trên FPGA được mô tả bằng ngôn ngữ Verilog hoặc ngôn ngữ VHDL. Đây là hai ngôn ngữ chuẩn công nghiệp cho phép mô tả hoạt động và cấu trúc của mạch số một cách tường minh. VHDL (VHSIC Hardware Description Language) có cú pháp chặt chẽ, rõ ràng, trong khi Verilog có cú pháp gần gũi với ngôn ngữ lập trình C, giúp những người đã có nền tảng lập trình dễ tiếp cận hơn. Việc thành thạo ít nhất một trong hai ngôn ngữ này là kỹ năng bắt buộc đối với kỹ sư thiết kế vi mạch.

IV. Bí quyết làm chủ phần mềm Quartus II và Vivado cho đồ án

Để biến những dòng code HDL thành một mạch logic hoạt động trên FPGA, cần phải có các công cụ phần mềm chuyên dụng. Phần mềm Quartus II (nay là Quartus Prime) của Intel và phần mềm Vivado của AMD là hai bộ công cụ thiết kế toàn diện nhất hiện nay. Chúng cung cấp một môi trường tích hợp bao gồm trình soạn thảo mã, trình mô phỏng, công cụ tổng hợp, công cụ định tuyến và công cụ nạp chương trình. Việc làm chủ các phần mềm này là chìa khóa để thực hiện thành công một đồ án tốt nghiệp về FPGA. Quy trình làm việc tiêu chuẩn bắt đầu bằng việc tạo một dự án mới, viết hoặc thêm các file mã nguồn HDL, thực hiện mô phỏng mạch logic để xác minh chức năng, sau đó tiến hành biên dịch (tổng hợp, đặt và nối dây) để tạo ra file cấu hình. Cuối cùng, file này sẽ được nạp xuống kit thực hành vi mạch số thông qua mạch nạp JTAG. Hiểu rõ quy trình và các công cụ gỡ lỗi đi kèm sẽ giúp tiết kiệm đáng kể thời gian và công sức.

4.1. Các bước cơ bản Tạo project viết code và gán chân pin

Bước đầu tiên trong cả Quartus và Vivado là tạo một project mới và chọn đúng mã chip FPGA có trên bo mạch phát triển. Sau đó, người dùng tạo các file mã nguồn Verilog hoặc VHDL để mô tả các module logic. Một bước cực kỳ quan trọng là gán chân (pin assignment), tức là kết nối các tín hiệu đầu vào/ra trong thiết kế (ví dụ: clock, reset, LED_output) với các chân vật lý tương ứng của chip FPGA trên bo mạch.

4.2. Kỹ thuật mô phỏng và gỡ lỗi bằng công cụ tích hợp

Trước khi nạp thiết kế xuống phần cứng, việc mô phỏng là bắt buộc để đảm bảo logic hoạt động chính xác. Cả hai phần mềm đều tích hợp các công cụ mô phỏng mạnh mẽ (như ModelSim cho Quartus hoặc trình mô phỏng nội bộ của Vivado). Người dùng sẽ viết một file testbench để tạo các tín hiệu đầu vào giả lập và quan sát dạng sóng tín hiệu đầu ra. Ngoài ra, các công cụ gỡ lỗi trên chip như SignalTap (Quartus) hay ILA - Integrated Logic Analyzer (Vivado) cho phép theo dõi tín hiệu bên trong FPGA khi nó đang chạy trên phần cứng thực, rất hữu ích cho việc tìm ra các lỗi phức tạp.

V. Top ứng dụng thực tiễn từ mô hình giảng dạy vi mạch số FPGA

Một trong những ưu điểm lớn nhất của mô hình giảng dạy dựa trên FPGA là khả năng triển khai vô số các ứng dụng thực tế trên cùng một phần cứng. Thay vì chỉ dừng lại ở các cổng logic, sinh viên có thể xây dựng các hệ thống hoàn chỉnh. Các bài thí nghiệm có thể được thiết kế theo cấp độ từ dễ đến khó, bắt đầu bằng việc tái tạo chức năng của các IC số cơ bản, sau đó kết hợp chúng để tạo ra các module lớn hơn. Chẳng hạn, từ các flip-flop có thể xây dựng nên bộ ghi dịch (shift register) và bộ đếm (counter). Từ các mạch số học và logic có thể xây dựng một bộ xử lý ALU. Cuối cùng, tất cả các thành phần này có thể được tích hợp để tạo ra một hệ thống nhúng hoàn chỉnh, ví dụ như một chiếc đồng hồ số với chức năng báo thức, một bộ điều khiển đèn giao thông thông minh, hoặc thậm chí là một máy chơi game đơn giản. Việc hoàn thành các dự án này trong báo cáo đồ án tốt nghiệp sẽ là một minh chứng rõ ràng cho năng lực của sinh viên.

5.1. Xây dựng mạch logic tổ hợp Mạch giải mã và hiển thị LED 7 đoạn

Một bài thực hành kinh điển là thiết kế một mạch logic tổ hợp để giải mã từ mã nhị phân 4-bit sang tín hiệu điều khiển cho LED 7 đoạn, tương tự chức năng của IC 4511B được đề cập trong tài liệu gốc. Với FPGA, sinh viên có thể dễ dàng viết một module Verilog/VHDL sử dụng câu lệnh case hoặc các phép toán logic để thực hiện chức năng này. Thiết kế sau đó có thể được mở rộng để hiển thị số hexa hoặc các ký tự đặc biệt khác chỉ bằng cách thay đổi mã nguồn.

5.2. Triển khai mạch logic tuần tự Thiết kế bộ đếm và máy trạng thái

Các mạch logic tuần tự là nền tảng của hầu hết các hệ thống số. Sinh viên có thể thiết kế các loại bộ đếm khác nhau (đếm lên, đếm xuống, đếm BCD), các thanh ghi và các máy trạng thái hữu hạn (FSM) để điều khiển một chuỗi hoạt động. Ví dụ, một FSM có thể được thiết kế để điều khiển tuần tự các trạng thái Xanh - Vàng - Đỏ của một trụ đèn giao thông. Việc triển khai các mạch này trên FPGA giúp sinh viên hiểu sâu sắc về khái niệm clock, trạng thái và logic tuần tự.

VI. Kết luận Tương lai của đồ án tốt nghiệp ngành điện tử viễn thông

Đề tài Mô hình giảng dạy vi mạch số đã có một sự phát triển vượt bậc, chuyển từ việc thi công các bo mạch cắm IC rời sang việc lập trình trên các nền tảng FPGA mạnh mẽ. Cách tiếp cận hiện đại này không chỉ giúp sinh viên tạo ra những sản phẩm đồ án phức tạp và ấn tượng hơn mà còn trang bị cho họ những kỹ năng thiết yếu mà ngành công nghiệp đang tìm kiếm. Một đồ án tốt nghiệp ngành điện tử sử dụng công nghệ FPGA thể hiện khả năng nắm bắt công nghệ mới, tư duy thiết kế hệ thống và kỹ năng sử dụng các công cụ chuyên nghiệp. Hướng phát triển của các đề tài này trong tương lai là rất rộng mở. Sinh viên có thể đi sâu vào các lĩnh vực như xử lý tín hiệu số (DSP) thời gian thực, thiết kế các hệ thống trên chip (System on Chip - SoC) bằng cách tích hợp một lõi vi xử lý mềm (như Nios II hoặc MicroBlaze) vào trong thiết kế FPGA, hoặc các ứng dụng trong lĩnh vực trí tuệ nhân tạo và tăng tốc phần cứng. Đây chính là tương lai của ngành điện tử viễn thông.

6.1. Tổng kết ưu điểm của mô hình giảng dạy dựa trên FPGA

Mô hình dựa trên FPGA có các ưu điểm vượt trội: (1) Tính linh hoạt: Một bo mạch có thể thực hiện vô số chức năng khác nhau. (2) Tốc độ phát triển: Việc thay đổi thiết kế chỉ cần biên dịch lại mã nguồn thay vì đi dây lại. (3) Khả năng triển khai hệ thống phức tạp: Cho phép xây dựng các hệ thống lớn mà IC rời không thể thực hiện được. (4) Phù hợp với xu hướng công nghiệp: Trang bị kỹ năng thiết kế bằng HDL, một yêu cầu cơ bản của ngành vi mạch.

6.2. Hướng nghiên cứu mở rộng Xử lý tín hiệu số và hệ thống trên chip

Sau khi nắm vững các kiến thức cơ bản, đề tài có thể được phát triển theo các hướng chuyên sâu. Một hướng là ứng dụng FPGA vào xử lý tín hiệu số (DSP), chẳng hạn như thiết kế các bộ lọc FIR, IIR hoặc thực hiện biến đổi Fourier nhanh (FFT). Một hướng khác là xây dựng một hệ thống trên chip (SoC) hoàn chỉnh bằng cách kết hợp các khối IP (Intellectual Property) có sẵn với các module logic do sinh viên tự thiết kế. Những hướng đi này không chỉ làm tăng giá trị học thuật của đồ án mà còn mở ra nhiều cơ hội nghề nghiệp hấp dẫn.

Nội dung chính

Giới thiệu dự án

Sự phát triển mạnh mẽ của kỹ thuật điện tử và công nghệ bán dẫn đã đưa vi mạch số (Digital Integrated Circuits) trở thành nền tảng cốt lõi trong mọi hệ thống tự động hóa công nghiệp, thiết bị đo lường, viễn thông và điện tử dân dụng. Trong đào tạo kỹ thuật tại các trường đại học chuyên ngành Điện - Điện tử, môn học Kỹ thuật số và Vi mạch số đóng vai trò nền tảng. Tuy nhiên, việc tiếp thu kiến thức lý thuyết trừu tượng như đại số logic Boole, mạch logic tổ hợp, Flip-Flop, thanh ghi và bộ đếm đòi hỏi sinh viên phải được tiếp cận với các mô hình thực hành trực quan, có tính tương tác cao.

Đồ án tốt nghiệp "Thi công mô hình giảng dạy vi mạch số" được thực hiện bởi sinh viên Nguyễn Hữu Hoàng (MSSV: 97201316, Lớp 97KĐĐ 3/72) dưới sự hướng dẫn của thầy Trần Văn Trọng tại Khoa Điện - Bộ môn Điện tử, Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh. Đề tài tập trung giải quyết bài toán cấp thiết trong công tác giảng dạy thực hành tại Trung tâm Việt Đức: thiết kế và chế tạo một hệ thống mô hình vi mạch số module hóa, khắc phục triệt để các nhược điểm của phương pháp cắm dây rời rạc trên testboard truyền thống.

+-------------------------------------------------------------------------+
|                KIẾN TRÚC TỔNG THỂ MÔ HÌNH DẠY HỌC VI MẠCH SỐ             |
+-------------------------------------------------------------------------+
|  [Khối Nguồn 5V DC] ---> [Khối Tạo Xung Clock (1Hz, 100Hz, Thủ công)]  |
|                                     |                                   |
|                                     v                                   |
|  [Khối Xử Lý Số: CD4510 (BCD), CD4516 (Binary), CD4017 (Johnson)]       |
|                                     |                                   |
|                                     v                                   |
|  [Khối Giải Mã & Chốt Dữ Liệu: CD4511 (BCD to 7-Segment Latch/Driver)]  |
|                                     |                                   |
|                                     v                                   |
|  [Khối Hiển Thị: 6x LED 7 Đoạn Cathode Chung + Cụm LED Giao Thông]     |
+-------------------------------------------------------------------------+

Mục tiêu cụ thể của dự án

1. Hệ thống hóa cơ sở lý thuyết vi mạch số: Nghiên cứu toàn diện các cổng logic cơ bản (AND, OR, NOT, NAND, NOR, EXOR, EXNOR), các phần tử nhớ tuần tự Flip-Flop (RS, RST, JK, T, D, Master-Slave), mạch đếm nhị phân, đếm thập phân BCD và thanh ghi dịch.
2. Thiết kế phần cứng dạng module linh hoạt: Chế tạo bo đế cắm (Motherboard) $17\text{ cm} \times 5\text{ cm}$ tích hợp hệ thống socket chân cắm 32/64 chân tiêu chuẩn, cho phép ghép nối và tháo lắp nhanh các khối chức năng.
3. Hiện thực hóa 03 ứng dụng kỹ thuật số điển hình:
   • Hệ thống đồng hồ số thời gian thực (Giờ - Phút - Giây): Đếm Modulo-60 cho giây/phút và Modulo-24 cho giờ, hiển thị trực quan qua 6 LED 7 đoạn.
   • Hệ thống đếm điểm thể thao đa năng (Up/Down Counter): Điều khiển đếm tiến/lùi 2 chữ số với khả năng nạp trước giá trị và kích xung nhịp bằng tay.
   • Hệ thống điều khiển đèn giao thông tự động: Xây dựng thuật toán phân phối thời gian 10 bước nhịp sử dụng bộ đếm vòng Johnson kết hợp mạch logic tổ hợp OR.
4. Chuẩn hóa giáo trình thực hành 6 tuần: Xây dựng quy trình thí nghiệm hoàn chỉnh phục vụ chương trình đào tạo chuyên ngành tại Trung tâm Việt Đức.

---

Phân tích và thiết kế giải pháp

Phân tích hiện trạng

Trong công tác đào tạo kỹ thuật số, việc tổ chức phòng thí nghiệm thường đối mặt với sự đánh đổi giữa tính linh hoạt và độ bền thiết bị.

Tiêu chí so sánh	Breadboard rời rạc	Kit thí nghiệm nhập ngoại	Mô hình vi mạch số module hóa (Đề tài)
Chi phí đầu tư	Rất thấp	Rất cao (Hàng ngàn USD)	Thấp, tối ưu hóa linh kiện nội địa
Độ bền cơ học	Kém, chân cắm nhanh lỏng	Cao, đóng hộp kín	Cao, trang bị socket bảo vệ IC
Thời gian thiết lập bài lab	30 – 45 phút/bài	5 – 10 phút	10 – 12 phút
Khả năng chẩn đoán lỗi	Khó khăn do dây nối rối	Hạn chế (mạch kín/khó can thiệp)	Rõ ràng, đo kiểm trực tiếp từng chân IC
Mức độ linh hoạt	Cao nhưng dễ gãy chân IC	Cố định theo bài lập trình sẵn	Tùy biến ghép tầng theo yêu cầu sư phạm

Phân tích yêu cầu theo mô hình MoSCoW

• Must have (Bắt buộc): Hoạt động ổn định ở điện áp chuẩn $5\text{V DC} \pm 5%$; tích hợp IC giải mã CD4511 và LED 7 đoạn cathode chung; có khối đếm tiến/lùi nhị phân (CD4516) và BCD (CD4510); bộ đếm chu kỳ đèn giao thông sử dụng CD4017.
• Should have (Nên có): Socket DIP bảo vệ chân IC chống gãy khi sinh viên cắm rút; ngõ cấp nguồn có ký hiệu phân cực rõ ràng; công tắc chuyển đổi chế độ đếm Up/Down độc lập.
• Could have (Có thể mở rộng): Tích hợp mạch tạo xung dao động thạch anh và IC định thời 555 trực tiếp trên bo đế.
• Won't have (Chưa thực hiện): Chưa tích hợp vi điều khiển lập trình (MCU) hoặc chip logic khả trình CPLD/FPGA.

Thiết kế hệ thống

Hệ thống được thiết kế theo cấu trúc module phân tầng, kết hợp giữa hai họ vi mạch số chủ đạo: CMOS 4000/4500 series (nổi bật với công suất tiêu tán cực thấp và khả năng miễn nhiễu cao) và TTL 74LS series.

+-----------------------------------------------------------------------+
|                 SƠ ĐỒ PHỐI GHÉP TẦNG GIẢI MÃ VÀ HIỂN THỊ              |
+-----------------------------------------------------------------------+
|  [Bộ Đếm CD4510 / CD4516]                                             |
|        | Q0, Q1, Q2, Q3 (Mã BCD 4-bit)                                |
|        v                                                              |
|  [IC Giải Mã & Chốt CD4511]                                           |
|        | Ngõ điều khiển: LE = 0 (Latch Enable), BI = 1, LT = 1        |
|        | Ngõ ra: a, b, c, d, e, f, g (Mức cao Active High)            |
|        v                                                              |
|  [Mạng Điện Trở Hạn Dòng R = 330 Ohm x 7]                             |
|        v                                                              |
|  [LED 7 Đoạn Cathode Chung (Chân 3, 8 nối GND)]                       |
+-----------------------------------------------------------------------+

1. Tính toán thông số điện áp và công suất

• Đặc tính họ vi mạch CMOS:

  • Điện áp cung cấp ($V_{DD}$): $3\text{V} - 15\text{V}$ (chọn chuẩn thực nghiệm $5\text{V DC}$).
  • Mức logic: Mức thấp $V_{IL} \le 1.0\text{V}$; Mức cao $V_{IH} \ge 3.5\text{V}$.
  • Công suất tiêu tán tĩnh: $P_D \approx 2.5\text{ nW/gate}$ tại $5\text{V DC}$, dòng rò ngõ vào $I_{IN} \approx 10\text{ pA}$, trở kháng ngõ vào cực lớn $R_{IN} \approx 10^{12},\Omega$.
  • Biên độ miễn nhiễu: Lên đến $1\text{V}$ khi chạy ở nguồn cấp $5\text{V}$.

• Tính toán điện trở hạn dòng LED 7 đoạn: LED 7 đoạn cathode chung có điện áp rơi thuận $V_{LED} = 2.0\text{V}$, dòng định mức chọn $I_F = 8\text{ mA} = 8 \times 10^{-3}\text{ A}$. Khi nguồn cấp $V_{CC} = 5\text{V}$, giá trị điện trở tính theo định luật Ohm: $$R = \frac{V_{CC} - V_{LED}}{I_F} = \frac{5.0 - 2.0}{8 \times 10^{-3}} = 375,\Omega$$ Lựa chọn thực tế trong sản xuất: Chọn điện trở chuẩn công nghiệp $R = 330,\Omega \pm 5%$ (0.25W), đảm bảo dòng qua mỗi đoạn LED đạt $I_F \approx 9.09\text{ mA}$, hiển thị sáng rõ mà không làm quá nhiệt IC giải mã CD4511.

• Tính toán điện trở hạn dòng LED đơn (Mạch đèn giao thông): Ngõ ra cổng OR CD4071 đạt điện áp mức cao $V_{OH} \approx 4.5\text{V}$ ở nguồn cấp $5\text{V}$. Với sụt áp trên LED đơn màu đỏ/vàng/xanh $V_D = 2.0\text{V}$, dòng định mức yêu cầu $I_D = 10\text{ mA}$: $$R_{Traffic} = \frac{V_{OH} - V_D}{I_D} = \frac{4.5 - 2.0}{10 \times 10^{-3}} = 250,\Omega$$ Lựa chọn thực tế: Chọn điện trở chuẩn $R = 270,\Omega$.

Methodology

Đề tài áp dụng quy trình phát triển phần cứng theo mô hình V-Model rút gọn:

[Phân tích yêu cầu] ---------------------------------> [Nghiệm thu sư phạm]
        |                                                      ^
        v                                                      |
[Thiết kế sơ đồ nguyên lý] ------------------------> [Kiểm thử tích hợp]
        |                                                      ^
        v                                                      |
[Thiết kế layout PCB & Cơ khí] -> [Gia công & Hàn lắp] -> [Kiểm tra từng khối]

Kế hoạch thực hiện trong 6 tuần

• Tuần 1: Khảo sát yêu cầu trang thiết bị tại Trung tâm Việt Đức; phân tích lý thuyết cổng logic, Flip-Flop, IC chuyên dụng.
• Tuần 2: Lập biểu thức đại số Boole, tối thiểu hóa hàm logic bằng bìa Karnaugh; thiết kế sơ đồ nguyên lý 3 mạch ứng dụng.
• Tuần 3: Thiết kế layout mạch in, chọn lựa phôi bo mạch sợi thủy tinh; gia công cơ khí bo đế ($17 \times 5\text{ cm}$) và bo hiển thị ($16 \times 10\text{ cm}$).
• Tuần 4: Hàn lắp hệ thống socket DIP 16 chân và socket tổng 64 chân; lắp ráp linh kiện thụ động, kiểm tra thông mạch.
• Tuần 5: Cấp nguồn thử nghiệm, kiểm tra dạng sóng xung clock $1\text{ Hz}$ và $100\text{ Hz}$; hiệu chỉnh các bài thí nghiệm đồng hồ số và đèn giao thông.
• Tuần 6: Đánh giá độ ổn định, đo kiểm các thông số trễ truyền dẫn; hoàn thiện tài liệu thuyết minh và báo cáo nghiệm thu.

---

Implementation và kết quả

Development process

1. Hệ thống đếm thời gian thực (Đồng hồ số 6 chữ số)

Mạch được thiết kế bằng cách ghép tầng 3 khối đếm độc lập: Giây, Phút, Giờ.

• Khối đếm Giây / Phút (Đếm Modulo-60):
  • Tầng đếm hàng đơn vị: Sử dụng IC đếm BCD 4-bit CD4510 đếm từ $0 \to 9$. Khi đếm đến 9 ($1001_2$), chân xuất mượn/nhớ $\overline{TC}$ (Terminal Count) hoặc ngõ ra chuyển trạng thái kích xung clock cho tầng hàng chục.
  • Tầng đếm hàng chục: Sử dụng CD4510 cấu hình đếm Modulo-6 (từ $0 \to 5$). Trạng thái đếm $6$ ($0110_2$, tức $Q_2=1, Q_1=1$) được giải mã qua cổng AND (CD4081) để đưa tín hiệu về chân MR (Master Reset - Chân 9) nhằm reset tức thời về 0.
• Khối đếm Giờ (Đếm Modulo-24):
  • Cấu hình đếm từ $00 \to 23$. Khi hàng chục đạt $2$ ($Q_1=1$) và hàng đơn vị đạt $4$ ($Q_2=1$), cổng logic tổ hợp AND kích hoạt tín hiệu Reset đồng thời cho cả hai tầng đếm.

+-------------------------------------------------------------------------+
|                BẢNG CHÂN LÝ HOẠT ĐỘNG IC ĐẾM BCD CD4510                 |
+----+--------+-----+----+------------------------------------------------+
| PL | UP/DN\ | CE\ | CP | MODE / TRẠNG THÁI HOẠT ĐỘNG                     |
+----+--------+-----+----+------------------------------------------------+
| H  |   X    |  X  |  X | Parallel Load (Nạp dữ liệu song song P0 - P3)   |
| L  |   X    |  H  |  X | No Change (Giữ nguyên trạng thái)               |
| L  |   L    |  L  | ^  | Count Down (Đếm lùi thập phân 9 -> 0)           |
| L  |   H    |  L  | ^  | Count Up (Đếm tiến thập phân 0 -> 9)            |
+----+--------+-----+----+------------------------------------------------+

2. Hệ thống đếm điểm thể thao đa năng

• Sử dụng IC đếm 4-bit nhị phân/BCD CD4516 hoặc CD4510.
• Chân UP/DN (Chân 10) nối với công tắc gạt mức logic: nối lên mức cao ($5\text{V}$) để đếm tiến (Up-count) khi ghi điểm, nối xuống Mass ($0\text{V}$) để đếm lùi (Down-count) khi trừ điểm hoặc đếm ngược thời gian thi đấu.
• Xung nhịp CP (Chân 15) nhận trực tiếp từ nút bấm thủ công (Manual Clock Trigger) có gắn mạch lọc chống rung phím (Debounce circuit) bằng cổng NOT hồi tiếp.

3. Hệ thống điều khiển đèn giao thông 10 bước

• Trọng tâm là IC đếm thập phân Johnson CD4017 có 10 ngõ ra tuần tự $Q_0 \to Q_9$. Dưới tác động của xung clock $1\text{ Hz}$, mỗi thời điểm chỉ có duy nhất một ngõ ra ở mức cao logic "1".
• Giải thuật phân phối trạng thái đèn giao thông:
  • Đèn ĐỎ sáng 5 giây: Sử dụng cổng OR 4 ngõ vào (hoặc ghép các cổng OR 2 ngõ vào của CD4071) gom các ngõ ra: $$Y_{ĐỎ} = Q_0 + Q_1 + Q_2 + Q_3 + Q_4$$
  • Đèn XANH sáng 3 giây: Gom các ngõ ra kế tiếp: $$Y_{XANH} = Q_5 + Q_6 + Q_7$$
  • Đèn VÀNG sáng 2 giây: Gom các ngõ ra cuối: $$Y_{VÀNG} = Q_8 + Q_9$$
  • Khi xung clock thứ 10 đưa ngõ ra $Q_9$ về 0, bộ đếm tự động quay vòng về $Q_0$, lặp lại chu kỳ hoàn chỉnh 10 giây mà không cần thêm phần cứng reset phức tạp.

+-------------------------------------------------------------------------+
|          GIẢN ĐỒ THỜI GIAN ĐIỀU KHIỂN ĐÈN GIAO THÔNG (CD4017)           |
+----------+--------------------------------------------------------------+
| Ngõ ra   | Chu kỳ xung Clock (Mỗi xung = 1 Giây)                        |
| CD4017   |  T0   T1   T2   T3   T4   T5   T6   T7   T8   T9   T0...     |
+----------+--------------------------------------------------------------+
| Q0 -> Q4 | [====== ĐÈN ĐỎ SÁNG (5s) ======]                             |
| Q5 -> Q7 |                                 [= ĐÈN XANH (3s) =]          |
| Q8 -> Q9 |                                                   [ĐÈN VÀNG] |
+----------+--------------------------------------------------------------+

Testing và validation

Mô hình đã trải qua 4 giai đoạn đo kiểm nghiêm ngặt:

1. Kiểm tra phân phối điện áp tĩnh: Đo kiểm mức sụt áp trên toàn bộ đường bus nguồn. Tại điểm xa nhất của bo hiển thị, điện áp đo được là $4.94\text{V DC}$ (sụt áp chỉ $1.2%$, nằm trong ngưỡng cho phép $\pm 5%$).
2. Đo kiểm tần số dao động:
   • Xung clock $1\text{ Hz}$: Đo thực tế đạt $1.002\text{ Hz}$ (sai số $< 0.3%$).
   • Xung clock $100\text{ Hz}$: Đo thực tế đạt $99.85\text{ Hz}$.
3. Độ ổn định logic: Thử nghiệm chạy liên tục trong 72 giờ không xuất hiện hiện tượng đếm nhảy cóc hoặc treo trạng thái cấm.
4. Khả năng chịu dòng: Tổng dòng tiêu thụ toàn hệ thống khi bật sáng toàn bộ 6 LED 7 đoạn (hiển thị số 88:88:88) và cụm đèn giao thông đạt xấp xỉ $420\text{ mA}$, hoàn toàn nằm trong giới hạn cung cấp của bộ nguồn bo thử nghiệm ($5\text{V} - 1\text{A}$).

---

Đổi mới và đóng góp

1. Cải tiến cấu trúc cơ - điện tử module hóa: Thay vì hàn chết linh kiện hoặc cắm dây tự do, đồ án ứng dụng giải pháp chân cắm Socket 64 chân chia đôi thành 2 hàng 32 chân đối xứng, kết hợp bo đế $17\text{ cm} \times 5\text{ cm}$ và bo chức năng $16\text{ cm} \times 10\text{ cm}$. Thiết kế này giúp tăng tuổi thọ linh kiện lên gấp 5 lần so với cắm trực tiếp trên breadboard.

2. Kỹ thuật phối hợp tối ưu giữa CMOS và TTL: Khai thác triệt để ưu điểm của IC CMOS họ 4000/4500 (chống nhiễu công nghiệp, dòng tiêu thụ tĩnh cực nhỏ $P_D = 2.5\text{ nW}$) trong việc thực hiện các hàm logic điều khiển, kết hợp tầng đệm công suất để điều khiển trực tiếp LED 7 đoạn độ sáng cao.

3. Tối ưu hóa tài nguyên phần cứng: Sử dụng giải thuật đếm vòng Johnson thông qua IC CD4017 để tạo chu kỳ đèn giao thông, loại bỏ hoàn toàn nhu cầu sử dụng vi xử lý đắt tiền, giảm chi phí sản xuất phần cứng xuống mức tối thiểu nhưng vẫn đảm bảo tính trực quan trong giáo dục.

---

Ứng dụng thực tế và triển khai

Kịch bản ứng dụng trong đào tạo

• Bài thí nghiệm 1: Khảo sát đặc tính chuyển mức và bảng chân lý của các cổng logic cơ bản AND, OR, NOT, NAND, NOR, EXOR.
• Bài thí nghiệm 2: Phân tích hoạt động chốt dữ liệu và chuyển trạng thái của Flip-Flop Master-Slave, RS, JK, D-Latch.
• Bài thí nghiệm 3: Khảo sát nguyên lý giải mã BCD sang 7 đoạn với IC CD4511, thao tác với các chân chức năng LT (Lamp Test), BI (Blanking Input), LE (Latch Enable).
• Bài thí nghiệm 4: Lắp ráp và đo kiểm mạch đếm nhị phân/thập phân tiến lùi dùng CD4510 / CD4516.
• Bài thí nghiệm 5: Ứng dụng tích hợp hệ thống: Thiết lập chu trình đèn giao thông và đồng hồ số.

Hiệu quả kinh tế và độ khả thi

• Chi phí sản xuất: Ước tính chỉ bằng $20 - 25%$ so với việc mua sắm các bộ thực hành kỹ thuật số nhập ngoại từ các hãng như Feedback, ED-Laboratory.
• Khả năng bảo trì: $100%$ linh kiện (IC họ 4000/74LS, LED 7 đoạn, điện trở hạn dòng, socket) đều là linh kiện thông dụng, dễ dàng tìm kiếm và thay thế tại thị trường trong nước.

---

Hạn chế và hướng phát triển

Hạn chế kỹ thuật

• Mô hình tập trung vào các IC số cỡ nhỏ (SSI) và cỡ vừa (MSI), chưa tích hợp các khối mạch nhớ bán dẫn dung lượng lớn (RAM/ROM) hoặc mạch chuyển đổi tương tự - số (ADC/DAC).
• Hệ thống cơ khí chân cắm còn phụ thuộc vào linh kiện socket cơ học truyền thống trên thị trường năm 2001, đòi hỏi bảo dưỡng định kỳ để tránh oxy hóa tiếp điểm.

Hướng phát triển đề tài

1. Tích hợp vi điều khiển (MCU): Mở rộng bo cắm hỗ trợ vi điều khiển 8-bit (như họ 8051, PIC, AVR) để so sánh phương pháp điều khiển logic cứng (bằng vi mạch số) và logic mềm (bằng chương trình).
2. Nâng cấp công nghệ FPGA/CPLD: Kết hợp các module mạch logic khả trình hiện đại nhằm giúp sinh viên tiếp cận ngôn ngữ mô tả phần cứng VHDL/Verilog.
3. Tự động hóa giao tiếp máy tính: Bổ sung giao tiếp qua cổng nối tiếp (RS232/USB) để hiển thị giản đồ thời gian logic trực tiếp lên màn hình máy tính thông qua phần mềm thu thập dữ liệu chuyên dụng.

---

Đối tượng hưởng lợi

• Sinh viên ngành Kỹ thuật Điện - Điện tử, Tự động hóa: Có công cụ trực quan để rèn luyện kỹ năng thực hành, đo kiểm, tư duy thiết kế mạch số và phương pháp khắc phục sự cố phần cứng.
• Giảng viên và Kỹ thuật viên phòng thí nghiệm: Giảm thiểu $70%$ thời gian chuẩn bị thiết bị thí nghiệm, dễ dàng kiểm tra và đánh giá kết quả thực hành của sinh viên.
• Nhà trường và cơ sở đào tạo nghề: Tự chủ giải pháp trang thiết bị thực hành chất lượng cao với ngân sách tối ưu, nâng cao chất lượng đào tạo thực hành.

---

Câu hỏi thường gặp

1. Yêu cầu kỹ thuật về nguồn cấp và dao động để vận hành mô hình là gì?

Mô hình yêu cầu nguồn cấp chuẩn $5\text{V DC} \pm 5%$ với dòng cung cấp tối thiểu $1\text{A}$. Nguồn xung clock đầu vào có thể lấy từ máy phát sóng xung vuông hoặc khối dao động tích hợp sẵn trên bo thử nghiệm (xung chuẩn $1\text{ Hz}$, $100\text{ Hz}$ và nút nhấn tạo xung đơn thủ công có mạch chống rung phím).

2. Giới hạn tần số hoạt động của các IC CMOS trong mô hình là bao nhiêu?

Ở điện áp cấp $5\text{V DC}$, họ vi mạch CMOS 4000/4500 hoạt động tối ưu ở dải tần số từ $DC$ đến khoảng $1 - 2\text{ MHz}$. Tuy nhiên, đối với mục đích giảng dạy hiển thị trực quan (đồng hồ số, đèn giao thông, mạch tính điểm), tần số xung nhịp làm việc thực tế nằm trong khoảng từ $1\text{ Hz}$ đến $100\text{ Hz}$, đảm bảo độ tin cậy tuyệt đối và thời gian chuyển mạch ổn định.

3. Khả năng kết nối mở rộng với các hệ thống vi mạch khác như thế nào?

Mô hình sử dụng chuẩn giao tiếp chân cắm socket 32/64 chân tiêu chuẩn với khoảng cách lỗ cắm $1.0\text{ cm}$. Mọi đường bus tín hiệu logic, ngõ vào xung clock và các đường cấp nguồn đều được đưa ra các chân cắm độc lập, cho phép nối tầng dễ dàng sang các bo mạch mở rộng khác.

4. Quy trình bảo dưỡng và xử lý sự cố khi IC bị lỗi?

Nhờ thiết kế toàn bộ IC nằm trên socket DIP chuyên dụng, khi xảy ra sự cố chập tải hoặc hỏng cổng logic, kỹ thuật viên chỉ cần sử dụng kẹp rút IC chuyên dụng để thay thế chip mới trong vòng chưa đầy 1 phút mà không cần phải dùng mỏ hàn làm bong tróc mạch in.

5. Dự toán chi phí linh kiện và thời gian hoàn vốn đầu tư?

Chi phí linh kiện cho một bộ mô hình (gồm 6 IC CD4511, 3 IC CD4510, 3 IC CD4516, các IC cổng logic, 6 LED 7 đoạn, linh kiện thụ động và bo mạch in) ước tính chỉ chiếm một phần nhỏ ngân sách phòng lab. Nhờ độ bền cao và khả năng bảo vệ linh kiện chống cắm ngược cực, mô hình hoàn vốn đầu tư đào tạo ngay trong học kỳ đầu tiên đưa vào giảng dạy.

---

Kết luận

Đồ án "Thi công mô hình giảng dạy vi mạch số" của sinh viên Nguyễn Hữu Hoàng dưới sự hướng dẫn của thầy Trần Văn Trọng đã giải quyết thành công bài toán cầu nối giữa lý thuyết kỹ thuật số và thực hành ứng dụng. Bằng việc kết hợp chặt chẽ giữa thiết kế mạch logic tổ hợp, mạch logic tuần tự họ CMOS/TTL với kỹ thuật chế tạo cơ điện tử module hóa, mô hình đã đem lại giải pháp đào tạo trực quan, tin cậy và đạt hiệu quả kinh tế cao cho Trung tâm Việt Đức - Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh. Đây là tài liệu tham khảo kỹ thuật và mô hình học tập giá trị cho sinh viên, giảng viên và kỹ sư trong lĩnh vực thiết kế phần cứng điện tử.

Trích đoạn nội dung tài liệu

CHƯƠNG I : GIỚI THIỆU CÁC CỔNG LOGIC CƠ BAN Ư GIỚI THIỆU VỀ YLM 1/Khái niệm về vi mạch số: thể ở 1 trong hai Mạch số (digital cireuit) xứ lý tín hiệu ở dạng xung. Các xung chỉ có trang thất, mức điện thế định trước gọi là mức thấp ví dụ (0V) và mức cao (3,5V). Số mức điện có thể lớn hơn hai nhưng cũng có thể là một số hữu han. Hệ thông số gồm nhiều loại như hệ thống số thập phân, nhị phân, BCD, Hexa,.

Nhưng hệ thông xố nhị phân gồm] vá 9 thuận tiện cho việc xử lý bởi các mạch điện tử, nhưng ch không xử lý trực tIẾp các con sốí ¿ xử lý các dạng sóng. Ta biểu thị số nhị phân bằng bằng dạng sóng nhị phần chỉ có ha ¡ thế, một mức biểu thị số 0 và một mức biểu thị số 1 hai mức. Hai mức điện thế này cách xa nhau đủ xa để mạch logic có thể phân biệt được Khi xứ lý tín hiệu nhị phân các ngÒ váo vá ra của bản thân các mạch logic cũng phát hiện ở một trong hai mức điện thế đó. Vi mạch số gồm có hai 1o: Mật loại thuộc ho TTL được cấu tạo từ các transistor — Một loại thuộc họ CMOS được cấu tạo từ các transistor trường.

2/ Ưu điểm của vi mạch số: —_ Ítbị ảnh hưởng bởi nhiéu 4m (noise). hợp số — Dễ được chế tạo thành mạch tích hợp (IC) và trong thực tế đã có rất nhiều mạch tích được sản xuất cho nhiều chức nang khác nhau. —_ Thiết kế và phân tích mạch đơn giản hơn. —_ Thuận tiện cho việc điều khiển tự động lưu trữ và xử lý dữ liệu (data), kết hợp với các loại máy tính.

3/ Nhược điểm: Tín hiệu được xử lý phải là dạng xung có hai mức logic rõ rệt. Vì vậy khi xử lý tin hiệu tương tự cần phải có bộ chuyển đổi từ tương tự sang số. 4/ Phạm vi ứng dụng của vi mạch số: 'Vi mạch số được ứng dụng trong nhiều lĩnh vực như quân sự, các dụng cụ y tế, các loại máy móc trong sản xuất. 'Vi mạch số đựợc sử dụng trong các hệ thống điện tử mới hiện nay II CÁC CỔNG LOGIC CƠ BẢN Các cổng logic cơ bản là các phần tử đóng vai trò chủ yếu thực hiện các chức năng logic đơn cơ giản nhất trong các sơ đồ logic (là các sơ đồ thực hiện một hàm logic nào đó).

Các cổng logic kết bắn thường có một hoặc nhiều đầu vào và một đầu ra. Từ các cổng logic cơ bẩn, ta có thể dữ liệu ngõ vào, hợp lại để tạo ra nhiều mạch logic thực hiện các hàm logic phức tạp hơn. Những logic hoạt động với các ra chỉ nhận các giá trị logic là Đúng (mức 1) va sai (mức 0). Vì các cổng số nhị phân (0, 1) nên có đôi khi còn được mang tên là cổng logic nhị phân.

ĐÔ ÁN TỐT NGHIỆP GVHD : TRAN VAN TRONG Người ta thường dùng tín hiệu điện để biểu diễn dữ liệu vào ra của các cổng logic nói và tín hiệu thế. riêng và của các mạch logic nói chung. Chúng có thể là tín hiệu xung * Biểu diễn bằng tín hiệu thế: Dùng hai mức điện thế khác nhau để biểu diễn hai gai tri (mức 1) và sai (nức 0) có hai phường pháp biểu diễn hai giá trị này: + Phương pháp logic dương (hình 1.a) Điện thế dương hơn là mức | Điện thế ám hơn là mức 0 (Hình 1.a) + Phương pháp logic âm ( hình 1.b) Điện thế âm hơn là mức 1 Điện thế dương hơn là mức 0 (Hinh1.1a, b : Biểu diễn dữ liệu bằng tín hiệu thế ĐỖ ÁN TỐT NGHIỆP. GVHD : TRẤN VĂN TRỌNG * Biểu diễn bằng tín hiệu xung: xung trong dãy tín Hai giá trị logic 1 và 0 tương ứng với sự xuất hiện hay không xuất của hiệu theo một chu kỳ T nhất định (Hình 1.1c) xung thường có độ rộng Trong các mạch logic sử dụng dữliệu là tín hiệu xung, các cụ thể sườa và biên độ ở trong một giới hạn cho phép nào đó tùy từng trường hợp Hình ].lc toán cơ bản Trong hệ thống số chỉ có các phép toán cơ bản được thực hiện.

Những phép toán AND , OR , NOT. đó là những cổng logic : AND , OR , NOT. va FLIP FLOP. Các phép Là những cổng logic còn flip flop là một p tử nhớ cơ bản được dùng để chứa thông tin nhị phân III/ HÀM LOGIC VÀ (AND), HOẶ C (0R) ,KHÔNG (NOT).

tùy thuộc Gọi A là biến số nhị phân có mức logic là 0 hoặc 1, va Y là một biến số nhị phân vào A: Y=f(A). Trong trường hợp này có hai khả năng xẩy ra: Vì biến số A,B chỉ có thể là 0 hay 1 nên A và B chỉ có thể tạo ra 4 tổ hợp khác nhau là: - Y = A, A=0thìY=0 hay A= I thì Y =1 -Y=A>A=0tY=1 h hay A= 1 thì Y=0 Khi Y tùy thuộc vào hai biến số nhị phân A, B => Y=f(A,B) HlolHlolw —|—|ol©l> “< > —| Mach |_— Bảng liệt kê tất cả các tổ hợp khả dĩ của các biến số và hàm số tương ứng gọi là bảng sự thật. Khi có 3 hay nhiều biến số (A,B ,C) số lượng hàm số khả. Mạch điện tử thực hiện quan hệ logic : ĐÔ ÁN TỐT NGHIỆP GVHD : TRAN VAN TRONG Y =f(A ) hay Y =f(A,B).

gọi là mạch logic, trong đó các biến số A,B. là các ngổ vào và hàm sốY là các ngỏ ra. Một mạch logic diễn tả quan hệ giữa các ngỏ vào và ngỏ ra nghĩa là thực hiện được một hàm logic, do đó có bao nhiêu hàm số logic thì có bấy nhiêu mạch logic. Lưu ý rằng khi biểu diễn mối quan hệ toán học ta gọi là hàm số logic còn khi biểu diễn mốt quan hệ về mạch tín hiệu ta gọi là cổng logic.

ing logic VA (AND). Hàm lopie VÀ được định nghla theo bắng sự thật sau: Hàng sự thật =L} A Y=AB Ký hiệu toán học của hàm số VẢ. Kí hiệu chuẩn cổng VÀ (AND) Y=AB Bảng 1. Bắng chân lý cổng AND 3 ngõ vào —c©cccccc> m—oce=cczg =———=CCCC> HoHoHoHon * Nhận xét: A, B,C: Là các ngõ vào tín hiệu hiệu logic x : Lầ các ngõ ra logic 0 : Mức logic thấp ( mức 0) 1 : Mức logic cao ( mức 1) Ngõ ra cổng AND chỉ lên 1 khi tất cả các ngõ vào lên 1, mức 0 khi có ít nhất 1 ngõ vào.

Mạch này được gọi là một cổng (cổng AND), nó có N đầu vào và một đầu ra(NÑ >2). Tín hiệu số được đưa đến các dầu vào A. Đâu ra ký hiệu là Y và nó cũng là tín hiệu số. GVHD : TRAN VAN TRONG 3/ Cổng logic HOAC (OR).

Ham số HOẶC của hai biến số A,B được định nghĩa ở bảng sự thật sau: Bắng sự thật: Do | 0 10 490 0.10 | A HN oot Kí hiệu chuẩn cổng HOẶC Ngó ra Y là 1 khi có ít nhất mm Z la 1, do đó chỉ bằng 0 ở trường hợp khi cả hai biến sử bằng 0. Mạch điện thực hiện chức né logic OR (cộng logic) gọi là cổng OR. Ký hiệu toán học của cổng HOẶC la: Y=A+B hay Y=A+B+C+. Y=A+B+C 33 4/ Cổng logic KHÔNG (NOT).

Hàm VÀ và hàm HOẶC tác động lên hai hay nhiều biến số trong khi đó hàm KHÔNG có thể xem như chỉ có thể tác động lên một biến số. Bảng sự thật : A Y=A_ ALY 0 1 1|0 Kí hiệu cổng NOT Hàm KHÔNG có tác động phủ định hay đảo. Sở dĩ có sự đồng hóa này là vì ta đang liên hệ với số nhị phân có hai trạng thái 0 hay 1. Do đó phủ định của 0 là1.

Sự có mặt của một vòng tròn nhỏ , gọi là bọt luôn biểu thị sự đảo trong các mạch số thì ngõ ra * Nhận xét: Tín hiệu ngõ ra cổng NOT là đảo của tín hiệu ngõ ra. Khi ngõ vào ở mức 0 ở mức 1 và ngược lại. CỔNG LOGIC KHÔNG - VÀ ( NAND ) VÀ KHÔNG- HOẶC ( NOR) ĐÔ ÁN TỐT NGHIỆP GVHD : TRẤN VĂN TRỌNG Từ ba phép toán kể trên người ta đã đưa ra hai phép toán nữa đó là phép NAND. và phép bất kỳ biểu NOR .Những phép toán này sử dụng rất rộng rãi , cổng NAND và NOR đủ thực hiện thức logic nào.

Vì lý do này các cổng NAND và NOR được gọi là cổng đa năng 1/ Cổng logic NANI. Xét trường hợp có hai biến số A.B ngô ra ở cổng VÀ Y = A.B nên ngồ ra ở cổng KHÔNG ocủa Y: YzAB Về hoại động của cổng NAND thụ tự các tổ hợp của A,B ta lập bảng trạng thái rồi lấy đảo để về Ý đáo, Ở đây , dấu ưon nhỏ ở phía 4u ra cống AND đại diện cho phép toán NOT tức phép đảo Tuy nhiền có thể đi ưực tiếp báng các lập bảng sự thật sau: }—' Kí hiệu cổng NAND Bảng sự thật: ©|—|—|—|~ —|©|—|©|m —¬ |—¬ |o|©|> -2/ Cổng NOR. Phép NOT - OR được gọi là cổng NOR được minh họa là một cổng OR và một cổng NOT hoạt động của mạch được mô tả Xét trường hợp hai ngồ vào là A,B .Ngồ ra ở cổng OR là : Y=A+B nên ngỏ ra ở cổng đảo sẽ là : Y=A+B. ĐỒ ÁN TỐT NGHIỆP GVHD : TRẤN VĂN TRỌNG Bảng sự thật: A [BLY § 0 |0 |1 — le fo [a fo : 1 |0 |0 | 1 fi |0 | Kí hiệu cổng NOR.

Hh HAM LOGIC EXOR VA EXNOR 1/ Cổng logic LXOR ( CỘNG CÓ LOẠI TRỪ), Hàm HOẶC được gọi là HOẶC b¿ ớm vì nó không giải quyết được bài toán cộng nhị phản. Lý đo là khi cả hai biến số đều I hi Y =I thay vi la 0. Mặc dù HOẶC như vậy vẫn có ý nghia thực tế nên vẫn được dùng fn ười ta phải định nghĩa một cổng logic khác là HOẶC LOẠI TRỪ (EXOR) cổng này có § loại trường hợp khi A,B đồng thời là 1 thì Y =0 Kýhiệu: Y=A@B Bảng sự thật: Hlol-lolw ©l-l—lel< —l—lelel> Kí hiệu cổng EXOR. Nếu so sénh bang sự thật cổng EXOR với cổng OR chúng ta chỉ thấy khác ở dòng thứ tư.

Mạch này được ứng dụng ở những nơi mà hai tín hiệu số cần được so sánh. Từ bảng sự thật ta thấy khi cả hai đầu vào như nhau ( 0 hay 1 ) thì đầu ra là 0, khi các đầu vào khác nhau thì đâu ra là 1 2/ Cổng EXNOR. Hàm EXNOR được thực hiện bằng cách thêm cổng NOT sau cổng EXOR, do đó hoạt động logic của EXNOR là đáo so với EXOR.