Giới thiệu dự án

Trong kỷ nguyên vạn vật kết nối (IoT) và đô thị thông minh, thị trường camera giám sát thông minh (Smart Camera) đang tăng trưởng vượt bậc với tốc độ tăng trưởng kép hàng năm (CAGR) vượt 18.5%. Tuy nhiên, các giải pháp truyền thống dựa trên điện toán đám mây thuần túy (Cloud Computing) đang bộc lộ những rào cản kỹ thuật nghiêm trọng: nghẽn băng thông khi truyền tải luồng video độ phân giải cao (Full HD/4K), chi phí máy chủ đắt đỏ, và độ trễ (latency) mạng khó đáp ứng các tình huống khẩn cấp theo thời gian thực. Xu hướng dịch chuyển tính toán trí tuệ nhân tạo về biên mạng (Edge AI) trên các nền tảng phần cứng tái cấu trúc như FPGA (Field-Programmable Gate Array) và Hệ thống nhúng trên một vi mạch (SoC - System on Chip) nổi lên như một giải pháp đột phá.

Đề tài "Tối ưu Streaming cho bộ tăng tốc AI tích hợp trên Ultra96-V2 cho Smart Camera" của tác giả Võ Phúc Vinh Khang và Lê Hoài (Đại học Công nghệ Thông tin - ĐHQG TP.HCM, hướng dẫn bởi TS. Nguyễn Minh Sơn) giải quyết bài toán: Làm thế nào để tích hợp mạng nơ-ron tích chập (CNN) phát hiện vật thể YOLOv2 trên phần cứng FPGA với xung nhịp cao (300 MHz) và xây dựng luồng truyền video trực tiếp (Real-Time Video Streaming) ổn định qua giao thức RTSP lên máy chủ đám mây với độ trễ thấp nhất.

graph LR
    A[USB Camera / Sensor] -->|UVC Driver| B[Zynq UltraScale+ PS ARM Core]
    B -->|DMA / AXI4 High Performance| C[PL: YOLOv2 Hardware Accelerator @ 300MHz]
    C -->|Bounding Box & Detection Data| B
    B -->|FFmpeg / H.264 Encoding| D[RTSP Streaming Engine]
    D -->|Wi-Fi / Ethernet + SSH Tunnel| E[Cloud Server / ZoneMinder NVR]
    E -->|Web Browser / VLC| F[Client End-Users]

Mục tiêu dự án

  1. Hiện thực hóa bộ tăng tốc phần cứng CNN YOLOv2 trên khối logic khả trình (PL) của vi mạch Zynq UltraScale+ MPSoC (Board Ultra96-V2) đạt tần số hoạt động 300 MHz.
  2. Khắc phục lỗi vi phạm định thời (Timing Closure Violation - WNS âm) trong quy trình tổng hợp (Synthesis) và thực thi (Implementation) trên công cụ Xilinx Vivado 2019.2.
  3. Xây dựng hệ điều hành Linux nhúng chuyên dụng sử dụng PetaLinux 2019.2, tối ưu hóa driver điều khiển USB camera và phân vùng bộ nhớ chia sẻ DMA (Direct Memory Access).
  4. Thiết kế luồng truyền phát kép (Dual Streaming Pipeline): Luồng hình ảnh thường và luồng hình ảnh nhúng kết quả AI sử dụng thư viện OpenCV, FFmpeg và giao thức RTSP (Real-Time Streaming Protocol).
  5. Triển khai hệ thống giám sát tập trung trên đám mây qua phần mềm ZoneMinder, định tuyến an toàn qua cơ chế SSH Tunneling và thiết kế tối ưu tản nhiệt cơ khí cho mạch Ultra96-V2.

Phương pháp tiếp cận và Chỉ số mục tiêu

Dự án áp dụng mô hình Đồng thiết kế Phần cứng - Phần mềm (Hardware/Software Co-design). Khâu xử lý mạng nơ-ron nặng nề được đẩy hoàn toàn xuống phần cứng PL, trong khi phần mềm chạy trên lõi vi xử lý ARM Cortex-A53 chịu trách nhiệm điều phối dữ liệu, mã hóa video và quản lý giao thức mạng.

  • Độ trễ truyền phát camera thông thường (1080p): $< 4$ giây, tốc độ khung hình $\ge 30$ FPS.
  • Độ trễ truyền phát camera có xử lý AI (1080p input / $416 \times 416$ YOLOv2 inference): $< 25$ giây qua môi trường Internet công cộng.
  • Tần số hoạt động IP Core: Cố định ở mức $300\text{ MHz}$ với Worst Negative Slack ($WNS \ge 0\text{ ns}$).

Phân tích và thiết kế giải pháp

Phân tích hiện trạng

Nghiên cứu so sánh trực tiếp với các công trình phát triển Smart Camera và tăng tốc AI nhúng trong và ngoài nước:

Giải pháp / Tác giả Nền tảng phần cứng Thuật toán / Pipeline Độ phân giải & FPS Ưu điểm Nhược điểm / Rào cản
Norouznezhad et al. (2010) Xilinx Virtex-5 ML506 HOG / Phase Feature Tracking $640 \times 480$ @ 30 FPS Phân loại được nhiều đặc trưng màu, chuyển động Tốn tài nguyên tính toán, chưa áp dụng Deep Learning
DreamCam (Birem, 2014) Altera Cyclone III Image filtering / Custom logic $800 \times 1024$ @ 42 FPS Tự động thích ứng kích thước ảnh đầu vào Thiếu module nhận diện thông minh, phức tạp khi cấu hình
Phan Tuấn Thanh (2020) ZedBoard Zynq-7000 YOLOv2 CNN Accelerator Chạy theo tệp ảnh từ SD Card Độ chính xác nhận diện đối tượng cao Chưa xử lý luồng trực tiếp từ Camera, không có Streaming
Phan Trương Khang (2020) Terasic DE10-Nano Viola-Jones Face Detection $320 \times 420$ @ Real-time Tốc độ nhanh trên ảnh xám (Grayscale) Độ chính xác thấp ($40-80%$), mất mát dữ liệu màu RGB
Bùi Nguyễn Phát (2021) Avnet Ultra96-V2 YOLOv2 SoC Integration $1280 \times 960$ (P2P Stream) Tích hợp thành công IP YOLOv2 lên UltraScale+ Độ trễ P2P cao (~19s), chưa tối ưu RTSP Internet, lỗi quá nhiệt
Giải pháp đề xuất (2023) Avnet Ultra96-V2 (ZU3EG) YOLOv2 (300MHz) + RTSP + ZoneMinder $1920 \times 1080$ (Full HD) Tối ưu Timing 300MHz, Dual Stream, Cloud NVR, Vỏ tản nhiệt Đòi hỏi cấu hình nâng cao trên Linux nhúng

Yêu cầu hệ thống theo mô hình MoSCoW

  • Must Have: IP Core YOLOv2 chạy ổn định ở tần số 300 MHz; hệ điều hành PetaLinux nhận diện USB Camera UVC; luồng RTSP stream hình ảnh thường qua Wi-Fi/Ethernet.
  • Should Have: Khả năng overlay bounding box trực tiếp trên luồng video; giao diện quản lý đa kênh ZoneMinder; SSH Tunneling vượt NAT/Firewall.
  • Could Have: Chuyển đổi linh hoạt giữa giao thức mạng không dây (Wi-Fi) và có dây (USB-to-Ethernet Adapter); hỗ trợ stream song song 2 camera trên 1 board.
  • Won't Have: Huấn luyện lại mạng nơ-ron trực tiếp trên chip biên (On-chip training).
        +-------------------------------------------------------------+
        |                  Ultra96-V2 (XCZU3EG MPSoC)                 |
        |                                                             |
        |  +------------------------+     +------------------------+  |
        |  |  Processing System     |     |  Programmable Logic    |  |
        |  |  (PS - Quad ARM A53)   |     |  (PL Architecture)     |  |
        |  |                        |     |                        |  |
        |  |  [ Linux 4.19 Kernel ] |     |  [ Clocking Wizard ]   |  |
        |  |  [ PetaLinux 2019.2  ] |     |     | (300 MHz)        |  |
        |  |  [ Vitis App C++     ] |     |     v                  |  |
        |  |  [ FFmpeg / OpenCV   ] |     |  +------------------+  |  |
        |  |           |            |     |  | IP YOLO2_FPGA    |  |  |
        |  +-----------|------------+     |  | (Darknet-19,     |  |  |
        |              |                  |  |  Reorg, Anchors) |  |  |
        |   AXI HPM    | Control          |  +------------------+  |  |
        |   ==========>|=========================>|                |  |
        |              |                          |                |  |
        |   AXI HP DMA | Data Transfer            |                |  |
        |   <==========|==========================+                |  |
        |              v                                           |  |
        |  +----------------------------------------------------+  |  |
        |  |        LPDDR4 Shared Memory (Reserved Buffer)      |  |  |
        |  +----------------------------------------------------+  |  |
        +-------------------------------------------------------------+

Thiết kế hệ thống và Công nghệ sử dụng

Hệ thống được xây dựng dựa trên sự phối hợp chặt chẽ giữa các khối công nghệ phần cứng và phần mềm:

  • Nền tảng vi mạch: Avnet Ultra96-V2 tích hợp Xilinx Zynq UltraScale+ MPSoC (Mã hiệu: XCZU3EG-1SBVA484E), gồm 4 lõi ARM Cortex-A53 (APU), 2 lõi ARM Cortex-R5 (RPU), GPU Mali-400 MP2 và 2GB LPDDR4 Memory.
  • Công cụ phát triển EDA: Xilinx Vivado Design Suite 2019.2, Vivado HLS 2019.2, Xilinx Vitis 2019.2, PetaLinux Tools 2019.2.
  • Giao thức và Phần mềm trung gian: Giao thức RTSP (Real-Time Streaming Protocol), thư viện đa phương tiện FFmpeg, thư viện thị giác máy tính OpenCV, hệ thống quản trị camera ZoneMinder v1.34+, OpenSSH Server.
// Trích xuất cấu hình khởi tạo bộ đệm DMA và điều khiển IP Core YOLOv2 qua bus AXI
#define YOLO_BASE_ADDR      0xA0000000
#define MEMORY_RESERVED_BASE 0x70000000
#define FRAME_BUFFER_SIZE   (1920 * 1080 * 3)

void run_yolov2_inference(uint32_t* input_frame, uint32_t* output_boxes) {
    // 1. Core SW ghi địa chỉ bộ đệm DDR4 vào các thanh ghi điều khiển IP Core
    Xil_Out32(YOLO_BASE_ADDR + 0x10, (uint32_t)MEMORY_RESERVED_BASE);
    Xil_Out32(YOLO_BASE_ADDR + 0x18, (uint32_t)(MEMORY_RESERVED_BASE + FRAME_BUFFER_SIZE));
    
    // 2. Kích hoạt IP Core tính toán thông qua bus AXI Lite Control
    Xil_Out32(YOLO_BASE_ADDR + 0x00, 0x01); // Start bit
    
    // 3. Chờ tín hiệu ngắt hoặc cờ DONE từ khối Programmable Logic
    while ((Xil_In32(YOLO_BASE_ADDR + 0x00) & 0x02) == 0) {
        // Polling hardware status flag
    }
}

Implementation và kết quả

Quá trình tối ưu hóa phần cứng (Vivado 2019.2)

Khi thiết lập tần số hoạt động của khối xử lý Yolo2_fpga lên mức mục tiêu $300\text{ MHz}$ (ap_clk chu kỳ $3.333\text{ ns}$), quá trình biên dịch mặc định (Default Strategy) gặp hiện tượng vi phạm thời gian thiết lập (Setup Time Violation) với Worst Negative Slack (WNS) âm: $-0.034\text{ ns}$, Total Negative Slack (TNS) là $-0.113\text{ ns}$ tại 8 điểm nút (Failing Endpoints).

Nhóm tác giả đã điều chỉnh chiến lược tổng hợp và hiện thực mạch (Synthesis & Implementation Strategies):

  1. Synthesis Strategy: Chuyển sang Flow_PerfThresholdCarry với chỉ thị -directive FewerCarryChains, kích hoạt -keep_equivalent_registers, vô hiệu hóa tối ưu chia sẻ tài nguyên -resource_sharing off và tắt bộ đệm LUT kết hợp -no_lc.
  2. Implementation Strategy: Sử dụng Performance_Explore kết hợp bước tối ưu hóa vật lý sau định tuyến Post-Route Phys Opt Design.
================================================================================
Báo cáo tài nguyên sử dụng trên FPGA Zynq UltraScale+ ZU3EG (Tần số: 300 MHz)
================================================================================
+------------------+----------+-----------+----------------+
| Tài nguyên phần cứng | Sử dụng  | Khả dụng  | Tỷ lệ (%)      |
+------------------+----------+-----------+----------------+
| BRAM 18K         | 265      | 432       | 61.34 %        |
| DSP48E           | 144      | 360       | 40.00 %        |
| Flip-Flop (FF)   | 35,530   | 141,120   | 25.18 %        |
| Look-Up Table (LUT)| 54,816  | 70,560    | 77.68 %        |
+------------------+----------+-----------+----------------+
Worst Negative Slack (WNS) sau tối ưu: +0.042 ns (Đạt chuẩn Timing Closure)
Công suất tiêu thụ ước tính (On-chip Power): 5.28 W

Xây dựng luồng truyền phát Streaming trên Linux nhúng

Hệ điều hành PetaLinux được nạp tệp cấu hình thiết bị (Device Tree Source) khai báo vùng nhớ riêng reserved-memory nhằm ngăn Linux Kernel cấp phát trùng vào vùng DMA của IP YOLOv2:

/ {
    reserved-memory {
        #address-cells = <2>;
        #size-cells = <2>;
        ranges;
        
        yolo_reserved: buffer@70000000 {
            compatible = "shared-dma-pool";
            no-map;
            reg = <0x0 0x70000000 0x0 0x10000000>; /* 256 MB Reserved */
        };
    };
};

Quy trình phát luồng RTSP được hiện thực hóa bằng script tối ưu FFmpeg, đẩy dữ liệu H.264 với độ trễ tối thiểu (Zero-latency tuning):

#!/bin/sh
# Khởi tạo pipeline streaming hình ảnh đã nhận diện YOLOv2 lên Cloud Server
ffmpeg -f rawvideo -pix_fmt bgr24 -s 1920x1080 -r 15 -i /tmp/yolo_frame_pipe \
  -c:v libx264 -preset ultrafast -tune zerolatency -b:v 2500k -maxrate 3000k \
  -bufsize 1000k -f rtsp -rtsp_transport tcp rtsp://cloud-server-ip:8554/live/smartcam_ai

Kết quả đo kiểm thực nghiệm

+-------------------------------------------------------------------------------+
|                      KẾT QUẢ ĐO KIỂM HIỆU NĂNG STREAMING                      |
+---------------------+-------------------+-------------------+-----------------+
| Chế độ hoạt động    | Độ phân giải      | Độ trễ mạng (RTT) | FPS thực tế     |
+---------------------+-------------------+-------------------+-----------------+
| Camera thường (Wi-Fi)| 1920 x 1080 (FHD) | 3.2 - 3.8 giây    | 28.5 - 30.0 FPS |
| Camera thường (LAN) | 1920 x 1080 (FHD) | 1.1 - 1.4 giây    | 30.0 FPS        |
| YOLOv2 AI (Wi-Fi)   | 1920 x 1080 (FHD) | 18.2 - 21.6 giây  | 1.8 - 2.2 FPS   |
| YOLOv2 AI (LAN)     | 1920 x 1080 (FHD) | 14.5 - 16.2 giây  | 2.1 - 2.5 FPS   |
+---------------------+-------------------+-------------------+-----------------+

Thực nghiệm kiểm tra tính ổn định liên tục trong 24 giờ cho thấy hệ thống hoạt động tin cậy:

  • Nhiệt độ chip xử lý: Nhờ thiết kế hộp chứa tản nhiệt chủ động (quạt tản nhiệt $5\text{V}$ gắn kèm khung vỏ 3D), nhiệt độ chip duy trì ổn định ở mức $48^\circ\text{C} - 55^\circ\text{C}$ (so với mức $>75^\circ\text{C}$ khi không có tản nhiệt, loại bỏ triệt để hiện tượng sập nguồn hoặc giảm xung nhịp).
  • Tỷ lệ mất gói (Packet Loss): Đường truyền Ethernet đạt mức mất gói xấp xỉ $0%$; đường truyền Wi-Fi qua Access Point duy trì ổn định với tỷ lệ mất gói $< 1.2%$ ở khoảng cách 10 mét.

Đổi mới và đóng góp

  1. Khép kín quy trình tối ưu Timing ở xung nhịp cao (300 MHz): Chứng minh phương pháp luận giải quyết bài toán WNS âm trên dòng vi mạch Zynq UltraScale+ mà không cần cắt giảm kiến trúc mạng nơ-ron.
  2. Kiến trúc phát luồng kép lai (Hybrid Dual-Stream Architecture): Cho phép người quản trị vừa theo dõi luồng thô Full HD thời gian thực vừa giám sát luồng phân tích nhận diện AI trên cùng một thiết bị phần cứng.
  3. Tích hợp Cloud NVR hoàn chỉnh qua ZoneMinder và SSH Tunneling: Giải quyết triệt để rào cản địa chỉ IP động (Dynamic IP) và tường lửa của mạng dân dụng, hỗ trợ giao diện thuần Việt hóa cho người dùng cuối.
  4. Chuẩn hóa thiết kế cơ điện tử (Mechatronic Packaging): Đóng gói sản phẩm nhỏ gọn với giải pháp khí động học tản nhiệt cưỡng bức, bảo vệ phần cứng FPGA hoạt động bền bỉ trong môi trường công nghiệp.

Ứng dụng thực tế và triển khai

Kịch bản ứng dụng

  • Hệ thống kiểm soát an ninh tòa nhà/nhà máy: Nhận diện người, phương tiện xâm nhập trái phép tại các khu vực hạn chế, truyền dữ liệu cảnh báo trực tiếp về trung tâm điều hành.
  • Hệ thống chấm công và giám sát văn phòng: Tích hợp nhận diện nhân sự tự động, kết nối trực tiếp vào hệ thống giám sát ZoneMinder của doanh nghiệp.
  • Giao thông thông minh (ITS): Giám sát lưu lượng xe, nhận diện ùn tắc hoặc phương tiện dừng đỗ sai quy định tại các nút giao cắt.

Hướng dẫn triển khai nhanh (Deployment Guide)

[Camera USB / Cảm biến] 
        |
        v (Cổng USB 3.0)
[Kit Ultra96-V2 + Thẻ MicroSD nạp PetaLinux] 
        |
        v (Cáp mạng qua USB-to-LAN hoặc Wi-Fi WPA2)
[Modem / Router Internet] 
        |
        v (SSH Reverse Tunnel: Port 8554 & 80)
[Cloud VPS Server (Ubuntu 20.04 + ZoneMinder + RTSP Simple Server)]
        |
        v (Giao thức HTTPS / RTSP WebRTC)
[Màn hình giám sát / Thiết bị di động]
  1. Chuẩn bị phần cứng: Board Avnet Ultra96-V2, Thẻ nhớ SanDisk Ultra 32GB Class 10, Module USB-to-Ethernet, USB Camera Full HD 1080p, Nguồn 12V-2A.
  2. Nạp Firmware: Format thẻ nhớ thành 2 phân vùng (BOOT định dạng FAT32 chứa BOOT.BIN, image.ub; rootfs định dạng EXT4 chứa hệ điều hành).
  3. Khởi động và cấu hình: Kết nối board vào mạng, khởi chạy file thực thi smart_camera.elf thông qua cấu hình dịch vụ systemd tự động.
  4. Kết nối máy chủ: Thiết lập kết nối SSH Tunneling tới Cloud Server bằng lệnh: 
    ssh -N -R 8554:localhost:8554 -R 8080:localhost:80 root@cloud_server_ip

Hạn chế và hướng phát triển

Hạn chế kỹ thuật

  • Tốc độ xử lý của khối AI IP YOLOv2 nguyên bản vẫn cần khoảng cách thời gian lớn giữa các khung hình (khoảng 0.45s cho 1 frame inference), khiến luồng video AI bị giật nhẹ nếu so với luồng camera thường.
  • Độ phân giải đầu vào xử lý AI phải nén về kích thước $416 \times 416$ pixel trước khi nạp vào IP Core, dẫn đến tiêu tốn một phần năng lực tính toán của CPU ARM cho bước tiền xử lý (Resizing/Color Conversion).

Hướng phát triển

  1. Nâng cấp công nghệ lượng tử hóa (Quantization): Chuyển đổi mô hình YOLOv5/YOLOv8 sang dạng số nguyên 8-bit (INT8) thông qua bộ công cụ Xilinx Vitis AI và triển khai nhân DPU (Deep Learning Processing Unit) chuyên dụng, nâng FPS nhận diện lên mức $> 15\text{ FPS}$.
  2. Áp dụng giao thức WebRTC: Thay thế luồng truyền RTSP/H.264 truyền thống bằng giao thức WebRTC (Web Real-Time Communication) nhằm hạ độ trễ truyền phát qua Internet xuống dưới $500\text{ ms}$.
  3. Mở rộng hỗ trợ Multi-Camera: Tối ưu hóa băng thông bus AXI Interconnect để hỗ trợ xử lý song song 4 kênh camera đồng thời trên cùng một SoC.

Đối tượng hưởng lợi

  • Sinh viên & Học viên Cao học: Tài liệu tham khảo thực chiến về toàn bộ luồng thiết kế vi mạch FPGA (Vivado -> PetaLinux -> Vitis), phương pháp giải bài toán vi phạm Timing Closure.
  • Kỹ sư Phần cứng & Hệ thống nhúng: Nắm vững kỹ thuật lập trình tương tác phần cứng qua DMA, tối ưu hóa băng thông bus AXI và giải pháp tản nhiệt thiết bị biên.
  • Doanh nghiệp giải pháp IoT/Camera: Mô hình kiến trúc mẫu giúp tiết kiệm $60%$ chi phí đầu tư phần cứng bằng cách tận dụng năng lực tính toán tại biên, giảm $80%$ chi phí băng thông đường truyền đám mây.
  • Nhà nghiên cứu Khoa học: Cung cấp dữ liệu thực nghiệm chuẩn xác về mối tương quan giữa tần số hoạt động, tài nguyên phần cứng và độ trễ truyền phát video trong hệ thống AI nhúng.

Câu hỏi thường gặp

1. Yêu cầu phần cứng tối thiểu để triển khai hệ thống là gì?

Cần kit phát triển FPGA Avnet Ultra96-V2 (chứa chip Xilinx Zynq UltraScale+ ZU3EG), thẻ nhớ MicroSD tối thiểu 16GB (khuyến nghị chuẩn UHS-I Class 10), nguồn cấp DC $12\text{V} - 2\text{A}$ ổn định, USB Camera hỗ trợ giao tiếp chuẩn UVC và quạt tản nhiệt $5\text{V}$.

2. Làm thế nào để khắc phục lỗi âm thời gian trễ WNS khi tổng hợp ở tần số 300 MHz?

Cần tùy biến chiến lược Synthesis sang Flow_PerfThresholdCarry (dùng chỉ thị FewerCarryChains) và thiết lập Implementation ở chế độ Performance_Explore. Việc này tái tổ chức các chuỗi cộng mang (carry chains) và tối ưu vị trí đặt Flip-Flop nhằm cân bằng thời gian truyền tín hiệu.

3. Tại sao hệ thống sử dụng kết hợp cả AXI HPM và AXI HP?

Bus AXI_HPM_FPD (Master High Performance) được dùng cho kênh điều khiển: CPU ARM đóng vai trò Master ghi cấu hình và kích hoạt IP Core. Ngược lại, bus S_AXI_HP_FPD (Slave High Performance) đóng vai trò kênh truyền dữ liệu khối lượng lớn: IP Core tự động đọc/ghi frame ảnh trực tiếp từ bộ nhớ DDR4 thông qua cơ chế DMA mà không làm quá tải CPU.

4. Hệ thống có hoạt động được khi đường truyền mạng Internet bị ngắt quãng không?

Có. Hệ thống tự động ghi nhận và lưu trữ cục bộ các sự kiện nhận diện quan trọng vào thẻ nhớ SD. Khi có kết nối Internet trở lại, tiến trình nền sẽ đồng bộ dữ liệu hình ảnh và nhật ký cảnh báo lên máy chủ ZoneMinder.

5. Chi phí triển khai phần cứng cho một trạm Smart Camera này là bao nhiêu?

Tổng chi phí linh kiện phần cứng (Board Ultra96-V2, Camera Full HD, Vỏ bảo vệ, Nguồn, Phụ kiện) dao động trong khoảng 7.000.000 - 8.500.000 VNĐ, thấp hơn nhiều so với việc đầu tư một cụm máy tính nhúng công nghiệp kết hợp card GPU rời đắt đỏ.

Kết luận

Đồ án tốt nghiệp "Tối ưu Streaming cho bộ tăng tốc AI tích hợp trên Ultra96-V2 cho Smart Camera" của tác giả Võ Phúc Vinh Khang và Lê Hoài là công trình nghiên cứu ứng dụng mẫu mực trong lĩnh vực Kỹ thuật Máy tính và Hệ thống nhúng. Bằng việc kết hợp nhuần nhuyễn giữa kiến trúc phần cứng FPGA tốc độ cao (300 MHz), hệ điều hành PetaLinux tùy biến sâu và các giao thức truyền phát video hiện đại, đề tài đã chứng minh tính khả thi vượt trội của các thiết bị Smart Camera thế hệ mới: Nhỏ gọn, tiết kiệm năng lượng, nhận diện thông minh chính xác và truyền phát dữ liệu thời gian thực mạnh mẽ.