Tổng quan về luận án

Công nghệ truyền thông băng siêu rộng (Ultra-Wideband - UWB), đặc biệt là kỹ thuật xung vô tuyến (Impulse Radio UWB - IR-UWB), giữ vị trí then chốt trong sự chuyển dịch của các hệ thống truyền thông không dây công suất siêu thấp, mạng vô tuyến cá nhân (WPAN) và các hệ thống định vị thời gian thực độ chính xác cao. Theo định nghĩa chuẩn hóa của Ủy ban Truyền thông Liên bang Mỹ (FCC) và Ủy ban Truyền thông Điện tử Châu Âu (ECC), tín hiệu UWB được đặc trưng bởi băng thông truyền tải $B \ge 500\text{ MHz}$ hoặc băng thông tương đối lớn hơn 20% so với tần số trung tâm $f_c = (f_H + f_L)/2$, hoạt động dưới mặt nạ phổ phát xạ nghiêm ngặt $-41.3\text{ dBm/MHz}$ trong dải tần 3.1 GHz đến 10.6 GHz. Dù mở ra tiềm năng vượt bậc về tốc độ truyền dữ liệu, khả năng xuyên thấu vật cản và độ phân giải thời gian cỡ nano giây ($ns$), việc thương mại hóa công nghệ IR-UWB phải đối mặt với các rào cản kỹ thuật cốt lõi: yêu cầu bộ chuyển đổi tương tự - số (ADC) tốc độ lấy mẫu Nyquist lên tới hàng chục Gigasamples/giây (Gsps), độ phức tạp tính toán kênh truyền đa đường dày đặc và sự suy giảm hiệu năng nghiêm ngặt do lỗi đồng bộ thời gian.

Luận án tiến sĩ của Nghiên cứu sinh Trần Mạnh Hoàng, thực hiện dưới sự hướng dẫn của PGS. Phạm Văn Bình và PGS. Vũ Quý Điềm tại Viện Điện tử - Viễn thông, Đại học Bách Khoa Hà Nội, đã định vị chính xác khoảng trống nghiên cứu (research gap) mang tính then chốt: sự thiếu hụt các thuật toán đồng bộ, tách tín hiệu tối ưu có độ phức tạp tính toán thấp và khả năng hiện thực hóa trực tiếp trên phần cứng mạch tích hợp (FPGA/ASIC) cho các máy thu IR-UWB tốc độ thấp. Luận án giải quyết hai câu hỏi nghiên cứu (Research Questions - RQ) và kiểm chứng hai giả thuyết khoa học (Hypotheses - H) tương ứng:

  • RQ1: Làm thế nào để loại bỏ nhu cầu ước lượng kênh truyền phức tạp và tối ưu hóa giải mã tín hiệu trong máy thu truyền tham chiếu (TR-UWB) mà không cần chèn tín hiệu dẫn đường (pilot), đồng thời đảm bảo khả năng tổng hợp phần cứng hiệu quả?
  • RQ2: Cơ chế đồng bộ nào cho phép máy thu năng lượng không đồng bộ theo chuẩn IEEE 802.15.4a hoạt động chính xác ở mức tỷ số tín hiệu trên tạp âm (SNR) thấp mà không cần đo đạc công suất tạp âm trước và chỉ sử dụng bộ ADC tốc độ thấp ($62.5 - 125\text{ MHz}$)?
  • H1: Ứng dụng phép phân tích suy biến ma trận (Singular Value Decomposition - SVD) thông qua cấu trúc quay Givens và thuật toán CORDIC cải tiến sẽ tối ưu hóa không gian tín hiệu, triệt tiêu tương quan chéo của tạp âm và nâng cao hiệu năng tỷ lệ lỗi bit (BER) cho máy thu TR-UWB.
  • H2: Cấu trúc đồng bộ hai giai đoạn (đồng bộ thô dựa trên chuỗi mào đầu hoàn hảo và đồng bộ tinh ước lượng trễ $\tau$ với ngưỡng thích nghi $\lambda_0$) sẽ đạt xác suất lỗi đồng bộ tiến về 0 mà không phụ thuộc vào công suất nhiễu tiên nghiệm.

Khung lý thuyết của luận án tích hợp chặt chẽ giữa lý thuyết truyền thông vô tuyến xung ngắn, mô hình kênh đa đường thống kê Saleh-Valenzuela mở rộng (IEEE 802.15.4a Channel Model), đại số ma trận số trị và phương pháp thiết kế hệ thống số dựa trên mô hình (Model-Based Design - MBD). Đóng góp mang tính đột phá của công trình là thiết lập quy trình hoàn chỉnh từ mô hình toán học đến hiện thực hóa phần cứng vi mạch trên dòng chip FPGA Xilinx Spartan-6 XC6SLX45 (package CSG324), mở đường cho các giải pháp chip Baseband DSP công suất thấp trong các ứng dụng IoT và WPAN hiện đại.

Literature Review và Positioning

Lịch sử phát triển của truyền thông vô tuyến ghi nhận khởi nguồn của kỹ thuật xung từ các thí nghiệm tạo tia lửa điện của Heinrich Hertz (1887) và máy phát mã Morse không dây của Guglielmo Marconi (1894). Tuy nhiên, do giới hạn chiếm dụng phổ tần sơ khai, kỹ thuật xung từng bị lấn át bởi các hệ thống điều chế sóng mang liên tục. Phải đến khi FCC (2002) và ECC (2005) ban hành quy chế cho phép hoạt động không cần cấp phép ở mức công suất phát cực thấp, IR-UWB mới bùng nổ như một đối trọng học thuật đối với phương pháp đa sóng mang Multiband-OFDM (MB-OFDM) do liên minh WiMedia dẫn đầu.

Trong xử lý tín hiệu cho máy thu IR-UWB, các nghiên cứu quốc tế tồn tại những tranh luận và mâu thuẫn học thuật sâu sắc giữa hai trường phái kiến trúc:

  1. Trường phái máy thu RAKE truyền thống: Các công trình kinh điển của Cassioli, Win và Molisch (2002) chứng minh máy thu RAKE (bao gồm All-RAKE, Selective-RAKE và Partial-RAKE) tối ưu hóa tỷ lệ lỗi bit (BER) bằng cách thu gom năng lượng từ các ngón tương quan (fingers). Tuy nhiên, trường phái này vấp phải phản biện thực tế nghiêm trọng: trong môi trường tán xạ đa đường dày đặc, máy thu RAKE đòi hỏi tần số lấy mẫu Nyquist lên đến $20 - 40\text{ GHz}$ và thuật toán ước lượng đáp ứng xung kênh truyền $h(t)$ vô cùng phức tạp, tiêu tốn năng lượng vượt ngưỡng cho phép của các thiết bị di động.
  2. Trường phái máy thu phi kết hợp (Non-coherent) và Truyền tham chiếu (Transmit-Reference - TR): Nhằm vượt qua bế tắc của RAKE, Hoctor và Tomlinson (2002) đề xuất kiến trúc máy thu TR-UWB cơ bản, sử dụng một xung tham chiếu $g(t)$ đi trước xung mang tin $s \cdot g(t - D)$ một khoảng trễ $D$. Ưu điểm vượt trội là máy thu dùng chính bản sao nhận được của xung tham chiếu làm mẫu tương quan, loại bỏ hoàn toàn khối ước lượng kênh. Tuy nhiên, điểm yếu cốt tử của TR gốc là hiện tượng tự tương quan giữa nhiễu với nhiễu và tương quan chéo tín hiệu - nhiễu làm suy giảm SNR nghiêm trọng (khoảng $12\text{ dB}$ so với RAKE lý tưởng, trong đó $20\log_{10}(3) \approx 9.5\text{ dB}$ bị lãng phí do cấu trúc khung $T_f = 3D$).
                      ┌────────────────────────────────────────────────────────┐
                      │              Kiến trúc Máy thu IR-UWB                  │
                      └──────────────────────────┬─────────────────────────────┘
                                                 │
                  ┌──────────────────────────────┴──────────────────────────────┐
                  ▼                                                             ▼
   ┌──────────────────────────────┐                              ┌──────────────────────────────┐
   │    Trường phái RAKE          │                              │   Trường phái Phi kết hợp    │
   │ (Cassioli, Win, Molisch 2002)│                              │      & TR / Tách năng lượng  │
   ├──────────────────────────────┤                              ├──────────────────────────────┤
   │ • Tối ưu BER lý thuyết       │                              │ • Không cần ước lượng kênh   │
   │ • ADC Nyquist cực cao (GHz)  │                              │ • ADC tốc độ thấp            │
   │ • Cấu trúc ngón RAKE phức tạp│                              │ • Bị suy giảm SNR do nhiễu   │
   └──────────────┬───────────────┘                              └──────────────┬───────────────┘
                  │                                                             │
                  └──────────────────────────────┬──────────────────────────────┘
                                                 │
                                                 ▼
                               ┌───────────────────────────────────┐
                               │   Định vị Đóng góp của Luận án    │
                               ├───────────────────────────────────┤
                               │ • Tích hợp SVD + CORDIC trên TR   │
                               │ • Đồng bộ 2 bước thích nghi IEEE  │
                               │ • Triển khai Baseband DSP FPGA    │
                               └───────────────────────────────────┘

Định vị nghiên cứu của luận án được xác lập thông qua việc so sánh đối chuẩn với hai công trình quốc tế tiêu biểu:

  • So sánh với nghiên cứu của Carbonelli, Mengali và Mitra (2006): Carbonelli et al. đề xuất thuật toán tìm kiếm hai chiều và tìm kiếm ngược để xác định phần mở đầu khung (PHR) trong chuẩn IEEE 802.15.4a. Tuy nhiên, công trình này bắt buộc phải dựa trên hai giả định lý tưởng: (i) công suất tạp âm đã biết trước, và (ii) đoạn tín hiệu bắt được luôn nằm trọn vẹn trong phần mào đầu đồng bộ (SYNC). Luận án của NCS. Trần Mạnh Hoàng đã phá vỡ giới hạn này bằng cách xây dựng ngưỡng thích nghi $\lambda_0$ hoàn toàn không phụ thuộc vào công suất nhiễu tiên nghiệm, đồng thời xử lý chính xác trường hợp máy thu bắt tín hiệu tại bất kỳ vị trí ngẫu nhiên nào trong khung.
  • So sánh với nghiên cứu của Witrisal et al. (2009) và Blazquez et al. (2005): Các công bố của Blazquez và Witrisal phát triển máy thu tách sóng năng lượng (Energy Detection - ED) dựa trên ngưỡng cố định phụ thuộc vào SNR tức thời - một tham số gần như bất khả thi để đo đạc thời gian thực trong môi trường UWB công suất thấp. Luận án đã giải quyết triệt để vấn đề này bằng thuật toán đồng bộ tinh kết hợp chuỗi cân bằng hoàn hảo ${c_k}$, nâng cao độ chính xác đồng bộ ngay cả khi khoảng lặng tạp âm giữa các cụm ký tự gia tăng.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án đóng góp vào lý thuyết xử lý tín hiệu truyền thông vô tuyến thông qua hai bước tiến toán học cụ thể:

Thứ nhất, luận án mở rộng lý thuyết tách tín hiệu TR-UWB bằng việc tích hợp phép phân tích suy biến ma trận (SVD) không cần tín hiệu dẫn đường. Trong mô hình tín hiệu nhận được sau bộ tương quan, ma trận dữ liệu quan sát $X \in \mathbb{C}^{m \times n}$ được phân rã thành:

$$X = U \Sigma V^H = \sum_{i=1}^{p} \sigma_i u_i v_i^H$$

Trong đó $U = [u_1, \dots, u_m]$ và $V = [v_1, \dots, v_n]$ là các ma trận trực giao chứa các vector suy biến (singular vectors) trái và phải, $\Sigma = \text{diag}(\sigma_1, \dots, \sigma_p)$ với các trị suy biến $\sigma_1 \ge \sigma_2 \ge \dots \ge \sigma_p \ge 0$. Luận án chứng minh rằng năng lượng của tín hiệu thông tin tập trung chủ yếu vào trị suy biến cực đại $\sigma_1$ và vector riêng tương ứng, trong khi tạp âm phân bố đều trên toàn bộ các thành phần suy biến bậc cao. Bằng cách lọc bỏ không gian con nhiễu thông qua phép chiếu SVD, máy thu TR-UWB cải tiến triệt tiêu được tương quan chéo nhiễu mà không làm suy giảm dạng xung nhận được $h(t)$.

Thứ hai, luận án hình thành mô hình toán học đồng bộ hai giai đoạn cho máy thu năng lượng IEEE 802.15.4a. Luận án thiết lập mối quan hệ giải tích giữa chuỗi mào đầu hoàn hảo ${c_k}$ với mảng tương quan năng lượng $g_i$, chứng minh rằng với việc lựa chọn tham số cửa sổ tích lũy $Q = 3$, hàm tương quan luôn đạt cực trị đơn nhất tại điểm biên khung, cho phép thiết lập ngưỡng quyết định thích nghi $\lambda_0$ loại bỏ sự phụ thuộc vào công suất nhiễu môi trường.

Khung phân tích độc đáo

Khung phân tích của luận án là sự hợp nhất đa tầng giữa ba trụ cột:

  1. Lý thuyết kênh tán xạ cụm Saleh-Valenzuela: Đáp ứng xung kênh truyền được mô hình hóa qua hai tiến trình Poisson kết hợp:

$$h(t) = \sum_{l=0}^{\infty} \sum_{k=0}^{\infty} \beta_{k,l} e^{j\theta_{k,l}} \delta(t - T_l - \tau_{k,l})$$

với tốc độ xuất hiện cụm $\Lambda$ và tốc độ xuất hiện tia trong cụm $\lambda_1, \lambda_2$, kèm theo suy giảm công suất theo hàm mũ hai tầng $\overline{\beta^2_{k,l}} = \beta^2(0,0) e^{-T_l/\Gamma} e^{-\tau_{k,l}/\gamma}$.

  1. Kỹ thuật xoay tọa độ số học CORDIC cải tiến: Để hiện thực hóa phép phân tích SVD trên vi mạch mà không cần dùng đến các bộ nhân ma trận dấu phẩy động phức tạp, luận án phát triển thuật toán khử đường chéo đôi (Bidiagonalization) và chéo hóa (Diagonalization) dựa trên các phép quay Givens:

$$G(i, k, \theta) = \begin{bmatrix} 1 & \dots & 0 & \dots & 0 & \dots & 0 \ \vdots & \ddots & \vdots & & \vdots & & \vdots \ 0 & \dots & \cos\theta & \dots & \sin\theta & \dots & 0 \ \vdots & & \vdots & \ddots & \vdots & & \vdots \ 0 & \dots & -\sin\theta & \dots & \cos\theta & \dots & 0 \ \vdots & & \vdots & & \vdots & \ddots & \vdots \ 0 & \dots & 0 & \dots & 0 & \dots & 1 \end{bmatrix}$$

Mỗi góc quay $\theta$ được xấp xỉ hóa liên tiếp qua các khối CORDIC tự thiết kế chỉ sử dụng phép dịch bit và cộng/trừ cơ bản: $x_{i+1} = x_i - d_i y_i 2^{-i}$, $y_{i+1} = y_i + d_i x_i 2^{-i}$, $z_{i+1} = z_i - d_i \arctan(2^{-i})$.

  1. Điều kiện biên (Boundary Conditions): Toàn bộ khung phân tích giả định kênh truyền là dừng (block-fading) trong khoảng thời gian một khung dữ liệu $T_f$, môi trường truyền sóng trong nhà có đường truyền thẳng (LOS CM1) với chiều dài kênh $T_h \approx 60 - 70\text{ ns}$, đảm bảo khoảng cách trễ $D = 70\text{ ns}$ và độ rộng khung $T_f = 210\text{ ns}$ triệt tiêu hoàn toàn giao thoa liên xung (IPI) và giao thoa liên khung (IFI).

Phương pháp nghiên cứu tiên tiến

Thiết kế nghiên cứu

Nghiên cứu tuân thủ chặt chẽ triết lý thực chứng (Positivism) thông qua phương pháp Thiết kế Dựa trên Mô hình (Model-Based Design - MBD). Quy trình nghiên cứu tích hợp đa cấp độ từ phân tích toán học giải tích, mô phỏng thuật toán trên môi trường trừu tượng cao đến thiết kế mức truyền thanh ghi (RTL) và thử nghiệm phần cứng thực thể.

┌─────────────────────────────────────────────────────────────────────────┐
│                    Quy trình Thiết kế Dựa trên Mô hình (MBD)            │
└────────────────────────────────────┬────────────────────────────────────┘
                                     │
                                     ▼
┌─────────────────────────────────────────────────────────────────────────┐
│ Giai đoạn 1: Mô phỏng Thuật toán Mức Hệ thống                           │
│ • MATLAB/Simulink: Monte-Carlo (1000 vòng x 100 ký tự)                  │
│ • Mô hình kênh IEEE 802.15.4a CM1, dạng xung Gaussian bậc hai (2 ns)    │
└────────────────────────────────────┬────────────────────────────────────┘
                                     │
                                     ▼
┌─────────────────────────────────────────────────────────────────────────┐
│ Giai đoạn 2: Thiết kế Mức Thanh ghi (RTL) & Đồng mô phỏng               │
│ • HDL (VHDL/Verilog): CORDIC SVD pipeline, Máy trạng thái hữu hạn (FSM) │
│ • Đồng mô phỏng Simulink + Xilinx ISE Simulator via System Generator    │
└────────────────────────────────────┬────────────────────────────────────┘
                                     │
                                     ▼
┌─────────────────────────────────────────────────────────────────────────┐
│ Giai đoạn 3: Tổng hợp & Hiện thực hóa Phần cứng                         │
│ • Xilinx ISE Design Suite 14.x -> Bitstream                             │
│ • FPGA Spartan-6 XC6SLX45 (CSG324): Xác thực dạng sóng thời gian thực   │
└─────────────────────────────────────────────────────────────────────────┘

Quy trình nghiên cứu rigorous

Quy trình triển khai bao gồm ba giai đoạn khép kín:

  • Giai đoạn 1 (Mô phỏng thuật toán mức hệ thống): Thuật toán được lập trình trên MATLAB/Simulink, đánh giá qua 1.000 vòng lặp Monte-Carlo độc lập, mỗi vòng lặp phát 100 ký tự dữ liệu để vẽ đồ thị hàm mật độ lỗi BER theo SNR ($E_s/N_0$ quét từ $0\text{ dB}$ đến $20\text{ dB}$).
  • Giai đoạn 2 (Thiết kế kiến trúc phần cứng và đồng mô phỏng): Sử dụng công cụ Xilinx System Generator để chuyển đổi sơ đồ khối chức năng sang ngôn ngữ mô tả phần cứng HDL (Verilog/VHDL). Quá trình đồng mô phỏng (co-simulation) kết hợp giữa Simulink và ISE Simulator cho phép kiểm tra dạng sóng, độ trễ lan truyền và sai số lượng tử hóa số học dấu phẩy tĩnh (fixed-point).
  • Giai đoạn 3 (Tổng hợp và xác thực trên chip): Thiết kế logic được tổng hợp (synthesis), ánh xạ (mapping) và nạp bitstream lên kit thí nghiệm FPGA Spartan-6 XC6SLX45. Dữ liệu đầu ra phần cứng được đối chuẩn 1:1 với kết quả mô phỏng lý thuyết.

Data và phân tích

Toàn bộ quá trình đánh giá sử dụng bộ tham số chuẩn hóa của mô hình kênh UWB IEEE 802.15.4a CM1 (môi trường nhà ở - Residential LOS) được trích xuất chi tiết trong Bảng thống kê của luận án:

  • Suy hao đường truyền tại khoảng cách 1m: $PL_0 = 43.9\text{ dB}$, hệ số mũ suy hao $n = 1.79$, độ lệch chuẩn che chắn $\sigma_S = 2.22\text{ dB}$.
  • Tham số hàm trễ công suất: số cụm trung bình $\bar{L} = 3$, tốc độ đến của cụm $\Lambda = 0.047\text{ ns}^{-1}$, tốc độ đến của tia $\lambda_1 = 1.54\text{ ns}^{-1}$, $\lambda_2 = 0.15\text{ ns}^{-1}$, tham số kết hợp $\beta = 0.095$.
  • Tham số suy giảm công suất: hằng số suy giảm cụm $\Gamma = 22.61\text{ ns}$, hằng số suy giảm tia $\gamma_0 = 12.53\text{ ns}$, hệ số phụ thuộc trễ $k_\gamma = 0$.
  • Phân phối fading quy mô nhỏ (Small-scale fading): phân phối Nakagami với giá trị trung bình $m_0 = 0.67\text{ dB}$, độ biến thiên $\hat{m}_0 = 0.28\text{ dB}$.

Tần số lấy mẫu trong các thử nghiệm đồng bộ máy thu năng lượng được khảo sát nghiêm ngặt tại các mốc: $T_s \in {2\text{ ns}, 4\text{ ns}, 8\text{ ns}, 16\text{ ns}}$, tương ứng với tần số lấy mẫu bộ ADC từ $500\text{ MHz}$ hạ xuống chỉ còn $62.5\text{ MHz}$.

Phát hiện đột phá và implications

Những phát hiện then chốt

  • Phát hiện 1 (Tối ưu hóa cửa sổ trượt đồng bộ TR-UWB): Việc thiết lập kích thước cửa sổ trượt bằng đúng $1/3$ chiều dài khung ($D = N_f/3$) kết hợp bộ cộng dồn tích lũy năng lượng cho phép máy thu xác định chính xác vị trí bắt đầu khung và gom trọn vẹn phân khung dữ liệu chứa năng lượng hữu ích $s \cdot h^2(t)$ mà không bị ảnh hưởng bởi điểm bắt đầu mẫu ngẫu nhiên.
  • Phát hiện 2 (Độ lợi giải mã vượt trội của thuật toán SVD): Thuật toán máy thu TR-UWB sử dụng phân tích SVD cải tiến triệt tiêu hiệu quả các thành phần tạp âm không gian con, mang lại độ lợi BER vượt trội so với máy thu TR đơn giản, thu hẹp khoảng cách hiệu năng với máy thu Selective-RAKE (SRAKE với $L=7$ ngón) mà không cần bộ ước lượng kênh phức tạp.
  • Phát hiện 3 (Khả thi hóa phần cứng CORDIC SVD): Luận án chứng minh rằng việc tự thiết kế các khối CORDIC tối ưu hóa luồng dữ liệu (pipeline) cho phép thực hiện phép biến đổi Givens Bidiagonalization và Diagonalization với tài nguyên cực tiểu trên FPGA Spartan-6 (tiêu tốn số lượng Slice LUTs và Flip-Flops thấp hơn đáng kể so với việc dùng IP Core CORDIC tiêu chuẩn của nhà sản xuất), đạt tốc độ xử lý hàng triệu phép toán SVD/giây.
  • Phát hiện 4 (Đồng bộ IEEE 802.15.4a với ADC tốc độ thấp và ngưỡng $\lambda_0$ độc lập nhiễu): Trong thuật toán đồng bộ hai bước cho máy thu năng lượng IEEE 802.15.4a, xác suất lỗi đồng bộ thô và đồng bộ tinh đạt mức lý tưởng ($\approx 0$) khi $E_s/N_0 \ge 10\text{ dB}$ ngay cả khi chu kỳ lấy mẫu giãn rộng đến $T_s = 16\text{ ns}$ ($f_s = 62.5\text{ MHz}$). Ngưỡng đề xuất $\lambda_0$ chứng minh tính ổn định tuyệt đối trước sự biến thiên công suất tạp âm.
┌─────────────────────────────────────────────────────────────────────────┐
│                    Tổng hợp Các Phát hiện Đột phá                       │
└────────────────────────────────────┬────────────────────────────────────┘
                                     │
        ┌────────────────────────────┼────────────────────────────┐
        ▼                            ▼                            ▼
┌──────────────────────────┐ ┌──────────────────────────┐ ┌──────────────────────────┐
│ Cửa sổ trượt D = Nf/3    │ │ Phân tích SVD + CORDIC   │ │ Đồng bộ 2 bước thích nghi│
├──────────────────────────┤ ├──────────────────────────┤ ├──────────────────────────┤
│ Tự động khóa phân khung  │ │ Triệt tiêu nhiễu chéo    │ │ ADC hạ xuống 62.5 MHz    │
│ Gom trọn năng lượng s.h² │ │ Đạt hiệu năng SRAKE (L=7)│ │ Xác suất lỗi ≈ 0 khi     │
│ Bỏ qua ước lượng kênh    │ │ Tối ưu tài nguyên Spartan│ │ Es/N0 >= 10 dB           │
└──────────────────────────┘ └──────────────────────────┘ └──────────────────────────┘

Implications đa chiều

  • Về mặt học thuật và lý thuyết: Hoàn thiện cơ sở lý thuyết xử lý tín hiệu băng siêu rộng trong miền phi kết hợp, cung cấp lời giải toán học chặt chẽ cho bài toán tìm kiếm ngược (reverse search) và đồng bộ khung tín hiệu mào đầu trong các chuẩn truyền thông vô tuyến thế hệ mới.
  • Về mặt kỹ thuật và phương pháp luận: Khẳng định tính hiệu quả của phương pháp thiết kế MBD trong lĩnh vực thiết kế vi mạch truyền thông (Telecom IC Design), giúp rút ngắn chu kỳ từ nghiên cứu thuật toán đến tạo mẫu sản phẩm phần cứng (prototyping).
  • Về mặt thực tiễn công nghiệp: Cung cấp kiến trúc lõi Baseband DSP khả thi cho các doanh nghiệp bán dẫn để chế tạo chip định vị thời gian thực (RTLS), chip cảm biến y tế đeo người và thiết bị IoT với giá thành thấp nhờ loại bỏ bộ ADC siêu tốc đắt đỏ.

Limitations và Future Research

Luận án thừa nhận một cách khách quan 4 giới hạn nghiên cứu:

  1. Phạm vi mô hình kênh thực nghiệm: Các mô phỏng và kiểm chứng phần cứng tập trung chủ yếu trên mô hình kênh trong nhà có đường truyền thẳng (CM1 LOS). Hiệu năng của thuật toán chưa được khảo sát toàn diện trên các mô hình kênh công nghiệp và môi trường không có đường truyền thẳng phức tạp (CM2, CM4, CM6, CM8 NLOS) với độ trải trễ lớn hơn.
  2. Tổn thất công suất phát trong cấu trúc TR: Mặc dù máy thu TR-UWB dùng SVD cải thiện đáng kể BER, bản chất kịch bản TR vẫn chịu tổn thất $9.5\text{ dB}$ năng lượng phát do phải gửi xung tham chiếu không mang tin trong cấu trúc khung $T_f = 3D$.
  3. Mức độ hiện thực hóa bán dẫn: Thiết kế phần cứng mới dừng lại ở mức kiểm chứng trên kit FPGA thực nghiệm (Spartan-6), chưa tiến hành quy trình tape-out chế tạo vi mạch tích hợp chuyên dụng (ASIC) hoàn chỉnh để đo đạc chính xác công suất tiêu thụ tĩnh và động (mW/pJ per bit).
  4. Môi trường đa người dùng (Multi-user): Thuật toán đồng bộ và giải mã chưa tích hợp sâu kỹ thuật triệt nhiễu đa truy nhập (Multi-User Interference - MUI) khi có nhiều nút mạng hoạt động đồng thời trong cùng không gian phổ.

Chương trình nghiên cứu 10 năm tiếp theo tập trung vào 4 hướng mở rộng:

  • Thiết kế bộ xử lý băng gốc UWB tích hợp công nghệ ASIC CMOS $28\text{ nm} / 65\text{ nm}$ siêu tiết kiệm năng lượng.
  • Mở rộng thuật toán SVD và đồng bộ thích nghi cho hệ thống MIMO-UWB đa anten trong môi trường tán xạ mạnh NLOS.
  • Nghiên cứu thuật toán thích nghi động độ dài khung và kích thước cửa sổ tích lũy dựa trên học máy nhẹ (TinyML) trên chip.
  • Phát triển các giao thức lớp liên kết dữ liệu (MAC) tương thích tối ưu với kiến trúc Baseband DSP đề xuất.

Tác động và ảnh hưởng

  • Tác động học thuật: Luận án mở ra hướng tiếp cận mới trong việc kết hợp đại số tuyến tính số trị (SVD/CORDIC) với xử lý tín hiệu băng siêu rộng, cung cấp tài liệu tham khảo cho các nghiên cứu sinh chuyên ngành Kỹ thuật Điện tử và Xử lý tín hiệu.
  • Chuyển đổi công nghiệp: Thúc đẩy ngành công nghiệp vi mạch bán dẫn trong nước và khu vực tiếp cận quy trình thiết kế chip Baseband UWB giá rẻ. Các lĩnh vực hưởng lợi trực tiếp bao gồm: sản xuất thiết bị theo dõi y tế cá nhân (nhịp tim, hơi thở không tiếp xúc qua radar UWB), quản lý kho vận thông minh (thẻ RFID/UWB định vị sai số dưới $10\text{ cm}$) và công nghiệp tự hành (radar UWB chống va chạm).
  • Ý nghĩa xã hội: Hạ thấp chi phí sản xuất thiết bị theo dõi sức khỏe cầm tay và định vị cứu hộ trong các tình huống khẩn cấp, góp phần bảo đảm an sinh xã hội và hiện đại hóa hạ tầng công nghệ số.

Đối tượng hưởng lợi

  • Nghiên cứu sinh và Giới học thuật: Tiếp cận phương pháp luận thiết kế MBD, mô hình toán học SVD phi dẫn đường và cơ chế đồng bộ năng lượng độc lập công suất nhiễu.
  • Kỹ sư Thiết kế Vi mạch và DSP: Sở hữu kiến trúc phần cứng RTL chi tiết của khối CORDIC cải tiến, máy trạng thái FSM điều khiển đồng bộ và phương pháp đồng mô phỏng Simulink/HDL trên FPGA.
  • Doanh nghiệp R&D Bán dẫn và Thiết bị IoT: Ứng dụng trực tiếp giải pháp máy thu ADC tốc độ thấp ($62.5\text{ MHz}$) để cắt giảm chi phí sản xuất vi mạch thương mại.
  • Cơ quan Quản lý Tần số Vô tuyến: Có thêm dữ liệu thực nghiệm phục vụ việc hoạch định chính sách cấp phép và chuẩn hóa phổ tần cho các thiết bị UWB tầm ngắn.

Câu hỏi chuyên sâu

  1. Đóng góp lý thuyết độc đáo nhất của luận án là gì? Đó là việc mở rộng lý thuyết tách sóng máy thu truyền tham chiếu (TR-UWB) thông qua phân tích suy biến ma trận (SVD) không cần tín hiệu dẫn đường. Bằng cách chứng minh sự tập trung năng lượng tín hiệu trên trị suy biến $\sigma_1$ và vector trực giao tương ứng, thuật toán đã cô lập và loại bỏ hiệu quả không gian con của tạp âm, khắc phục hiện tượng suy giảm SNR do tương quan chéo nhiễu - nhiễu vốn là điểm yếu cố hữu của mô hình Hoctor & Tomlinson [27].

  2. Cải tiến phương pháp luận của luận án vượt trội hơn các nghiên cứu trước ở điểm nào? So với công trình của Carbonelli et al. (2006) [14] (đòi hỏi biết trước công suất tạp âm và tín hiệu phải nằm trong mào đầu SYNC) và Witrisal et al. (2009) [68] (ngưỡng phụ thuộc SNR tức thời), luận án đã thiết lập thuật toán đồng bộ thô và tinh hai giai đoạn với ngưỡng thích nghi $\lambda_0$ hoàn toàn độc lập với công suất nhiễu môi trường, cho phép máy thu bắt tín hiệu tại bất kỳ vị trí ngẫu nhiên nào trong khung với ADC tốc độ thấp ($62.5 - 125\text{ MHz}$).

  3. Phát hiện nào trong dữ liệu mô phỏng mang tính bất ngờ nhất? Đó là khả năng duy trì xác suất lỗi đồng bộ tiến về 0 tại $E_s/N_0 \ge 10\text{ dB}$ của máy thu năng lượng IEEE 802.15.4a ngay cả khi chu kỳ lấy mẫu bị giãn rộng từ $T_s = 2\text{ ns}$ lên tới $T_s = 16\text{ ns}$ (tương đương giảm tần số lấy mẫu ADC đi 8 lần, từ $500\text{ MHz}$ xuống $62.5\text{ MHz}$), giải quyết triệt để rào cản chi phí phần cứng ADC.

  4. Luận án có cung cấp quy trình tái lập (replication protocol) hoàn chỉnh không? Có. Luận án cung cấp đầy đủ các phương trình giải tích, lưu đồ thuật toán FSM, bộ tham số kênh thực nghiệm CM1, cấu trúc khung dữ liệu IEEE 802.15.4a, bảng tham số góc quay CORDIC, và kiến trúc kết nối chi tiết giữa MATLAB/Simulink và Xilinx System Generator trên FPGA Spartan-6 XC6SLX45.

  5. Chương trình nghiên cứu 10 năm tới giải quyết bài toán gì? Chương trình hướng tới việc hiện thực hóa băng chip ASIC thương mại trên tiến trình CMOS sâu, tích hợp công nghệ MIMO-UWB đa ăng-ten, và mở rộng thuật toán xử lý tín hiệu sang môi trường công nghiệp tán xạ phi đường truyền thẳng (NLOS CM4/CM8).

Kết luận

Luận án tiến sĩ của NCS. Trần Mạnh Hoàng đã hoàn thành xuất sắc các mục tiêu nghiên cứu với các đóng góp cốt lõi:

  1. Đề xuất thuật toán đồng bộ cửa sổ trượt $D = N_f/3$ cho máy thu TR-UWB, loại bỏ nhu cầu ước lượng đáp ứng xung kênh truyền $h(t)$ phức tạp.
  2. Xây dựng thuật toán máy thu TR-UWB cải tiến dựa trên phép phân tích suy biến ma trận (SVD) không cần tín hiệu dẫn đường, triệt tiêu tương quan chéo tạp âm và cải thiện vượt bậc hiệu năng BER.
  3. Thiết kế thành công kiến trúc phần cứng tính toán SVD trên FPGA thông qua các khối CORDIC cải tiến tối ưu hóa luồng dữ liệu, chứng minh tính khả thi của việc xử lý đại số ma trận thời gian thực trên vi mạch.
  4. Phát triển thuật toán đồng bộ hai bước (thô và tinh) hoàn chỉnh cho máy thu năng lượng theo chuẩn IEEE 802.15.4a với ngưỡng thích nghi $\lambda_0$ không phụ thuộc công suất tạp âm tiên nghiệm.
  5. Hiện thực hóa việc hạ thấp yêu cầu tần số lấy mẫu của bộ ADC xuống mức $62.5 - 125\text{ MHz}$ mà vẫn đảm bảo độ chính xác giải mã tín hiệu cao.
  6. Triển khai và kiểm chứng toàn diện bộ xử lý băng gốc (Baseband DSP) trên phần cứng FPGA Spartan-6 XC6SLX45 thông qua phương pháp thiết kế dựa trên mô hình MBD.

Công trình tạo lập một bước tiến vững chắc trong kỹ thuật vi mạch xử lý tín hiệu băng siêu rộng, mở ra các nhánh nghiên cứu chuyên sâu về vi mạch truyền thông công suất siêu thấp, phục vụ đắc lực cho kỷ nguyên Internet vạn vật (IoT) và các hệ thống vô tuyến thông minh trong tương lai.