Bối cảnh và vấn đề nghiên cứu

Trong lĩnh vực quảng cáo và truyền thông trực quan, nhu cầu hiển thị thông tin bằng các bảng hiệu điện tử bắt mắt, trực quan ngày càng gia tăng. Các phương án truyền thống như bảng huỳnh quang, dạ quang hoặc bảng mica có khả năng thay đổi nội dung kém linh hoạt. Đối với các bảng quang báo sử dụng công nghệ LED ma trận (LED matrix), các giải pháp điều khiển trước đây chủ yếu sử dụng IC số rời rạc hoặc vi điều khiển/vi xử lý. Tuy nhiên, giải pháp sử dụng IC số bộc lộ nhiều hạn chế về thẩm mỹ và rất phức tạp khi cần nâng cấp, mở rộng hệ thống. Trong khi đó, các hệ thống sử dụng vi xử lý thông thường bị giới hạn bởi tần số làm việc tuần tự của chip, khiến tốc độ xử lý và cập nhật dữ liệu hiển thị lên các bảng LED có kích thước lớn bị chậm. Nhằm gia tăng tốc độ xử lý và khả năng đáp ứng đồng thời, việc ứng dụng vi mạch lập trình mảng cổng logic (FPGA) với cấu trúc xử lý song song mức phần cứng là giải pháp được lựa chọn để giải quyết bài toán điều khiển hiển thị tần số cao.

Đồ án tốt nghiệp xác định các mục tiêu và nhiệm vụ nghiên cứu cụ thể như sau:

  1. Nghiên cứu và áp dụng phương pháp quét LED ma trận với tần số cao để hiển thị bảng quang báo, sử dụng kit FPGA làm bộ điều khiển trung tâm.
  2. Thiết kế module giao tiếp truyền nhận với máy tính theo chuẩn truyền thông nối tiếp UART để tiếp nhận chuỗi ký tự hiển thị từ người dùng.
  3. Thiết kế giao diện phần mềm trên máy tính bằng ngôn ngữ C# nhằm quản lý, nhập liệu và truyền chuỗi ký tự mã ASCII xuống kit FPGA qua cổng COM.

Đối tượng và phạm vi nghiên cứu của đề tài được giới hạn như sau:

  • Đối tượng nghiên cứu: Hệ thống mạch điều khiển quang báo hiển thị đa màu sử dụng chip FPGA Cyclone IV, giao tiếp thời gian thực và phần mềm máy tính.
  • Phạm vi phần cứng:
    • 01 Kit FPGA Altera Cyclone IV EP4CE6E22C8N.
    • 08 tấm panel LED RGB matrix P10 (kích thước mỗi tấm $32 \times 16$ pixel).
    • 01 IC thời gian thực DS1307 kết hợp thạch anh dao động $32.768\text{ kHz}$.
    • 01 bộ nguồn tổ ong $5\text{V} - 40\text{A DC}$.
  • Phạm vi không gian và môi trường ứng dụng: Hệ thống bảng quang báo kích thước lớn được thiết kế hướng tới môi trường hoạt động ngoài trời.
  • Thời gian thực hiện: Từ ngày 10/03/2018 đến ngày 19/07/2018 tại Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh.

Cơ sở lý thuyết và phương pháp

Đồ án xây dựng dựa trên các nền tảng lý thuyết vi mạch số, truyền thông công nghiệp và quang điện tử:

  • Kiến trúc FPGA và ngôn ngữ VHDL: FPGA (Field Programmable Gate Array) là vi mạch bán dẫn chứa mảng khối logic khả trình, khối liên kết khả trình và các khối I/O có thể tái cấu hình. Ngôn ngữ VHDL (VHSIC Hardware Description Language) chuẩn hóa theo IEEE được sử dụng để mô tả phần cứng độc lập với công nghệ chế tạo. Cấu trúc chương trình VHDL bao gồm ba phần: khai báo thư viện (Library), khai báo thực thể (Entity) định nghĩa các cổng vào/ra, và khai báo kiến trúc (Architecture) mô tả chức năng theo các dạng cấu trúc (Structure), luồng dữ liệu (Dataflow) hoặc hành vi (Behavior).
  • Nguyên lý điều chế độ rộng xung (PWM) và hệ màu RGB: Để hiển thị đa sắc trên LED RGB (đỏ - Red, xanh lục - Green, xanh lam - Blue), phương pháp băm xung PWM được áp dụng nhằm thay đổi hệ số chu kỳ (duty cycle), từ đó làm biến thiên điện áp và cường độ dòng điện trung bình qua LED theo công thức: $$I_{tb} = \frac{1}{T} \frac{U \cdot t_1}{R}$$ Trong đó $t_1$ là thời gian dẫn $T_{ON}$, $T$ là chu kỳ xung, $U$ là điện áp mức cao và $R$ là điện trở. Với dữ liệu màu 8-bit (256 mức sáng), việc quét cập nhật dữ liệu dòng được thực hiện liên tục để phối trộn hệ màu bổ sung RGB.
  • Chuẩn truyền thông UART và I2C:
    • Chuẩn UART (Universal Asynchronous Receiver/Transmitter) kết hợp mức điện áp RS-232 để truyền nhận dữ liệu không đồng bộ giữa máy tính và FPGA qua khung truyền chuẩn (Start bit, 6-8 bit dữ liệu, Parity bit, Stop bit) tại các tốc độ baud quy định (2400, 4800, 9600, 19200 bps).
    • Chuẩn I2C (Inter-Integrated Circuit) hai dây gồm đường dữ liệu nối tiếp (SDA) và đường xung clock nối tiếp (SCL), hoạt động theo mô hình Master-Slave với địa chỉ 7-bit để đọc/ghi dữ liệu thanh ghi thời gian từ IC DS1307.
  • Khảo sát linh kiện phần cứng chuyên dụng:
    • IC ghi dịch 8-bit chốt ngõ ra 74HC595 (chuyển đổi dữ liệu nối tiếp sang song song cấp cho các cột LED).
    • IC giải mã 3 sang 8 74LS138 / 74HC138 (giải mã địa chỉ chọn hàng quét LED).
    • IC đệm bus hai chiều 74HC245 (khuếch đại đệm dòng dữ liệu điều khiển).
    • IC công suất MOSFET APM4953 (chứa 2 MOSFET kênh P đóng cắt dòng lớn cho 4 hàng quét).
    • IC thời gian thực DS1307 với 64 byte bộ nhớ (8 byte lưu trữ giây, phút, giờ, thứ, ngày, tháng, năm và 56 byte RAM).

Phương pháp nghiên cứu được triển khai bao gồm:

  • Phương pháp tham khảo tài liệu: Thu thập thông tin, giáo trình thiết kế vi mạch VHDL, datasheet chip bán dẫn và các tài liệu kỹ thuật liên quan.
  • Phương pháp quan sát và khảo sát: Khảo sát các module LED P10, P16, P5 trên thị trường về độ phân giải, độ sáng và giá thành; khảo sát sơ đồ giao tiếp cổng COM trên máy tính.
  • Phương pháp thực nghiệm: Thiết kế sơ đồ nguyên lý, lắp ráp kết nối phần cứng thực tế, biên dịch mã nguồn VHDL trên phần mềm Quartus II, gán chân, nạp mạch kiểm tra và hiệu chỉnh dạng sóng điều khiển thực tế trên module bảng LED.

Nguồn dữ liệu chính phục vụ nghiên cứu trích xuất từ giáo trình "Thiết kế vi mạch số với VHDL" (ThS. Nguyễn Đình Phú, ThS. Trương Thị Bích Ngà, ĐH SPKT TP.HCM, 2017) và tài liệu kỹ thuật từ nhà sản xuất linh kiện (Altera, Dallas Semiconductor).

Thiết kế và triển khai

Hệ thống được tổ chức thành các khối phần cứng và các module logic VHDL chuyên biệt:

[Máy tính (C# GUI)] --(UART/RS-232)--> [Khối xử lý trung tâm FPGA] <--(I2C)--> [Module RTC DS1307]
                                                    |
                                          (Tín hiệu quét & PWM)
                                                    v
                                         [Bảng LED P10 RGB (8 tấm)]
                                                    ^
                                          (Nguồn 5V - 40A DC)
Khối chức năng Phần cứng / Công nghệ sử dụng Chức năng kỹ thuật chi tiết
Xử lý trung tâm Kit FPGA Cyclone IV EP4CE6E22C8N Nhận chuỗi ký tự ASCII từ cổng COM, giải mã font chữ, thực hiện thuật toán quét ma trận, băm xung PWM điều khiển màu và giao tiếp I2C với DS1307.
Hiển thị quang báo 08 Panel LED RGB P10 ($32 \times 16$ pixel/tấm) Ghép nối tiếp thành bảng hiển thị lớn; sử dụng 16 IC 74HC595, 01 IC 74HC245, 01 IC 74HC138 và 4 IC MOSFET APM4953 trên mỗi tấm để quét 16 hàng.
Thời gian thực Module IC DS1307, pin backup $3.3\text{V}$, thạch anh $32.768\text{ kHz}$ Đếm giây, phút, giờ, thứ, ngày, tháng, năm độc lập; truyền dữ liệu thời gian về FPGA qua giao thức I2C.
Giao diện máy tính Phần mềm C# (.NET Framework) Giao diện đồ họa người dùng (GUI) cho phép chọn cổng COM, tốc độ baud, nhập nội dung văn bản, cấu hình màu sắc và gửi dữ liệu xuống FPGA.
Khối nguồn Nguồn tổ ong $5\text{V} - 40\text{A DC}$ Cung cấp nguồn công suất chung cho toàn bộ 8 bảng LED P10 và mạch điều khiển FPGA.

Kiến trúc nội tại bên trong FPGA được phân rã thành các module VHDL xử lý chuyên biệt:

  1. Module UART_RX: Thiết kế theo mô hình máy trạng thái hữu hạn (FSM) để phát hiện Start bit, lấy mẫu tín hiệu tại trung tâm chu kỳ bit và giải mã gói dữ liệu 8-bit từ máy tính mà không cần truyền ngược lại (chế độ bán song công).
  2. Module DATA PROCESSING: Tiếp nhận byte dữ liệu sau giải mã UART, phân loại dữ liệu điều khiển hoặc chuỗi ký tự hiển thị, lưu trữ vào bộ nhớ đệm và chuyển đổi sang địa chỉ ký tự.
  3. Module I2C Master / DS1307 Control: Tạo chuỗi xung SCL, điều khiển đường SDA theo đúng giản đồ thời gian (Start, Address + Write, Data Register, Repeated Start, Address + Read, ACK/NACK, Stop) để đọc dữ liệu thời gian thực từ DS1307.
  4. Module Rom_char & CHARACTERS CONTROL: Chứa bảng mã ma trận điểm cho từng ký tự (font generator) và mạch đa hợp chọn vị trí hiển thị ký tự trên tọa độ bảng LED.
  5. Module DISPLAY CONTROL & SIGNAL CONTROL: Quản lý tạo tín hiệu quét hàng (chân A, B cấp cho 74HC138), xung chốt dữ liệu (STB), xung dịch dữ liệu (CLK), các tuyến dữ liệu màu 8 hàng trên ($R_0, G_0, B_0$) và 8 hàng dưới ($R_1, G_1, B_1$), đồng thời điều chế xung PWM tại chân cho phép xuất OE để thay đổi độ sáng và pha trộn màu.

Quy trình triển khai trên phần mềm Quartus II bao gồm: tạo dự án mới, lựa chọn mã chip EP4CE6E22C8N, cấu hình ngôn ngữ thiết kế VHDL, biên dịch kiểm tra cú pháp và logic, thực hiện gán chân I/O bằng công cụ Pin Planner theo sơ đồ phần cứng, và nạp file cấu hình xuống chip qua giao tiếp JTAG/AS mode với chip nhớ cấu hình EPCS4N.

Nội dung chính theo từng chương

Chương 1. Đặt vấn đề

Chương này phân tích bối cảnh phát triển của kỹ thuật điện tử trong đời sống và dịch vụ quảng cáo thương mại. Tác giả chỉ ra các hạn chế của bảng quang báo dùng IC số (kém thẩm mỹ, khó nâng cấp) và vi xử lý thông thường (tốc độ chậm khi quét ma trận lớn). Từ đó, đề tài xác định mục tiêu thiết kế bảng quang báo dùng FPGA làm bộ điều khiển trung tâm, kết hợp phần mềm máy tính C#. Chương cũng nêu rõ phạm vi nghiên cứu gồm 01 kit Cyclone IV EP4CE6E22C8N, 08 tấm LED P10, 01 nguồn $5\text{V}-40\text{A}$ và bố cục gồm 6 chương của đồ án.

Chương 2. Cơ sở lý thuyết

Chương 2 trình bày chi tiết về cấu trúc tổng thể của chip FPGA (khối logic tái cấu hình, khối liên kết khả trình, khối I/O khả trình) và đặc điểm của ngôn ngữ VHDL. Tiếp theo, chương phân tích nguyên lý điều chế độ rộng xung PWM, lý thuyết hệ màu RGB và điểm ảnh, chuẩn truyền thông UART (cấu trúc byte truyền, parity, tốc độ baud) và chuẩn I2C (giản đồ đọc/ghi dữ liệu thanh ghi DS1307). Toàn bộ cấu tạo và nguyên lý của module LED P10 cùng các IC tích hợp gồm 74HC595, 74LS138, 74HC245, APM4953, IC thời gian thực DS1307 và thông số kit FPGA EP4CE6E22C8N được khảo sát tường minh.

Chương 3. Tính toán và thiết kế

Chương 3 xây dựng các yêu cầu kỹ thuật và phương án thiết kế tổng thể cho cả phần cứng lẫn phần mềm. Tác giả thiết lập sơ đồ khối hệ thống gồm 5 khối: Khối xử lý trung tâm dùng FPGA, Khối bảng quang báo LED P10 RGB, Khối cảm biến thời gian thực DS1307, Khối máy tính (PC) và Khối nguồn. Các tính toán kết nối tín hiệu giữa FPGA với các ngoại vi và sơ đồ nguyên lý ghép nối 8 tấm panel LED P10 được xác lập chi tiết.

Chương 4. Thi công hệ thống

Chương 4 tập trung vào quá trình hiện thực hóa mô hình phần cứng và lập trình vi mạch. Về phần cứng, chương mô tả các bước kết nối giữa các bảng LED theo hàng ngang, cố định bộ điều khiển FPGA và bộ nguồn $5\text{V}-40\text{A}$ lên khung cơ khí giá đỡ. Về phần mềm, chương hướng dẫn quy trình thao tác trên phần mềm Quartus II (tạo dự án, viết code, biên dịch, gán chân I/O, nạp chip) và trình bày sơ đồ khối chi tiết bên trong FPGA (UART_RX, DATA PROCESSING, CHARACTERS CONTROL, Rom_char, DISPLAY CONTROL, SIGNAL CONTROL). Cuối cùng, chương thuyết minh lưu đồ thuật toán và giao diện phần mềm C# kết nối cổng COM.

Chương 5. Kết quả, nhận xét và đánh giá

Chương 5 giới thiệu hình ảnh thực tế của sản phẩm sau thi công, hình ảnh giao diện phần mềm điều khiển C# trên máy tính và các chế độ hiển thị thực tế của bảng quang báo. Các kết quả nghiệm thu bao gồm: hiển thị chuỗi văn bản chữ màu đỏ, chữ màu xanh dương, hiển thị đồng hồ số và hiển thị đồng hồ kim với dữ liệu thời gian cập nhật liên tục từ IC DS1307. Tác giả đưa ra nhận xét đánh giá về độ ổn định của hệ thống và tính chính xác của dữ liệu hiển thị.

Chương 6. Kết luận và hướng phát triển

Chương 6 tổng kết toàn bộ các hạng mục đã hoàn thành so với mục tiêu đề ra ban đầu, đồng thời chỉ ra các điểm còn tồn tại và đề xuất các hướng nâng cấp mở rộng cho hệ thống trong tương lai.

Kết quả và đóng góp

Đồ án đã chế tạo thành công mô hình phần cứng và xây dựng trọn vẹn chương trình điều khiển với các kết quả cụ thể:

Hạng mục kiểm tra Thông số / Kết quả đạt được theo văn bản Đánh giá trạng thái
Bộ điều khiển FPGA Chip Altera Cyclone IV EP4CE6E22C8N (6272 Logic Elements, 270 Kbits RAM, tần số thạch anh $50\text{ MHz}$) Hoạt động chính xác, nạp chip thành công qua chuẩn JTAG/AS mode.
Kích thước hiển thị 08 tấm panel LED P10 RGB ($32 \times 16$ pixel/tấm ghép nối tiếp) Ghép nối đồng bộ, cấp nguồn qua bộ nguồn tổ ong $5\text{V} - 40\text{A}$.
Chế độ hiển thị văn bản Tiếp nhận dữ liệu ký tự mã ASCII từ máy tính qua UART Hiển thị rõ nét văn bản đơn sắc và đa sắc (đã kiểm nghiệm màu đỏ, màu xanh dương).
Chế độ hiển thị thời gian Đọc dữ liệu từ DS1307 qua I2C Hiển thị đồng hồ số và đồng hồ kim theo thời gian thực.
Giao diện điều khiển PC Ứng dụng C# giao tiếp cổng COM Kết nối ổn định, gửi chuỗi dữ liệu ký tự tức thời xuống kit FPGA.

Đóng góp kỹ thuật mà tác giả đã thực hiện bao gồm:

  • Ứng dụng thành công vi mạch FPGA Cyclone IV và ngôn ngữ VHDL để xây dựng giải pháp điều khiển quét LED ma trận tần số cao, khắc phục độ trễ xử lý của các hệ thống dùng vi điều khiển thông thường khi điều khiển kích thước bảng hiển thị lớn.
  • Thiết kế hoàn chỉnh các module logic VHDL có tính module hóa cao (khối giải mã UART_RX, khối quét ma trận, khối băm xung PWM điều khiển màu, khối chủ I2C) cho phép tái sử dụng trong các hệ thống vi mạch số khác.
  • Xây dựng tài liệu hướng dẫn kỹ thuật chi tiết từ khâu thiết kế giao diện C#, quy trình cấu hình trên Quartus II đến việc đấu nối và lắp ráp cơ điện cho hệ thống bảng LED ngoài trời.

Hạn chế và hướng nghiên cứu tiếp

Dựa trên phạm vi và nội dung triển khai thực tế, đồ án tồn tại một số điểm hạn chế:

  • Module giao tiếp UART trên FPGA chỉ được thiết kế ở chế độ bán song công một chiều (bộ thu UART_RX), chỉ tiếp nhận dữ liệu từ máy tính mà chưa có module phát UART_TX để phản hồi trạng thái hoạt động của bảng LED ngược về máy tính.
  • Quy mô phần cứng thử nghiệm dừng lại ở cấu hình 8 panel LED P10; chưa mở rộng trên các kích thước bảng lớn hơn hoặc các loại module LED có mật độ điểm ảnh cao hơn (như P5).
  • Hệ thống chỉ mới tích hợp cảm biến thời gian thực DS1307, chưa mở rộng thêm các cảm biến môi trường vật lý khác.

Hướng phát triển tiếp theo được tác giả đề xuất:

  • Hoàn thiện module giao tiếp UART hai chiều toàn song công (Full-duplex) để máy tính có thể giám sát trạng thái hệ thống.
  • Mở rộng thuật toán VHDL và phần cứng để điều khiển các bảng ma trận LED có kích thước và số lượng panel lớn hơn.
  • Phát triển thêm các hiệu ứng đồ họa chuyển động phức tạp cho chữ viết (chữ chạy nhiều hướng, hiệu ứng chuyển màu mềm mại).
  • Tích hợp thêm các khối cảm biến đo nhiệt độ, độ ẩm môi trường để hiển thị luân phiên với chế độ đồng hồ thời gian thực.

Giá trị tham khảo

Đồ án tốt nghiệp là tài liệu tham khảo hữu ích cho:

  • Sinh viên ngành Kỹ thuật Điện tử, Điện tử Công nghiệp, Kỹ thuật Vi mạch và Tự động hóa: Tài liệu cung cấp ví dụ thực tế về quy trình thiết kế hệ thống số hoàn chỉnh sử dụng ngôn ngữ VHDL trên nền tảng chip Altera Cyclone IV và phần mềm Quartus II.
  • Người nghiên cứu và phát triển hệ thống nhúng / Bảng hiển thị LED: Cung cấp giải pháp thiết kế chi tiết về cấu trúc phần cứng của module LED ma trận P10 RGB, nguyên lý điều khiển IC ghi dịch 74HC595, IC giải mã 74HC138 kết hợp kỹ thuật băm xung PWM trên chân OE để trộn màu.
  • Phần nội dung có giá trị ứng dụng cao: Cấu trúc module máy trạng thái giao tiếp I2C đọc dữ liệu IC thời gian thực DS1307 bằng VHDL (Chương 4) và phương pháp xây dựng phần mềm giao tiếp máy tính qua cổng nối tiếp bằng C#.

Câu hỏi thường gặp

1. Chip FPGA sử dụng trong đồ án có thông số phần cứng như thế nào?
Đồ án sử dụng chip Altera Cyclone IV thế hệ EP4CE6E22C8N. Các thông số chính gồm: 6.272 phần tử logic (Logic Elements - LEs), 270 Kbits bộ nhớ nhúng (Embedded memory), 179 chân I/O tối đa cho người dùng, hỗ trợ tần số dao động thạch anh 50 MHz, chip nhớ cấu hình EPCS4N hỗ trợ chế độ nạp JTAG và AS mode.

2. Nguyên lý quét hàng và trộn màu trên module LED P10 RGB được thực hiện như thế nào?
Mỗi module P10 gồm 16 hàng và 32 cột ($16 \times 32$ LED RGB). Việc chọn hàng quét được điều khiển bởi 2 chân A, B thông qua IC giải mã 74HC138 kết hợp 4 IC MOSFET APM4953 (quét 4 nhóm hàng: 1-5-9-13, 2-6-10-14, 3-7-11-15, 4-8-12-16). Dữ liệu cột được nạp nối tiếp vào 16 IC 74HC595 qua các chân $R_0G_0B_0$ (8 hàng trên) và $R_1G_1B_1$ (8 hàng dưới). Quá trình trộn màu RGB 8-bit (256 mức) được thực hiện bằng cách băm xung PWM điều khiển chân OE của IC 74HC138, cập nhật liên tục 256 lần cho mỗi hàng quét.

3. Tại sao module UART trên FPGA chỉ thiết kế bộ nhận UART_RX mà không có bộ phát?
Theo yêu cầu thiết kế của đề tài, bảng quang báo chỉ cần tiếp nhận dữ liệu chuỗi ký tự hiển thị từ máy tính truyền xuống mà không yêu cầu gửi dữ liệu phản hồi ngược lại PC (hoạt động theo cơ chế bán song công). Do đó, tác giả chỉ cần xây dựng khối máy trạng thái UART_RX để tối ưu hóa tài nguyên logic trên FPGA.

4. IC DS1307 lưu trữ dữ liệu thời gian trong những thanh ghi nào?
DS1307 sử dụng 8 thanh ghi 8-bit đầu tiên trong tổng số 64 ô nhớ: địa chỉ 0x00 lưu giây (chứa bit CH điều khiển dừng/chạy dao động), 0x01 lưu phút, 0x02 lưu giờ (hỗ trợ chế độ 12h/24h qua bit 6), 0x03 lưu thứ trong tuần (giá trị 1 đến 7), các ô nhớ tiếp theo lưu ngày, tháng, năm và thanh ghi điều khiển xung ngõ ra SQW/OUT.

5. Khối xử lý trung tâm bên trong FPGA bao gồm những khối logic VHDL nào?
Bên trong FPGA được chia thành 6 khối VHDL chính: Khối nhận dữ liệu nối tiếp UART_RX, Khối xử lý dữ liệu trung gian DATA PROCESSING, Khối điều khiển đọc/ghi thời gian thực DS1307 CONTROL (giao thức I2C), Khối tạo bảng mã ký tự ma trận Rom_char, Khối định vị ký tự CHARACTERS CONTROL và Khối tạo tín hiệu quét, chốt, băm xung PWM DISPLAY CONTROL & SIGNAL CONTROL.

Kết luận

Đồ án tốt nghiệp "Thiết kế mạch quang báo sử dụng kit FPGA" của sinh viên Nguyễn Thanh Liêm và Hồ Long Đại (Trường ĐH Sư phạm Kỹ thuật TP.HCM, 2018) đã giải quyết thành công bài toán điều khiển bảng ma trận LED P10 RGB kích thước lớn bằng công nghệ vi mạch số. Hệ thống tận dụng triệt để năng lực xử lý song song tần số cao của FPGA Cyclone IV EP4CE6E22C8N kết hợp với giao tiếp I2C thời gian thực DS1307 và phần mềm điều khiển C# trên máy tính. Kết quả thực nghiệm minh chứng khả năng hiển thị văn bản đa sắc và đồng hồ thời gian thực ổn định, đóng vai trò là tài liệu tham khảo kỹ thuật giá trị cho các nghiên cứu và ứng dụng vi mạch trong điều khiển hiển thị điện tử.