Luận Văn Tốt Nghiệp: Thiết Kế Mạch Nạp PAL

Tài liệu nghiên cứu Thiết kế mạch nạp pal, tổng hợp lý thuyết và thực hành, cung cấp kiến thức chuyên sâu về ., phục vụ nghiên cứu và ứng dụng thực tiễn

• Trường học: Trường Đại Học Điện Tử
• Chuyên ngành: Điện Tử
• Đề tài: Thiết Kế Mạch Nạp PAL: Luận Văn Tốt Nghiệp Ngành Điện Tử
• Loại tài liệu: Luận Văn Tốt Nghiệp

Mục lục chi tiết

• LỜI NÓI ĐẦU
• 1. CHƯƠNG I: DẪN NHẬP
• 2. CHƯƠNG II: LÝ THUYẾT THIẾT KẾ
• 3. CHƯƠNG III: GIAO TIẾP MÁY TÍNH
• 4. CHƯƠNG IV: PHẦN MỀM PHÁT TRIỂN
• 5. CHƯƠNG V: THIẾT KẾ PHẦN CỨNG
• 6. CHƯƠNG VI: PHẦN MỀM LẬP TRÌNH
• PHỤ LỤC
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Khám phá đề tài thiết kế mạch nạp PAL luận văn điện tử

Trong bối cảnh công nghiệp hóa, hiện đại hóa, ngành kỹ thuật điện tử đóng vai trò then chốt. Sự phát triển của các thiết bị logic lập trình (PLD) đã tạo ra một cuộc cách mạng trong việc thiết kế và thi công mạch. Thay vì sử dụng hàng loạt IC rời rạc, các kỹ sư có thể tích hợp nhiều chức năng phức tạp vào một vi mạch duy nhất. Đề tài luận văn tốt nghiệp ngành điện tử về thiết kế mạch nạp PAL là một lựa chọn mang tính thực tiễn cao, giúp sinh viên nắm vững kiến thức từ lý thuyết đến thực hành. Một mạch nạp PAL tự thiết kế không chỉ giải quyết bài toán chi phí mà còn thể hiện năng lực làm chủ công nghệ, từ việc nghiên cứu cấu trúc PAL, lựa chọn linh kiện điện tử, đến lập trình điều khiển. Luận văn này tập trung vào việc xây dựng một thiết bị hoàn chỉnh, có khả năng giao tiếp với máy tính để nạp chương trình cho các vi mạch PAL 20 chân, một loại linh kiện phổ biến trong nhiều ứng dụng công nghiệp. Việc hoàn thành một đồ án tốt nghiệp điện tử như thế này đòi hỏi sự kết hợp nhuần nhuyễn giữa kiến thức về cơ sở lý thuyết mạch số, kỹ năng thiết kế PCB, và khả năng lập trình phần mềm điều khiển. Nó không chỉ là một bài tập kỹ thuật mà còn là một công trình nghiên cứu nhỏ, mở ra hướng phát triển các mạch nạp đa năng hỗ trợ nhiều loại chip hơn như GAL, CPLD hay thậm chí là FPGA.

1.1. Vai trò của thiết bị logic lập trình PLD trong ngành

Trước khi các thiết bị logic lập trình (PLD) ra đời, việc thiết kế mạch số thường dựa vào việc kết hợp nhiều vi mạch logic TTL rời rạc (SSI, MSI). Phương pháp này tồn tại nhiều nhược điểm: mạch điện cồng kềnh, tiêu thụ nhiều năng lượng, khó khăn trong việc sửa lỗi và nâng cấp. Sự ra đời của PLD, đặc biệt là PAL (Programmable Array Logic), đã khắc phục những hạn chế này. PAL cho phép các nhà thiết kế tích hợp một lượng lớn cổng logic vào một chip duy nhất, với mảng AND lập trình được và mảng OR cố định. Điều này giúp rút ngắn chu trình thiết kế, giảm kích thước mạch, tăng độ tin cậy và giảm chi phí sản xuất. Theo tài liệu gốc, "Sức mạnh của PAL chỉ thực sự bộc lộ khi ta cần nhiều các cổng AND, OR, FF để thực hiện một yêu cầu nào đó", cho thấy tầm quan trọng của nó trong việc đơn giản hóa các thiết kế phức tạp.

1.2. Lý do chọn đề tài đồ án tốt nghiệp điện tử này

Việc lựa chọn đề tài thiết kế mạch nạp PAL cho một đồ án tốt nghiệp điện tử mang lại nhiều giá trị. Thứ nhất, nó giải quyết một nhu cầu thực tế: các thiết bị nạp trình chuyên dụng thường có giá thành cao và khó tiếp cận, đặc biệt đối với sinh viên và các phòng thí nghiệm nhỏ. Một mạch nạp tự chế tạo là giải pháp kinh tế và hiệu quả. Thứ hai, đề tài này bao quát một dải kiến thức rộng của ngành điện tử, từ thiết kế phần cứng (sơ đồ nguyên lý, mạch in) đến phát triển phần mềm (lập trình điều khiển). Sinh viên phải nghiên cứu sâu về datasheet PAL, nguyên lý lập trình, và các chuẩn giao tiếp máy tính. Thứ ba, sản phẩm cuối cùng có tính ứng dụng cao, có thể được sử dụng ngay trong học tập và nghiên cứu, tạo tiền đề để phát triển thành các sản phẩm thương mại sau này.

II. Phân tích thách thức trong thiết kế mạch nạp PAL 20 chân

Quá trình thiết kế mạch nạp PAL không chỉ đơn thuần là lắp ráp linh kiện, mà còn đối mặt với nhiều thách thức kỹ thuật cần giải quyết triệt để. Một trong những khó khăn chính là việc tạo ra các mức điện áp và xung lập trình chính xác theo yêu cầu của nhà sản xuất. Mỗi loại PAL có một quy trình "đốt cầu chì" riêng, đòi hỏi điện áp và thời gian xung phải được kiểm soát chặt chẽ. Sai sót nhỏ có thể làm hỏng vi mạch vĩnh viễn. Thách thức thứ hai nằm ở phần giao tiếp giữa máy tính và mạch nạp. Tài liệu tham khảo cho thấy việc sử dụng cổng máy in (LPT) là một giải pháp phổ biến thời kỳ đó, nhưng đòi hỏi kiến thức sâu về lập trình cấp thấp và điều khiển cổng. Hơn nữa, việc diễn dịch file JEDEC, là định dạng chuẩn chứa thông tin sơ đồ nối chì, để chuyển thành các lệnh điều khiển cụ thể cũng là một bài toán phức tạp. Phần mềm điều khiển phải đọc, phân tích và xuất tín hiệu một cách tuần tự và chính xác tuyệt đối. Cuối cùng, việc lựa chọn linh kiện điện tử phù hợp, tối ưu hóa thiết kế để giảm nhiễu và đảm bảo độ ổn định cũng là một yếu tố quan trọng quyết định sự thành công của báo cáo luận văn.

2.1. Yêu cầu kỹ thuật khắt khe về điện áp và xung lập trình

Lập trình một chip PAL về cơ bản là quá trình phá hủy có chọn lọc các cầu chì bên trong mảng AND lập trình được. Quá trình này đòi hỏi các điều kiện về điện áp và thời gian cực kỳ nghiêm ngặt. Theo bảng lập trình trong tài liệu gốc, các mức điện áp như HH (11.5V), L (0V), H (5V) và các mức nguồn Vcc thay đổi (4.5V, 5.5V) phải được cung cấp chính xác đến từng chân của PAL tại những thời điểm khác nhau. Xung lập trình phải có độ rộng chỉ từ 10 đến 50 micro giây. Bất kỳ sự sai lệch nào về điện áp hoặc thời gian đều có thể dẫn đến việc lập trình thất bại hoặc làm hỏng chip. Do đó, khối nguồn và khối điều khiển xung là phần quan trọng và thách thức nhất trong toàn bộ thiết kế.

2.2. Sự phức tạp trong việc xử lý file JEDEC và giao tiếp LPT

Sau khi thiết kế logic bằng các phần mềm như phần mềm WinCUPL hoặc ABEL, kết quả được xuất ra dưới dạng một file JEDEC. Đây là một tệp văn bản tiêu chuẩn hóa, mô tả trạng thái (đốt hoặc giữ lại) của từng cầu chì trong ma trận logic. Phần mềm điều khiển mạch nạp phải có khả năng đọc và phân tích cú pháp của tệp tin này. Nó phải xác định đúng địa chỉ của từng cầu chì thông qua việc chọn "đường tích" và "đường ngõ vào". Giao tiếp qua cổng LPT, dù đơn giản về mặt phần cứng, lại phức tạp về phần mềm vì đòi hỏi truy cập trực tiếp vào các thanh ghi cổng, gửi đi các chuỗi bit điều khiển để chọn đúng đường và tạo xung, một công việc đòi hỏi sự chính xác và đồng bộ cao.

III. Hướng dẫn thiết kế phần cứng cho mạch nạp PAL chi tiết

Nền tảng của một luận văn tốt nghiệp ngành điện tử thành công về thiết kế mạch nạp PAL chính là một hệ thống phần cứng ổn định và đáng tin cậy. Thiết kế được chia thành các khối chức năng rõ ràng để dễ dàng xây dựng và gỡ lỗi. Sơ đồ khối tổng thể bao gồm: Khối Giao tiếp Máy tính, Khối Mở rộng Cổng, Khối Đệm, Khối Chọn Đường và Tạo Áp, Khối Điều khiển Xung, và Khối Nguồn. Trung tâm của thiết kế là việc sử dụng các IC chuyên dụng để thực hiện các nhiệm vụ cụ thể, ví dụ như IC 8243 để mở rộng các đường dữ liệu từ cổng LPT, IC 7407 làm đệm và IC 4016/4053 làm các công tắc tương tự để chuyển đổi các mức điện áp. Việc xây dựng sơ đồ nguyên lý chi tiết là bước đầu tiên, sau đó là giai đoạn thiết kế PCB (mạch in). Bố trí linh kiện trên PCB phải được tối ưu hóa để giảm nhiễu, đảm bảo đường đi của tín hiệu ngắn và đường cấp nguồn đủ lớn. Quá trình thi công mạch điện đòi hỏi sự cẩn thận, từ việc hàn linh kiện đến kiểm tra kết nối để đảm bảo không có sai sót nào trước khi cấp nguồn và thử nghiệm.

3.1. Xây dựng sơ đồ nguyên lý và lựa chọn linh kiện điện tử

Bước đầu tiên là vẽ sơ đồ nguyên lý chi tiết, thể hiện sự kết nối logic giữa tất cả các thành phần. Việc lựa chọn linh kiện điện tử phải dựa trên các tiêu chí về chức năng, tốc độ đáp ứng và khả năng chịu đựng điện áp. Luận văn gốc đã đề xuất sử dụng IC 8243 để mở rộng cổng, 7407 làm đệm công suất với đầu ra cực thu hở, và các IC switch analog CMOS như 4016, 4053 để điều khiển các mức điện áp lập trình. Khối nguồn sử dụng IC ổn áp LM317 cho phép điều chỉnh điện áp ngõ ra một cách linh hoạt, đáp ứng các yêu cầu thay đổi Vcc trong quá trình lập trình và kiểm tra. Mỗi lựa chọn đều phải được tính toán và chứng minh dựa trên datasheet của linh kiện.

3.2. Thiết kế các khối chức năng nguồn điều khiển và giao tiếp

Khối nguồn là trái tim của mạch, cung cấp các mức điện áp ổn định: +5V, +12V và các mức điện áp lập trình đặc biệt. Khối giao tiếp, sử dụng cổng LPT, nhận dữ liệu và lệnh điều khiển từ máy tính. Do số lượng đường điều khiển lớn, một khối mở rộng cổng là cần thiết. Khối chọn đường ngõ vào và đường tích sử dụng các công tắc analog để kết nối các mức điện áp yêu cầu tới các chân cụ thể của PAL. Khối điều khiển xung lập trình có nhiệm vụ tạo ra một xung điện áp cao trong một khoảng thời gian cực ngắn và chính xác để đốt cầu chì. Tất cả các khối này phải hoạt động đồng bộ dưới sự điều khiển của phần mềm để hoàn thành chu trình lập trình một cách chính xác.

IV. Quy trình phát triển phần mềm điều khiển mạch nạp PAL

Phần mềm là linh hồn của hệ thống, biến phần cứng tĩnh thành một công cụ lập trình thông minh. Luận văn này sử dụng ngôn ngữ lập trình Pascal, một lựa chọn phổ biến trong môi trường DOS thời bấy giờ vì khả năng truy cập trực tiếp vào các cổng phần cứng. Nhiệm vụ chính của phần mềm là thực hiện một chu trình lập trình hoàn chỉnh. Đầu tiên, nó phải cung cấp một giao diện người dùng đơn giản để nhập tên loại PAL và tên file JEDEC cần nạp. Tiếp theo, chương trình đọc và phân tích cú pháp của file JEDEC, chuyển đổi bản đồ cầu chì thành một chuỗi các thao tác. Cốt lõi của phần mềm là các thủ tục điều khiển cổng LPT. Các thủ tục này gửi đi các byte dữ liệu để cấu hình cho các IC mở rộng cổng, từ đó điều khiển các công tắc analog để chọn đúng đường ngõ vào và đường tích. Sau khi đã định vị được cầu chì cần lập trình, phần mềm sẽ ra lệnh cho khối điều khiển phát một xung điện áp cao. Quy trình này lặp lại cho hàng ngàn cầu chì trong vi mạch. Ngoài ra, phần mềm còn tích hợp các bước kiểm tra sau mỗi lần đốt xung để xác minh, đảm bảo độ tin cậy của quá trình lập trình PAL.

4.1. Giao tiếp máy tính qua cổng LPT và ngôn ngữ Pascal

Việc lựa chọn giao tiếp RS232 hoặc giao tiếp USB là các phương án hiện đại, tuy nhiên, trong bối cảnh của tài liệu gốc, cổng LPT (cổng máy in) là một lựa chọn hiệu quả vì sự đơn giản và khả năng điều khiển trực tiếp. Ngôn ngữ Pascal, đặc biệt là Turbo Pascal, cung cấp các hàm và thủ tục mạnh mẽ để gửi và nhận dữ liệu từ các địa chỉ cổng vật lý (ví dụ: Port[$378]). Chương trình sẽ định nghĩa các thanh ghi dữ liệu, trạng thái và điều khiển của cổng LPT, sau đó gửi các giá trị byte tương ứng để tạo ra các tín hiệu logic cao/thấp trên các chân của cổng, từ đó điều khiển toàn bộ hoạt động của phần cứng mạch nạp.

4.2. Lưu đồ giải thuật xử lý và tạo xung lập trình chính xác

Lưu đồ giải thuật là bản thiết kế cho phần mềm. Nó bắt đầu bằng việc khởi tạo các cổng, yêu cầu người dùng nhập thông tin. Vòng lặp chính của chương trình sẽ duyệt qua từng bit trong file JEDEC. Với mỗi bit, giải thuật thực hiện: 1) Tính toán và xuất dữ liệu để chọn đúng đường ngõ vào và đường tích. 2) Kiểm tra giá trị bit, nếu là '1' (cần đốt), chương trình sẽ gọi thủ tục tạo xung. Thủ tục này tuần tự thực hiện các bước: nâng Vcc, cấp điện áp HH, phát xung, hạ Vcc, và kiểm tra. Nếu bit là '0', chương trình sẽ bỏ qua và chuyển đến cầu chì tiếp theo. Toàn bộ quá trình này đòi hỏi sự chính xác về mặt thời gian, được thực hiện bằng các hàm delay với tham số đã được tính toán kỹ lưỡng.

V. Quy trình thi công và kiểm thử mạch nạp PAL thực tiễn

Từ lý thuyết đến thực tế là một bước nhảy vọt, đòi hỏi sự tỉ mỉ và kiên nhẫn. Sau khi hoàn tất thiết kế PCB, bước tiếp theo là thi công mạch điện. Quá trình này bao gồm việc ủi, ăn mòn và khoan mạch in, sau đó hàn các linh kiện điện tử theo đúng vị trí và sơ đồ. Việc kiểm tra nguội (kiểm tra thông mạch, chập mạch) là cực kỳ quan trọng trước khi cấp nguồn lần đầu. Khi mạch đã sẵn sàng, quá trình kiểm thử bắt đầu. Đầu tiên là kiểm tra khối nguồn để đảm bảo các mức điện áp ra chính xác. Sau đó, kết nối mạch với máy tính và chạy phần mềm điều khiển ở chế độ gỡ lỗi để kiểm tra từng chức năng riêng lẻ: khả năng chọn đường, khả năng tạo các mức áp... Cuối cùng, cắm một vi mạch PAL mẫu và thực hiện quá trình nạp thử. Kết quả được kiểm chứng bằng cách so sánh chức năng của con chip đã nạp với thiết kế logic ban đầu. Việc sử dụng các công cụ như mô phỏng Proteus có thể giúp phát hiện các lỗi logic trong thiết kế trước khi thi công, tiết kiệm đáng kể thời gian và công sức.

5.1. Các bước mô phỏng Proteus và thi công mạch in PCB

Trước khi đi vào thi công vật lý, việc mô phỏng Proteus là một bước không thể thiếu. Nó cho phép kiểm tra tính đúng đắn của sơ đồ nguyên lý và hoạt động logic của mạch. Kỹ sư có thể giả lập các tín hiệu điều khiển từ máy tính và quan sát đáp ứng của các khối chức năng, phát hiện sớm các sai sót trong thiết kế. Sau khi sơ đồ đã được xác thực, giai đoạn thiết kế PCB bắt đầu. Việc bố trí linh kiện, đi dây (routing) cần tuân thủ các nguyên tắc thiết kế mạch để tối ưu hiệu suất và giảm nhiễu. Cuối cùng, mạch in được chế tạo và các linh kiện được hàn cẩn thận, hoàn thiện phần cứng cho sản phẩm.

5.2. Đánh giá hoạt động và kết quả của báo cáo luận văn

Phần cuối cùng của báo cáo luận văn là đánh giá toàn diện sản phẩm. Quá trình đánh giá bao gồm việc nạp thành công các file JEDEC khác nhau vào các chip PAL 20 chân. Các chip sau khi nạp được cắm vào mạch ứng dụng thực tế để kiểm tra chức năng. Kết quả hoạt động của mạch nạp được so sánh với các mục tiêu đề ra ban đầu: tốc độ nạp, tỷ lệ nạp thành công, tính ổn định. Các kết quả đo đạc thực tế về điện áp, dạng xung cũng được ghi lại và phân tích. Việc đánh giá này không chỉ xác nhận sự thành công của đề tài mà còn chỉ ra những ưu điểm, nhược điểm và là cơ sở cho các hướng phát triển trong tương lai.

Trích đoạn nội dung tài liệu

CHƯƠNG I: DẪN NHẬP. Giới hạn vấn để CHƯƠNG II: LÝ THUYẾT THIẾT KẾ. Thiết bị cho phép lập trình PLD. Lịch sử phát triển của PLD 2.

Vài nét về PLD. Y tưởng cơ sở 4 Ky higu PLD 5. Cau tie PED PROM 6. Logie mangcho phep lap tinh PLA 7, Nôi phân cực NÓ láptinhPED 9, PED eo thé soa va Lap trình lại được.

Lap tinh PAL 30 môi nội.— Các đường ngô vào và ¢ đường tí a che di ụ tích b. cúc đường vào lập trình bần fen Lập trình các cầu chi. “7 20 va xé_ri 24. a) PAL với cấu hình ngõ ra trực tỉ b) PAL cấu hình ngõ ra đảo.

c) PAL cấu hình ngõ ra bổ xung d)_ PAL cấu hình ngõ ra lập trìn e) PAL cấu hình ngõ ra ghỉ f) PAL 12H6. ‘: CHƯƠNG III: GIAO TIẾP MÁY TÍNH I. Hệ thống máy tính. Khối sử lý trung tâm(CPU).

Khối tính toán số hoc va logic ALU. Khối điểu khiển. RAM (Random Access Memory b. Các thiết bị vào ra.

Thiết bị vào. €VTH: NGITVỄN VĂN BAN GVHD: QUÁCH THANH HẢI Luận văn tốt nghiệp: Thiết kế mạch nạp PAL 7 b. Truyền nối tiếp đồng bộ 2. Truyền nối tiếp bất đồng b: Il.

Truyén song song 1. Cổng gếp nối máyi a. Vai nét co bản về cổng máy in. Trao đổi với các đường dẫn dữ liệu.

CHUONG IV: PHAN MEM PHÁT TRIỂN T. Phần mềm phát triển. Phin mém PAI 12 (PAL Assembler) I. Phan mém AMAZE si IV.

Phan mém PLAN ( Programmable Logic Analy V.— Phan imém HELD (Haris Enhanced Language for Programmable bogie) : 46 VI, Phan mém PLPL (Progr:sinintable Lagie Propramming Language). sans Seen VH. Phần mềm APEEL (Assembler for Programmable Elecetieally Erasable Logic). Phan mém IPLDS II (Intel Programmable Logic Devolopment System ID).

1X, Phin mém CUPL ( Universal Compiler for Programmable Logic ). Chu trình tạo lập. Phan mém ABEL (Advanced Boolean Expression Language). 60 XI Giớithiệu phan mém SYNARIO.

62 CHUONG V: THIET KE PHAN CỨNG „. Cơsở thiết kế. Thiết kế từng khố. 66 3) Khối chọn đường ngõ vào.

67 4) Khối chọn đường tích-.68 5) Khối điểu khiển xunglập trình, chuyển đường tích .68 Luận văn tốt nghiệp: Thiết kế mạch nạp PAL 8 Ln 6) Điều khiển aa cung cấp cho IC PAL 69 7) Khối nguồn. sơ đồ nguyên lý mạch nạp PAL. _ Sơ đồ bố trí linh kiện. Hoạt động của mạch lập trình PAL 72 CHƯƠNG VI: PHAN MEM LAP TRIN sao HE I.

Giới thiệu về ngôn ngữ PASCAL. Thiet k& phần mềm m lập trình .T5 ¬16 1 Lưuđổ 2, Phin mém lip tinh PAL „j0 PHU LUC nay -84 HÀ ẤP TRÌNH CÁC PÁL, XÊ-RI 20.84 CAC DAC TINH KY THUAT CUA PAL. 88 1C 403 „ B8 IC N3IA „60 C 7407 „90 KẾ TLL 91 TALL IỆ U THAM KHẢO. „02 _N_e _- - a ita ay GVHD: QUACH THANH HAI Luận văn tốt nghiệp: Thiết kế mạch nạp PAL Đ CHUONG I: DAN NHAP I.

Đặt vấn để Hiện nay thiết bị cho phép lập trình đang bắt dầu được sử dụng rộng rãi bởi với từng ứng dụng cụ thể nó có những ưu điểm và nhừng tính năng nổi trội, đặc biệt là có thể lập trình theo yêu cầu của người thiết kế, ngoài ra với những loại PAL mới không những có khả năng lập trình một lần mà còn có khả năng xóa và lập trình lại nhiều lần, điều này rất cẩn thiết cho phép ta nâng cấp phần cứng. Sức mạnh của PAL ( thiết bị cho phép lập trình ) chỉ thực sự bộc lộ khi ta cần nhiều các cổng AND, OR, FE để thực hiện một yêu câu nào đó. Nếu sử dụng các cổng logic cơ bản để thiết kế thì mạch điện trở nền rườm rà, khi xây ra lỗi thì rất khó xác định, hơn nữa điện nàng tiêu thụ và diễn tích chiếm chỗ tầng cao, nhưng Khi sử dụng PAL, để thiết kế thì mạch điện trở nên đơn giản, rút ngắn chu trình tạo lập, điện nâng tiểu thụ giám, kích thước mạch điện nhỏ gọn hơn nữa tá có thể nâng cấp phần cứng PAI cô nhiều ưu điểm nhưng để sử dung được vao trong từng mạch điện (lì chúng tá phải tập trình cho PAL, để sứ dụng Ở Việt Nam PAL thiết kế một còn khú mới mẻ, thiết bị lập trình hiện có thì giá thành khá đất, việc của mạch lắp tah cho PAL là rất cần thiết có thể đáp ứng nhu cáu sử dụng chúng ta, M. Giới hạn vấn để Do thời gián ngắn và tài liệu tham khảo ít, trong để tài thiết kế mạch láp trình lập trình cho tất cả các loại PAL 20 PAL em thực hiện V thiết kế một mạch những kiến thức cơ đầu nối với loại có mắng AND lập trình, ngoài phần trình bày công việc bản về linh kiện lập trình cũng như giới thiệu một số PAL thông dụng, PAL tạo ra sơ đỗ nối chì , tiến hành khi lập trình PAL, phần mền hỗ trợ lập trình dịch chung cho tất giới thiệu phên mém phat triển CUPL, SYNARIO là trình biên có khả năng lập trình tất cả các logic lập trình được.

Thiết kế mạch lập trình PAL với mảng EEPROM có cấu cả các loại PAL 20 đầu nối. Việc thực hiện lập trình giống như các loại PAL với hình bộ ghi không đồng bộ thì thì việc lập trình cũng khi lập trình thì phải định rõ cấu cấu hình ngõ ra trực tiếp nhưng chỉ khác là trước cách thay đổi phần mềm đôi hình trước khi lập trình, điều này thực hiện bằng đầu mối nào. Do đó ta có thể lập trình bất cứ một PAL 20 GVHD: QUACH THANH HAI H: NGUYỄN VĂN BAN CHƯƠNG II: LÝ THUYẾT THIẾT KẾ 1. Thiết bị cho phép lập trình PLD 1.

Lịch sử phát triển của PLD kỳ vi mạc h số lập trìn h (Pr ogr amm able Logic Device) ra đời, thiết Trước thời hợp tru yền thố ng thì bao gồm nhi éu vi mach TTL loai MSI va SSI kết kế logic số ic mon g, muố n. Nhữ ng nhà thiế t kế dựa vào những sách lại để tạo ra các hàm log thuật, sau đó mới quyết định u các thông số kỹ tra cứu các vi mạch số để tìm hiể Điều bất lợi của t cho yêu câu thiết kế của họ. sử dụng các vi mạch số cần thiế chữa này là tro ng một boa rd sử dụn g nhiều vi mạch, do đó khi sửa việc thiết kế thì gặp nhiều khó khăn. thiệu vi mạc h số lập trình không Vào năm 1975vông ty SIGN ET ICS đã giới là PLSI 0) gọi là mắng logic lập trình có bộ nhớ đầu tiên R2S100 thiện nay Napoleon Cavlan, người được gọi là Logic Array), trường (Eield Programmable dung PLA của mạc h logi c lấp trìn h, lúc bấy giờ là nhà quản lý những (mg cha để để thiết g sử dụng PDUA là phường pháp tốt hơn của Signetion đã thác sự hiệu Pin sớm giới thiệu kế và thay đổi hệ thông số.

Trong khí đó, công ty Haris đá số của PROM va da tng dung vao tong một PROM, ho tinh bay triển vong mạch logic , cấu tạo Nau nnal Sem ico ndu cto r da chế tạo mặt nạ láp trình cho PLA Công ty lập trìn h kèm với mản g OR láp trình, cho phép thực của nó gồm một măng AND chu ẩn. Bằng cách kết hợp công sac tích số của hàm logi c tiêu hiện tổ hứp tỏ niệm PLA, Cavian đã thuyết ngu yên tắc cầu chì với khá i nghệ PROM sử dụng PLAvào sán xuất. g ty Signetics để đưa dự án phục được các nhà quần lý côn IFL đầu tiên 825100 , là thành viên đầu tiên của họ vi mạch Vi mạch PUA PLA gồm một mảng dạng 28 chân. Cấu tric cla hình (Intergrated Fuse Logic) c6 phép thực hiện tổ hợp logic OR lập trìn h, nó cho AND lập trình và một mảng tổng của các tích số đơn giản.

qua n tâm đến PLA, vì ông ấy hiể u Bir kne r là một ngư ời Kỹ sư John Martin dụng phá p thiế t kế logi c đượ c học trong trường thì không áp rằng nhiều phương vào năm 197 5 ông ấy đã rời thung hiện tại. Do đó, được nhiều trong công việc (MMD, đây là công ty chế tạo Monolithic Memories ling Silicon để đến công ty u kiện hơn trong tiêu chuẩn. Vì vậy, Birkner có điề PROM và các vi mạch logic điể m của mạch logic lập trìn h nhưng, công nhậ n nhữ ng ưu việc tim hiểu PLA và g lập trình. Sau điểm của PLA là có hai man rakhuyết đồng thời ông cũng nhận cũng khá i niệ m mới về vi mạc h số lập trình, vi mạch này đó, Birkner đã đưa ra e Array ng tha y vì có hai mắn g lập trình thì PAL (Programmabl tương tự FLA nhu là mản g OR được giữ cố định D lap trìn h và the o sau Logic ) chi có một mang AN một tích số cố định được nối với cổn g OR sé có (không lập trình ).

Như vậy mỗi ớc của vi mạch và cho phép tín c kíc h thư ———— giả m đượ ngồ vào của nó, do vậy sẽ xẻ oan,” BA N GVHD: QUACH THANH HAI SVTH: NGUYEN VAN hiệu được truyền nhanh hơn trong khi vẫn cho phép thực hiện các tổ hợp logic. PAL được đóng vỏ 20 chân. Sau một thời gian thuyết phục các nhà quản lý của công ty MMI thấy rõ những lợi điểm của PAL và đồng ý sản xuất. Vi mạch đầu tiên thuộc họ PAL được phổ biến là PAL 16L8, PAL 16R4, PAL 16R6, PAL 16R8.

Các vi mạch này có thời gian truyén trì hoãn 35ns. Mỗi vi mạch có 8 ngõ ra và 16 ngõ vào, trong đó ký tự L trong ký hiệu của vi mạch biểu thị 8 tổ hợp ngồ ra tác động ở mức thấp, ký tự R cho biết có 4, 6 hay 8 thanh ghi ở ngé ra tương ứng. Sau một thời gian khởi đầu chậm, cuối cùng PAL đã được thiết kế trong hệ thống thực. Những công ty máy tính mini đã nhận thấy được ưu điểm của PAL là cho phép họ giảm số board cần thiết để thực biện tốt những yêu cầu thiết kế, công ty MMI đã chọn phương pháp sẵn xuất PAI, công đoạn mặt nạ chế tạo theo yêu cầu khách hàng.

Vào lúc này MMI lại giới thiệu một họ ví mạch mới HAL (Hard Array Logic) và để sản xuất những chỉ tiết này cho hang Data General and Digital qmipmenL MMI đã thầy đốt cách sấp xếp công đoạn mái nạ cầu chì và thay vào đó là lập: liên kết kớớ loại phù hợp yếu câu thiết kế khách hàng.