Tổng quan nghiên cứu

Sự phát triển mạnh mẽ của các thiết bị di động, thiết bị y sinh cầm tay và hệ thống xe điện đòi hỏi các giải pháp quản lý năng lượng có hiệu suất vượt trội và dải điện áp thích ứng rộng. Trong thực tế, các nguồn cung cấp năng lượng sơ cấp như cổng sạc USB 5V, ắc quy xe điện 12V - 24V hay hệ thống pin năng lượng mặt trời có thể dao động lên tới 40V, trong khi các vi xử lý và mô-đun chức năng hiện đại yêu cầu mức điện áp một chiều ổn định 3.3V. Các bộ điều chỉnh điện áp tuyến tính truyền thống bộc lộ nhược điểm tiêu tán nhiệt lớn với hiệu suất chuyển đổi chỉ đạt khoảng 8.25% khi hạ áp từ 40V xuống 3.3V.

Nhằm giải quyết bài toán cấp thiết trên, luận văn thạc sĩ kỹ thuật điện tử của tác giả Phạm Phú Cường, dưới sự hướng dẫn khoa học của Phó Giáo sư Tiến sĩ Hoàng Trang tại Trường Đại học Bách Khoa – Đại học Quốc gia Thành phố Hồ Chí Minh (thực hiện từ tháng 07/2015 đến tháng 12/2016), đã tập trung nghiên cứu đề tài thiết kế vi mạch Buck Converter trên nền công nghệ bán dẫn CMOS TSMC 180nm 1P6M. Mục tiêu cốt lõi của công trình là xây dựng thành công bộ chuyển đổi giảm áp một chiều có khả năng biến đổi dải điện áp đầu vào từ 5V đến 40V thành điện áp đầu ra chuẩn xác 3.3V ± 6mV, cung cấp dòng tải cực đại 500mA ± 1mA với hiệu suất chuyển đổi đạt từ 80% trở lên tại tần số đóng cắt cao 2MHz.

Nghiên cứu được triển khai tại Phòng thí nghiệm Thiết kế Vi mạch (IC Design LAB 116), đóng góp một thiết kế khối nguồn hạ áp hoàn chỉnh vào thư viện vi mạch bán dẫn quốc gia, đáp ứng các tiêu chuẩn khắt khe về độ gợn điện áp dưới 10% (khoảng 330mV) và độ gợn dòng điện cuộn cảm dưới 30% (tương đương 150mA).

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng dựa trên hai nền tảng lý thuyết cốt lõi trong kỹ thuật vi mạch nguồn:

  1. Lý thuyết chuyển đổi nguồn xung giảm áp (Switched-Mode Power Supply - SMPS): Khảo sát nguyên lý tích trữ và giải phóng năng lượng qua cuộn cảm và tụ điện ở chế độ dẫn liên tục (Continuous Conduction Mode - CCM), giúp duy trì hiệu suất biến đổi công suất cao hơn 80% mà không bị suy hao nhiệt như phương pháp điều chỉnh tuyến tính LDO.
  2. Lý thuyết điều khiển hồi tiếp tự động và bù tần số vòng kín: Áp dụng phương thức điều khiển chế độ điện áp (Voltage Mode Control - VMC) kết hợp điều chế độ rộng xung (Pulse Width Modulation - PWM) ở tần số 2MHz.

Các khái niệm chuyên ngành then chốt bao gồm: Chu kỳ tác vụ (Duty Cycle D), mạch bù tần số loại 3 (Type-3 Compensation) với 3 điểm cực và 2 điểm zero nhằm tái tạo góc dự trữ pha vượt ngưỡng 0 độ, cấu trúc công tắc chuyển mạch ngăn xếp (Stacked MOSFET Push-Pull) giúp transistor 180nm chịu được áp cao 40V, và mạch logic tạo xung không chồng lấp (Non-overlapping clock) triệt tiêu dòng ngắn mạch xuyên tâm.

Phương pháp nghiên cứu

Nghiên cứu sử dụng nguồn dữ liệu tham số từ bộ thư viện công nghệ vi mạch chuẩn TSMC 180nm 1P6M theo mô hình BSIMv4. Cỡ mẫu khảo sát bao gồm hơn 15 bộ thông số kích thước hình học kênh dẫn W/L của các transistor MOS và 8 kịch bản phân tích điện áp đầu vào trải dài từ 5V, 10V, 15V đến 40V. Phương pháp chọn mẫu linh kiện dựa trên yêu cầu tối ưu hóa điện trở dẫn cực máng - cực nguồn và điện dung ký sinh cổng nhằm giảm thiểu tối đa tổn thất đóng ngắt ở tần số cao 2MHz.

Lý do lựa chọn phương pháp phân tích hai cấp độ liên hoàn bao gồm:

  • Cấp độ hệ thống trên phần mềm MATLAB/Simulink: Mô hình hóa toán học hàm truyền vòng hở, phân tích đáp ứng bước và tính toán chính xác các giá trị linh kiện bộ lọc công suất gồm cuộn cảm L từ 3.74μH đến 10.09μH, tụ điện ngõ ra Cout bằng 2.2μF với điện trở ký sinh tương đương 2.2Ω.
  • Cấp độ bóng bán dẫn trên môi trường Cadence Virtuoso Spectre: Mô phỏng vật lý chi tiết từng khối vi mạch tương tự như mạch dao động vòng, mạch tạo sóng răng cưa, bộ khuếch đại vi sai hai tầng (Two-stage Op-amp), mạch dịch mức (Level Shifter) và tầng công suất tích hợp. Timeline nghiên cứu được tiến hành bài bản trong 18 tháng từ tính toán giải tích, khảo sát hệ thống đến mô phỏng kiểm chứng cấp độ transistor.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình mô phỏng kiểm chứng trên môi trường Cadence Virtuoso sử dụng thư viện TSMC 180nm 1P6M đã ghi nhận 4 phát hiện kỹ thuật quan trọng:

  1. Khả năng ổn định điện áp đầu ra vượt trội: Mạch chuyển đổi duy trì điện áp ngõ ra ổn định tại mức 3.3V với biên độ sai lệch cực nhỏ chỉ ±6mV (tương đương sai số 0.18%) khi điện áp ngõ vào thay đổi đột ngột từ 5V đến 40V, dòng tải định mức đạt 500mA ± 1mA.
  2. Hiệu suất chuyển đổi năng lượng tối ưu: Hệ thống đạt hiệu suất tổng thể 80% tại tần số chuyển mạch 2MHz. Tỷ số chu kỳ tác vụ D biến thiên linh hoạt và chính xác từ 0.1031 (tại Vin = 40V) đến 0.8250 (tại Vin = 5V), tương ứng thời gian mở xung tON biến thiên từ 51.6ns đến 412.5ns.
  3. Đáp ứng quá độ và độ dự trữ pha ổn định: Nhờ tích hợp mạch bù tần số loại 3, hệ thống đạt góc dự trữ pha lớn hơn 45 độ tại tần số cắt vòng lặp 200kHz (bằng 1/10 tần số dao động 2MHz), khống chế độ vọt lố điện áp dưới mức 30% khi dòng tải biến thiên đột ngột giữa 10mA và 500mA.
  4. Tốc độ chuyển mạch và bảo vệ phân cực an toàn: Mạch dịch mức (Level Shifter) đạt thời gian chuyển mức tín hiệu cực nhanh với thời gian suy giảm chỉ 118ps trong khoảng đáp ứng biến thiên điện áp 20μs, đồng thời khối tạo xung không chồng lấp đã loại bỏ hoàn toàn hiện tượng vọt lố dòng điện giữa PMOS và NMOS công suất.

Thảo luận kết quả

Sự ổn định điện áp và hiệu suất cao của bộ Buck Converter đạt được nhờ cấu trúc phối hợp chặt chẽ giữa mạch khuếch đại sai số vi sai hai tầng có độ lợi vòng hở cao và mạng bù loại 3. Bộ lọc LC ngõ ra tạo ra cặp cực phức gây trễ pha -180 độ tại tần số cộng hưởng 33.8kHz, nhưng hai điểm zero của mạch bù đã kịp thời nâng pha của hệ thống lên trên 0 độ trước khi đạt tần số cắt, đảm bảo mạch không bị tự kích dao động.

So sánh với các nghiên cứu tiền nhiệm, công trình của nhóm tác giả Lin (2005) sử dụng công nghệ CMOS 350nm với tần số 1MHz đạt hiệu suất 85% nhưng chỉ hạ áp từ 3.0V, hoặc nghiên cứu của Pagano (2012) trên công nghệ 180nm giới hạn dải điện áp vào từ 5V đến 10V. Luận văn này đã mở rộng phạm vi chịu áp ngõ vào lên gấp 4 lần (đạt ngưỡng 40V) nhờ sáng tạo trong việc áp dụng cấu trúc Stacked MOSFET Push-Pull giúp chia sẻ điện áp rơi trên từng mối nối transistor.

Dữ liệu nghiên cứu được minh chứng trực quan qua đồ thị Bode đáp ứng tần số biên độ - pha của vòng lặp kín, bảng tính toán thông số cuộn cảm theo từng mức điện áp từ 5V đến 40V, và đồ thị đáp ứng bước thời gian phóng to trong khoảng 100μs đến 170μs thể hiện rõ đường cong điện áp ngõ ra mượt mà và khả năng triệt tiêu xung nhiễu gợn áp.

Đề xuất và khuyến nghị

Dựa trên các kết quả mô phỏng khả quan, luận văn đưa ra 4 khuyến nghị và giải pháp kỹ thuật cụ thể nhằm đưa thiết kế vào ứng dụng thực tiễn:

  1. Triển khai thiết kế layout mặt nạ vật lý (Physical Layout Design): Đội ngũ kỹ sư thiết kế vi mạch cần thực hiện bước đóng gói layout trên tiến trình TSMC 180nm trong thời gian 6 tháng tới, đặt mục tiêu diện tích chip lõi dưới 1.5mm² và kiểm soát ký sinh điện dung đường dây dưới 5% nhằm chuẩn bị cho quá trình tape-out chế tạo chip mẫu.
  2. Tích hợp cơ chế điều khiển chế độ kép PWM/PFM: Nhóm nghiên cứu vi mạch nguồn nên bổ sung thuật ngữ điều chế tần số xung (Pulse Frequency Modulation - PFM) khi mạch hoạt động ở chế độ tải nhẹ dưới 50mA, hướng tới mục tiêu nâng cao hiệu suất tải thấp từ 65% lên trên 85% trong lộ trình 4 tháng.
  3. Bổ sung các khối mạch bảo vệ tích hợp on-chip: Các kỹ sư phần cứng cần thiết kế bổ sung module bảo vệ quá dòng (OCP), bảo vệ quá áp (OVP), cảm biến ngắt nhiệt (OTP) và mạch khởi động mềm (Soft-start) toàn diện trong vòng 3 tháng nhằm đảm bảo an toàn tuyệt đối theo tiêu chuẩn công nghiệp ô tô.
  4. Nâng cao giới hạn dòng tải ngõ ra: Phòng thí nghiệm bán dẫn cần tối ưu hóa kích thước độ rộng kênh dẫn W của cặp MOSFET công suất để hạ thấp điện trở dẫn RON xuống dưới 120mΩ, giúp nâng khả năng cấp dòng định mức từ 500mA lên mức 1.5A - 2.0A trong thời gian 5 tháng.

Đối tượng nên tham khảo luận văn

Công trình luận văn mang giá trị học thuật và ứng dụng thực tiễn sâu rộng cho 4 nhóm đối tượng chính:

  1. Kỹ sư thiết kế vi mạch quản lý nguồn (PMIC Design Engineers): Nắm vững quy trình thiết kế chi tiết từng khối mạch tương tự (Analog IC) từ bộ tạo dao động, Op-amp vi sai hai tầng, mạch dịch mức chịu áp cao đến thuật toán tính toán các cực - zero cho mạch bù loại 3.
  2. Giảng viên, nghiên cứu sinh và học viên cao học chuyên ngành Kỹ thuật Điện tử: Tài liệu tham khảo chuẩn mực về phương pháp kết hợp đồng mô phỏng giữa MATLAB/Simulink và môi trường Cadence Virtuoso Spectre trong phân tích hệ thống vi mạch công suất.
  3. Kỹ sư phát triển phần cứng hệ thống nhúng và thiết bị IoT: Khai thác mô hình biến đổi hạ áp dải rộng 5V - 40V xuống 3.3V để thiết kế các bộ chuyển đổi nguồn cho vi điều khiển, cảm biến thông minh và thiết bị truyền thông không dây.
  4. Các đơn vị R&D và doanh nghiệp sản xuất linh kiện bán dẫn: Sử dụng làm tài liệu nghiên cứu cơ sở nhằm xây dựng các lõi IP nguồn (Power Management IP Core) phục vụ tích hợp vào các chip hệ thống (System on Chip - SoC) đa năng lượng.

Câu hỏi thường gặp

  1. Tại sao nghiên cứu lại lựa chọn tần số chuyển mạch 2MHz thay vì các mức tần số thấp hơn? Tần số chuyển mạch 2MHz cho phép giảm đáng kể giá trị và kích thước vật lý của cuộn cảm L (chỉ cần 3.74μH đến 10.09μH) và tụ điện ngõ ra Cout (2.2μF). Nhờ đó, kích thước toàn bộ hệ thống nguồn được thu nhỏ tối đa, tạo điều kiện thuận lợi cho việc tích hợp vào các thiết bị di động nhỏ gọn mà vẫn duy trì hiệu suất 80%.

  2. Mạch bù loại 3 mang lại ưu thế kỹ thuật gì so với mạch bù loại 1 và loại 2? Bộ lọc công suất LC bậc hai gây ra hiện tượng sụt giảm pha tới -180 độ. Mạch bù loại 3 cung cấp 2 điểm zero và 3 điểm cực, cho phép tạo độ nâng pha vượt trội hơn hẳn loại 1 và loại 2, đảm bảo góc dự trữ pha của hệ thống luôn lớn hơn 45 độ tại tần số cắt 200kHz, giúp triệt tiêu dao động khi thay đổi tải.

  3. Giải pháp nào giúp vi mạch công nghệ 180nm chịu được điện áp ngõ vào lên đến 40V mà không bị đánh thủng? Tác giả đã áp dụng cấu trúc bóng bán dẫn ngăn xếp (Stacked MOSFET Push-Pull) kết hợp cùng mạch dịch mức (Level Shifter) với thời gian trễ 118ps. Cấu hình này giúp phân bố đều điện áp rơi trên nhiều transistor mắc nối tiếp, giữ cho điện áp trên từng cực cổng - nguồn luôn nằm trong giới hạn an toàn 1.8V của tiến trình 180nm.

  4. Yếu tố nào giúp điện áp ngõ ra đạt độ chính xác cao với sai số chỉ ±6mV? Độ chính xác này đạt được nhờ sự kết hợp giữa mạch khuếch đại vi sai hai tầng có độ lợi vòng hở cao, mạch so sánh xung điều chế PWM có độ phân giải thời gian nhạy bén, cùng mạng điện trở phân áp lấy mẫu chính xác giúp phản hồi nhanh chóng mọi biến động của tải về bộ điều khiển.

  5. Việc mô hình hóa trên MATLAB/Simulink trước khi mô phỏng Cadence mang lại lợi ích gì? Mô phỏng MATLAB/Simulink giúp xác lập nhanh chóng các thông số toán học lý thuyết của bộ lọc và mạch bù, tối ưu hóa vị trí các điểm cực - zero trong miền tần số. Bước định hướng này giúp kỹ sư tiết kiệm hàng trăm giờ chỉnh định kích thước transistor trên Cadence Virtuoso và đảm bảo hệ thống đạt độ ổn định ngay từ lần đầu thiết kế.

Kết luận

  • Hoàn thành thiết kế trọn vẹn vi mạch Buck Converter trên công nghệ CMOS 180nm TSMC 1P6M hạ áp từ 5V - 40V xuống 3.3V ± 6mV.
  • Đạt hiệu suất chuyển đổi năng lượng 80% tại tần số chuyển mạch cao 2MHz với dòng tải định mức 500mA ± 1mA.
  • Làm chủ kỹ thuật thiết kế mạch bù loại 3 và cấu trúc Stacked MOSFET, duy trì góc dự trữ pha trên 45 độ và đảm bảo an toàn tuyệt đối cho linh kiện ở điện áp cao.
  • Xây dựng thành công quy trình mô phỏng hai cấp độ chuẩn mực kết hợp giữa MATLAB/Simulink và Cadence Virtuoso Spectre.
  • Cung cấp một khối IP nguồn quản lý năng lượng hoàn chỉnh, mở ra tiềm năng ứng dụng to lớn trong các thiết bị sạc di động, hệ thống xe điện và công nghệ pin mặt trời tại Việt Nam.

Trong lộ trình 6 đến 12 tháng tới, hướng nghiên cứu sẽ tiến hành hiện thực hóa layout mặt nạ để chế tạo chip thực nghiệm. Độc giả, kỹ sư vi mạch và các nhà nghiên cứu quan tâm có thể tham khảo chi tiết toàn văn luận văn thạc sĩ để ứng dụng các mô hình tính toán và mạch nguyên lý vào các dự án thiết kế bán dẫn chuyên sâu.