Luận văn thạc sĩ: Thiết kế bộ tăng tốc NTT cho mã hóa lượng tử Crystalskyber

Luận văn thạc sĩ kỹ thuật điện tử về thiết kế bộ tăng tốc NTT cho mã hóa sau lượng tử Crystalskyber, khám phá công nghệ tiên tiến.

• Tác giả: Nguyễn Hữu Toàn
• Người hướng dẫn: TS. Trần Hoàng Linh
• Trường học: Đại học Quốc gia TP. HCM Trường Đại học Bách Khoa
• Chuyên ngành: Kỹ thuật điện tử
• Đề tài: Thiết kế bộ tăng tốc NTT cho mã hóa lượng tử Crystalskyber
• Loại tài liệu: luận văn thạc sĩ
• Năm xuất bản: 2024
• Địa điểm: TP. Hồ Chí Minh

Mục lục chi tiết

• LỜI CÁM ƠN
• TÓM TẮT LUẬN VĂN THẠC SĨ
• ABSTRACT
• LỜI CAM ĐOAN
• DANH SÁCH HÌNH MINH HOẠ
• DANH SÁCH BẢNG SỐ LIỆU
• 1. CHƯƠNG 1: MỞ ĐẦU
• 1.1. Lý do chọn đề tài
• 1.2. Mục đích
• 1.3. Đối tượng và phạm vi nghiên cứu
• 1.3.1. Đối tượng nghiên cứu
• 1.3.2. Phạm vi nghiên cứu
• 1.3.3. Ý nghĩa khoa học
• 1.3.4. Ý nghĩa thực tiễn
• 2. CHƯƠNG 2: TỔNG QUAN
• 2.1. Tình hình nghiên cứu trong và ngoài nước
• 2.2. Nhiệm vụ đề tài
• 3. CHƯƠNG 3: NHỮNG NGHIÊN CỨU LÝ THUYẾT
• 3.1. Sơ bộ về mã hoá, mã hoá đối xứng và mã hoá bất đối xứng
• 3.2. Lý thuyết về CRYSTALS-Kyber
• 3.3. Number-Theoretic Transform (NTT)
• 3.4. Bộ cộng Brent-Kung (Brent-Kung Adder)
• 3.5. Phép nhân module Montgomery
• 4. CHƯƠNG 4: TRIỂN KHAI CRYSTALS-KYBER TRÊN ARM
• 4.1. Intel (Altera) Cyclone V và HPS trên Cyclone V
• 4.2. Core Concepts và Boot Flow
• 4.3. Mã nguồn CRYSTALS-Kyber
• 4.4. Từ kiến trúc X86 đến ARM
• 4.5. Cycle Count Register (PMCCNTR)
• 4.6. Kết quả thực thi phần mềm trên HPS
• 5. CHƯƠNG 5: THIẾT KẾ PHẦN CỨNG HIỆU QUẢ CHO NTT VÀ INTT THEO THAM SỐ KYBER
• 5.1. Vị trí của dữ liệu được lưu trong RAM
• 5.2. Bộ tạo địa chỉ (Address Generator)
• 5.3. Giá trị twiddle factor
• 5.4. Thiết kế phần cứng của BU
• 5.5. Bộ cộng Brent-Kung 16 bit
• 5.6. Rút gọn Barrett với tham số Kyber
• 5.7. Rút gọn Montgomery trong Kyber
• 5.8. RAM và ROM
• 5.9. Kết quả tổng hợp và mô phỏng
• 5.9.1. Kết quả tổng hợp mạch trên Vivado (Xilinx Artix-7 XC7A200T)
• 5.9.2. Kết quả tổng hợp mạch trên Quartus (Cyclone V)
• 5.9.3. Kết quả mô phỏng QuestaIntel
• 5.9.4. Kết quả từ phần mềm Kyber
• 5.10. Đánh giá và bàn luận kết quả
• 6. CHƯƠNG 6: KẾT LUẬN VÀ KIẾN NGHỊ NHỮNG NGHIÊN CỨU TIẾP THEO
• 6.1. Kiến nghị những nghiên cứu tiếp theo
• DANH MỤC CÁC CÔNG TRÌNH KHOA HỌC
• TÀI LIỆU THAM KHẢO
• PHỤ LỤC
• 9.1. Kernel module cho pmccntr
• 9.1.1. Xây dựng lại kernel và kernel module
• 9.2. Các tiền xử lý cho NTT
• 9.2.1. Bảng dữ liệu twiddle factor
• 9.2.2. Bảng map vị trí dữ liệu 16 – 32 bit

Tóm tắt

I. Tổng quan về thiết kế bộ tăng tốc NTT cho mã hóa lượng tử Crystalskyber

Thiết kế bộ tăng tốc NTT cho mã hóa lượng tử Crystalskyber là một trong những nghiên cứu quan trọng trong lĩnh vực bảo mật thông tin. CRYSTALS-Kyber, được chọn làm tiêu chuẩn mã hóa sau lượng tử, yêu cầu hiệu suất tính toán cao để đảm bảo an toàn trước sự phát triển của máy tính lượng tử. Việc tối ưu hóa thuật toán NTT (Number-Theoretic Transform) là cần thiết để cải thiện tốc độ xử lý và giảm thiểu thời gian tính toán. Nghiên cứu này sẽ trình bày các phương pháp thiết kế và triển khai bộ tăng tốc NTT trên nền tảng FPGA.

1.1. Ứng dụng của mã hóa lượng tử Crystalskyber trong bảo mật thông tin

Mã hóa lượng tử Crystalskyber được thiết kế để bảo vệ thông tin trước các cuộc tấn công từ máy tính lượng tử. Với khả năng xử lý mạnh mẽ, Crystalskyber hứa hẹn mang lại sự an toàn cho các hệ thống thông tin trong tương lai. Việc triển khai bộ tăng tốc NTT sẽ giúp tối ưu hóa hiệu suất mã hóa, từ đó nâng cao khả năng bảo mật.

1.2. Tầm quan trọng của bộ tăng tốc NTT trong mã hóa Crystalskyber

Bộ tăng tốc NTT đóng vai trò quan trọng trong việc giảm thiểu thời gian tính toán cho các phép toán đa thức trong Crystalskyber. NTT cho phép thực hiện các phép nhân đa thức một cách hiệu quả, giúp tăng tốc độ mã hóa và giải mã. Việc thiết kế bộ tăng tốc này sẽ giúp cải thiện hiệu suất tổng thể của hệ thống.

II. Thách thức trong việc thiết kế bộ tăng tốc NTT cho Crystalskyber

Việc thiết kế bộ tăng tốc NTT cho mã hóa Crystalskyber không chỉ đơn thuần là cải thiện tốc độ tính toán mà còn phải đối mặt với nhiều thách thức. Các vấn đề như tối ưu hóa tài nguyên phần cứng, đảm bảo tính chính xác của các phép toán và khả năng mở rộng của hệ thống là những yếu tố cần được xem xét kỹ lưỡng.

2.1. Vấn đề tối ưu hóa tài nguyên phần cứng

Tối ưu hóa tài nguyên phần cứng là một trong những thách thức lớn nhất trong thiết kế bộ tăng tốc NTT. Cần phải cân nhắc giữa hiệu suất và chi phí tài nguyên để đảm bảo rằng bộ tăng tốc hoạt động hiệu quả mà không tiêu tốn quá nhiều tài nguyên FPGA.

2.2. Đảm bảo tính chính xác trong các phép toán

Tính chính xác của các phép toán trong NTT là rất quan trọng. Việc thiết kế bộ tăng tốc cần phải đảm bảo rằng các phép toán được thực hiện chính xác để tránh sai sót trong quá trình mã hóa và giải mã. Điều này đòi hỏi sự chú ý đến chi tiết trong thiết kế phần cứng.

III. Phương pháp thiết kế bộ tăng tốc NTT cho Crystalskyber

Để thiết kế bộ tăng tốc NTT cho mã hóa Crystalskyber, cần áp dụng các phương pháp hiện đại trong lĩnh vực thiết kế phần cứng. Việc sử dụng ngôn ngữ mô tả phần cứng Verilog cho phép tạo ra các mô hình chính xác và hiệu quả cho bộ tăng tốc NTT.

3.1. Sử dụng ngôn ngữ Verilog trong thiết kế phần cứng

Ngôn ngữ Verilog là công cụ mạnh mẽ cho việc mô tả và thiết kế các hệ thống phần cứng. Việc sử dụng Verilog trong thiết kế bộ tăng tốc NTT giúp tạo ra các mô hình có thể dễ dàng kiểm tra và tối ưu hóa, từ đó nâng cao hiệu suất của hệ thống.

3.2. Thiết kế cấu trúc Butterfly Unit cho NTT

Cấu trúc Butterfly Unit là một phần quan trọng trong thiết kế bộ tăng tốc NTT. Cấu trúc này cho phép thực hiện các phép toán song song, giúp tăng tốc độ xử lý và giảm thiểu thời gian tính toán. Việc tối ưu hóa cấu trúc này sẽ góp phần nâng cao hiệu suất của bộ tăng tốc.

IV. Kết quả nghiên cứu và ứng dụng thực tiễn của bộ tăng tốc NTT

Kết quả nghiên cứu cho thấy bộ tăng tốc NTT được thiết kế có khả năng cải thiện đáng kể hiệu suất mã hóa của Crystalskyber. Việc triển khai trên nền tảng FPGA cho phép kiểm tra và đánh giá hiệu quả của bộ tăng tốc trong các ứng dụng thực tiễn.

4.1. Đánh giá hiệu suất bộ tăng tốc NTT trên FPGA

Kết quả đánh giá cho thấy bộ tăng tốc NTT hoạt động hiệu quả trên nền tảng FPGA, với tốc độ xử lý nhanh hơn so với các phương pháp truyền thống. Điều này chứng tỏ rằng thiết kế bộ tăng tốc là một giải pháp khả thi cho việc cải thiện hiệu suất mã hóa.

4.2. Ứng dụng bộ tăng tốc NTT trong các hệ thống bảo mật

Bộ tăng tốc NTT có thể được ứng dụng trong nhiều hệ thống bảo mật khác nhau, từ các thiết bị nhúng đến các hệ thống máy chủ lớn. Việc tích hợp bộ tăng tốc này sẽ giúp nâng cao khả năng bảo mật và hiệu suất của các hệ thống thông tin.

V. Kết luận và hướng phát triển tương lai cho bộ tăng tốc NTT

Kết luận từ nghiên cứu cho thấy bộ tăng tốc NTT cho mã hóa Crystalskyber không chỉ cải thiện hiệu suất mà còn mở ra nhiều hướng phát triển mới trong lĩnh vực bảo mật thông tin. Việc tiếp tục nghiên cứu và phát triển các giải pháp tối ưu hóa sẽ giúp nâng cao khả năng bảo mật trong thời đại công nghệ 4.0.

5.1. Tương lai của mã hóa lượng tử và bộ tăng tốc NTT

Mã hóa lượng tử sẽ tiếp tục phát triển và trở thành tiêu chuẩn trong bảo mật thông tin. Bộ tăng tốc NTT sẽ đóng vai trò quan trọng trong việc đảm bảo hiệu suất và an toàn cho các hệ thống mã hóa trong tương lai.

5.2. Hướng nghiên cứu tiếp theo trong thiết kế bộ tăng tốc

Nghiên cứu tiếp theo có thể tập trung vào việc tối ưu hóa hơn nữa bộ tăng tốc NTT, cũng như khám phá các công nghệ mới trong thiết kế phần cứng. Việc áp dụng các công nghệ tiên tiến sẽ giúp nâng cao hiệu suất và khả năng bảo mật của các hệ thống mã hóa.

Nội dung chính

Tổng quan nghiên cứu

Sự phát triển mạnh mẽ của máy tính lượng tử đang tạo ra thách thức an ninh mạng nghiêm trọng đối với các thuật toán mật mã khóa công khai truyền thống như RSA hay Elliptic Curve Cryptography (ECC). Theo đánh giá của Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (NIST), thuật toán Shor có khả năng phá vỡ hoàn toàn các cơ chế mã hóa này trong thời gian đa thức. Nhằm chủ động thiết lập lá chắn bảo mật cho kỷ nguyên hậu lượng tử, năm 2022, NIST đã chính thức lựa chọn CRYSTALS-Kyber là thuật toán duy nhất để chuẩn hóa cơ chế đóng gói khóa (Key-Encapsulation Mechanism - KEM) và mã hóa khóa công khai trong tiêu chuẩn FIPS 203. Thuật toán dựa trên độ phức tạp của bài toán mạng đại số Module Learning with Errors (M-LWE) với modulo nguyên tố cố định q = 3329 và bậc đa thức n = 256.

Mặc dù có độ an toàn toán học vững chắc, quy trình mã hóa và giải mã của CRYSTALS-Kyber đòi hỏi khối lượng tính toán nhân đa thức rất lớn, chiếm tới hơn 60% tổng thời gian thực thi của toàn bộ hệ thống. Phép biến đổi số lý thuyết (Number Theoretic Transform - NTT) và biến đổi nghịch đảo (INTT) là giải pháp tối ưu giúp giảm độ phức tạp tính toán từ O(n^2) xuống O(n log n). Tuy nhiên, khi triển khai trên các bộ vi xử lý nhúng năng lượng thấp như ARM Cortex-A9, thuật toán phần mềm thuần túy cần tiêu tốn từ 705.400 đến 961.607 chu kỳ xung nhịp, gây nghẽn hiệu năng nghiêm trọng.

Nghiên cứu này được thực hiện trong giai đoạn từ tháng 9 năm 2022 đến tháng 12 năm 2023 tại Trường Đại học Bách Khoa – ĐHQG-HCM, tập trung vào mục tiêu thiết kế bộ tăng tốc phần cứng chuyên dụng cho NTT/INTT trên nền tảng FPGA Cyclone V SoC và Xilinx Artix-7. Nghiên cứu mang ý nghĩa khoa học và thực tiễn sâu sắc khi cung cấp giải pháp xử lý phần cứng hiệu năng cao, giảm tải khối lượng tính toán cho CPU nhúng, mở ra tiền đề ứng dụng mật mã sau lượng tử vào các hệ sinh thái IoT và thiết bị viễn thông thế hệ mới.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng dựa trên nền tảng lý thuyết mật mã lưới (Lattice-based Cryptography), cụ thể là bài toán Module Learning with Errors (M-LWE) của cấu trúc CRYSTALS-Kyber. Thuật toán phân bổ tính an toàn trên vành đa thức modulo bậc n = 256 và số nguyên tố q = 3329. Trong mô hình này, phép nhân đa thức được tối ưu hóa thông qua lý thuyết Biến đổi số lý thuyết (NTT) kết hợp kỹ thuật Tích chập bọc âm (Negative Wrap Convolution - NWC) nhằm loại bỏ việc mở rộng hệ số bậc không (zero-padding).

Kiến trúc phần cứng áp dụng thuật toán lai kết hợp hai cấu hình tính toán điểm bướm (Butterfly Unit - BU): cấu hình Cooley-Tukey (CT) phục vụ biến đổi thuận NTT và cấu hình Gentleman-Sande (GS) phục vụ biến đổi ngược INTT. Để tối ưu hóa tốc độ và tài nguyên phần cứng, hệ thống tích hợp ba mô hình số học chuyên biệt:

• Bộ cộng tiền tố song song Brent-Kung (Brent-Kung Adder) 16-bit giúp tối thiểu hóa độ trễ truyền cờ nhớ (carry propagation) và giảm mật độ dây nối.
• Kỹ thuật rút gọn số dư Signed Barrett với tham số cố định k = 13 và hệ số tỷ lệ v = 19661 nhằm loại bỏ hoàn toàn các phép chia số nguyên phức tạp.
• Kỹ thuật nhân và rút gọn modulo Montgomery với tham số nghịch đảo v = -3327 và cơ số R = 2^16, cho phép chuyển đổi phép chia dư thành các thao tác nhân và dịch bit nhị phân tốc độ cao.

Phương pháp nghiên cứu

Nghiên cứu sử dụng phương pháp thực nghiệm kết hợp mô phỏng kiểm chứng trên cả hai môi trường phần mềm và phần cứng. Nguồn dữ liệu kiểm thử bao gồm bộ mã nguồn chuẩn C của nhóm tác giả Kyber kết hợp bộ 10.000 vector kiểm tra (test vectors) ngẫu nhiên và 1.000 chu kỳ thử nghiệm tạo khóa, đóng gói và giải mã độc lập nhằm kiểm tra toàn diện tính toàn vẹn và độ an toàn của thuật toán. Phương pháp chọn mẫu kiểm thử ngẫu nhiên toàn phần được áp dụng để đảm bảo bao phủ mọi trường hợp biên của hệ số đa thức đầu vào 16-bit.

Quy trình nghiên cứu trải qua 3 giai đoạn chính trong 15 tháng:

• Đánh giá hiệu năng phần mềm: Tinh chỉnh mã nguồn tham chiếu Kyber trên hệ điều hành Linux nhúng chạy trên lõi kép ARM Cortex-A9 của kit DE10-Standard, phát triển kernel module chuyên dụng để truy xuất trực tiếp thanh ghi đếm chu kỳ hiệu năng PMCCNTR thuộc vi kiến trúc CP15.
• Thiết kế phần cứng: Mô hình hóa kiến trúc phần cứng bộ tăng tốc NTT/INTT bằng ngôn ngữ Verilog HDL, xây dựng module Address Generator điều khiển tự động và tổ chức bộ nhớ RAM khối (BRAM) đồng bộ.
• Tổng hợp và đánh giá mạch: Tổng hợp và tối ưu hóa thiết kế trên phần mềm Intel Quartus Prime Standard 22.1 cho chip Cyclone V và AMD Xilinx Vivado ML 2023.1 cho chip Artix-7 XC7A200T, sau đó đối chiếu dạng sóng mô phỏng trên QuestaIntel với dữ liệu phần mềm để khẳng định tính chính xác 100%.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình thực nghiệm phần mềm trên vi xử lý nhúng ARM Cortex-A9 (tần số 800 MHz) cho phiên bản Kyber512 ghi nhận kết quả tiêu tốn chu kỳ thực thi trung bình:

• Quá trình tạo khóa (Key Generation): 705.400 chu kỳ.
• Quá trình đóng gói khóa (Encapsulation): 932.099 chu kỳ.
• Quá trình giải mã khóa (Decapsulation): 961.607 chu kỳ.

Khi so sánh với vi xử lý x86 Intel Core i7-4770K sử dụng tập lệnh mở rộng AVX2 (KeyGen: 33.856 chu kỳ, Encaps: 45.200 chu kỳ, Decaps: 34.572 chu kỳ), hệ thống ARM Cortex-A9 tiêu tốn số chu kỳ lớn hơn gấp 20 đến 27 lần. Ngay cả khi so với vi điều khiển ARM Cortex-M4 (KeyGen: 636.181 chu kỳ, Encaps: 843.945 chu kỳ, Decaps: 940.320 chu kỳ), Cortex-A9 vẫn cần nhiều chu kỳ hơn do chi phí phân nhánh lệnh và phụ tải từ hệ điều hành.

Về mặt phần cứng, kiến trúc bộ tăng tốc đề xuất sử dụng cấu hình Dual-BU (2 đơn vị Butterfly Unit hoạt động song song) 3 tầng pipeline xử lý toàn bộ 256 hệ số qua 7 lớp tính toán (mỗi lớp chỉ mất 64 bước hoạt động thay vì 128 bước như kiến trúc đơn). Kết quả tổng hợp mạch trên vi mạch FPGA Xilinx Artix-7 XC7A200T thể hiện mức tiêu thụ tài nguyên tối ưu:

• Số bảng tra cứu logic (LUT): 430 LUT.
• Số phần tử nhớ (Flip-Flop): 544 FF.
• Bộ nhớ khối (BRAM): 3 khối.
• Bộ nhân xử lý tín hiệu số (DSP): 16 khối.
• Độ trễ tính toán mỗi khối Butterfly CT/GS: 8 chu kỳ xung nhịp (bao gồm 2 chu kỳ pipeline cho Montgomery và 1 chu kỳ cho Barrett).

Thảo luận kết quả

Hiệu năng vượt trội của bộ tăng tốc phần cứng bắt nguồn từ ba cải tiến kiến trúc mang tính cốt lõi. Thứ nhất, việc sử dụng bộ cộng Brent-Kung 16-bit giúp rút ngắn đáng kể đường dẫn trễ tới hạn (critical path) so với bộ cộng gợn truyền thống, đồng thời giảm mật độ tắc nghẽn dây nối so với bộ cộng Kogge-Stone. Thứ hai, sự phối hợp nhịp nhàng giữa giải thuật rút gọn Barrett và Montgomery giúp triệt tiêu hoàn toàn sự phụ thuộc vào các phép chia nguyên modulo 3329 vốn tiêu tốn hàng chục chu kỳ xử lý logic.

Thứ ba, cấu trúc tổ chức bộ nhớ Dual-Port BRAM 128 x 32-bit cho phép ghép cặp hai hệ số đa thức 16-bit thành một từ dữ liệu 32-bit duy nhất tại các vị trí chỉ số 2k và 2k+1 (với k chạy từ 0 đến 127). Cơ chế này kết hợp cùng module sinh địa chỉ (Address Generator) lưu trữ trước trong ROM giúp cấp dữ liệu đồng thời cho cả 2 khối BU trong cùng một chu kỳ clock mà không gây xung đột xung đột cổng truy xuất (memory bank collision).

Các dữ liệu thực nghiệm được trực quan hóa thông qua bảng ma trận so sánh chu kỳ thực thi giữa các nền tảng CPU/FPGA và các biểu đồ dạng sóng kiểm tra logic (Timing Waveforms) trên QuestaIntel. Dạng sóng ngõ ra của 256 hệ số sau biến đổi NTT và INTT hoàn toàn trùng khớp từng bit với kết quả tính toán của phần mềm tham chiếu C, chứng minh phần cứng đạt độ tin cậy tuyệt đối và giải phóng hoàn toàn gánh nặng tính toán cho vi xử lý điều khiển trung tâm.

Đề xuất và khuyến nghị

Dựa trên các kết quả thiết kế và thực nghiệm đã đạt được, nghiên cứu đưa ra 4 khuyến nghị và giải pháp hành động cụ thể nhằm thúc đẩy việc ứng dụng chuẩn mật mã sau lượng tử vào công nghiệp:

• Tích hợp giao tiếp hệ thống SoC: Nhóm kỹ thuật vi mạch cần triển khai tích hợp lõi IP tăng tốc NTT/INTT vào hệ thống bus AXI-4 tiêu chuẩn trên nền tảng SoC-FPGA. Mục tiêu là kết nối trực tiếp với không gian bộ nhớ của nhân xử lý ARM Cortex-A9, giảm độ trễ truyền nhận dữ liệu DMA xuống dưới mức 5% tổng thời gian thực thi, hoàn thành trong vòng 6 tháng.
• Mở rộng hỗ trợ toàn diện các cấp độ bảo mật: Các nhà phát triển hệ thống bảo mật cần nâng cấp khối Address Generator và bảng ROM Twiddle Factor để tương thích hoàn toàn với các phiên bản bảo mật nâng cao bao gồm Kyber768 (k = 3) và Kyber1024 (k = 4), giữ vững mức tiêu thụ tài nguyên dưới 1.000 LUT trong lộ trình 9 tháng tới.
• Xây dựng cơ chế phòng chống tấn công kênh phụ (Side-Channel Attack): Các viện nghiên cứu an toàn thông tin cần bổ sung kỹ thuật che dấu ngẫu nhiên (Boolean masking bậc 1) và cơ chế xáo trộn thứ tự truy xuất bộ nhớ (address shuffling) vào cấu trúc BRAM, ngăn chặn nguy cơ rò rỉ khóa qua phân tích điện năng vi sai (DPA) trước quý 4 năm 2025.
• Tối ưu hóa vi kiến trúc đa lõi Butterfly: Đơn vị thiết kế phần cứng nên nghiên cứu nâng cấp kiến trúc lên 4 khối BU song song (Quad-BU) với bộ nhớ 64-bit, hướng tới mục tiêu tăng gấp đôi thông lượng tính toán và nâng tần số hoạt động danh định lên trên 250 MHz trên các dòng FPGA 16nm trong giai đoạn 2024-2026.

Đối tượng nên tham khảo luận văn

Luận văn là tài liệu tham khảo chuyên sâu và hữu ích cho 4 nhóm đối tượng sau:

• Kỹ sư thiết kế vi mạch và phần cứng nhúng: Cung cấp sơ đồ khối chi tiết, mã nguồn RTL Verilog mẫu cho các khối tính toán số học tốc độ cao như bộ cộng Brent-Kung, mạch rút gọn Barrett và Montgomery, hỗ trợ trực tiếp việc xây dựng các bộ đồng xử lý mật mã trên chip FPGA/ASIC.
• Chuyên gia an toàn thông tin và nghiên cứu mật mã: Nắm bắt phương pháp triển khai thực tế của chuẩn mã hóa FIPS 203 (CRYSTALS-Kyber), hiểu rõ các điểm nghẽn hiệu năng khi chuyển đổi từ lý thuyết toán học sang giải thuật phần mềm và phần cứng.
• Giảng viên, học viên cao học và sinh viên ngành Điện tử - Viễn thông: Sử dụng làm tài liệu học tập, nghiên cứu điển hình về quy trình phát triển hệ thống nhúng SoC Linux, cách cấu hình kernel module để đo lường hiệu năng phần cứng và kỹ thuật tối ưu hóa tài nguyên logic trên FPGA.
• Doanh nghiệp công nghệ phát triển thiết bị IoT và thiết bị mạng: Định hướng lộ trình chuyển đổi hạ tầng an ninh mạng sang thời kỳ hậu lượng tử, lựa chọn giải pháp phần cứng tối ưu chi phí và năng lượng cho các thiết bị gateway, camera an ninh và thẻ thông minh.

Câu hỏi thường gặp

• Tại sao CRYSTALS-Kyber là thuật toán duy nhất được NIST lựa chọn cho mã hóa công khai sau lượng tử? NIST lựa chọn CRYSTALS-Kyber làm cơ sở cho chuẩn FIPS 203 vào năm 2022 nhờ sự cân bằng xuất sắc giữa độ an toàn thuật toán dựa trên mạng M-LWE, kích thước khóa công khai nhỏ gọn chỉ khoảng 800 đến 1.568 bytes và tốc độ xử lý vượt trội so với các ứng viên khác.

• Biến đổi số lý thuyết (NTT) giữ vai trò như thế nào trong thuật toán Kyber? NTT đóng vai trò là hạt nhân tăng tốc tính toán, giúp chuyển đổi phép nhân đa thức phức tạp trên vành modulo từ miền thời gian sang miền tần số số học. Nhờ đó, độ phức tạp phép toán giảm từ mức bình phương bậc hai xuống mức logarit, rút ngắn thời gian xử lý đa thức hơn 60%.

• Việc kết hợp hai giải thuật rút gọn Barrett và Montgomery mang lại lợi ích gì cho phần cứng? Sự kết hợp này cho phép bộ tính toán Butterfly xử lý mượt mà cả phép cộng, phép trừ và phép nhân modulo 3329 mà không cần sử dụng bất kỳ bộ chia số nguyên nào. Kỹ thuật này giúp cố định độ trễ xử lý ở mức 8 chu kỳ xung nhịp và tiết kiệm tối đa tài nguyên bộ nhân DSP.

• Cấu trúc bộ nhớ Dual-Port RAM 128 x 32-bit giải quyết bài toán nghẽn dữ liệu ra sao? Bằng cách ghép hai hệ số 16-bit thành một từ 32-bit, thiết kế cho phép đọc và ghi đồng thời 2 dữ liệu đầu vào cho 2 khối BU song song trong cùng một chu kỳ xung nhịp. Giải pháp này giúp giảm 50% số bước tính toán của mỗi lớp NTT mà không cần tăng số cổng vật lý của khối BRAM.

• Vì sao thời gian thực thi phần mềm Kyber trên ARM Cortex-A9 lại chậm hơn nhiều so với vi xử lý x86? Vi xử lý nhúng ARM Cortex-A9 sử dụng tập lệnh tiêu thụ năng lượng thấp và không hỗ trợ tập lệnh vector hóa mạnh mẽ như AVX2 trên x86. Do đó, hệ thống cần hơn 705.000 chu kỳ cho một lượt tạo khóa, chứng minh sự cấp thiết của việc tích hợp bộ tăng tốc phần cứng chuyên dụng.

Kết luận

• Luận văn đã đánh giá toàn diện hiệu năng của mã nguồn chuẩn CRYSTALS-Kyber trên nhân ARM Cortex-A9, làm sáng tỏ các điểm nghẽn tính toán của thuật toán mã hóa hậu lượng tử trên thiết bị nhúng.
• Đề xuất và hiện thực hóa thành công kiến trúc phần cứng bộ tăng tốc NTT/INTT linh hoạt với 2 khối Butterfly Unit 3 tầng pipeline trên nền tảng FPGA.
• Thiết kế đạt mức tiêu thụ tài nguyên logic cực kỳ tối ưu trên Xilinx Artix-7 với chỉ 430 LUT, 544 FF, 3 BRAM và 16 DSP, đảm bảo độ chính xác tuyệt đối qua 10.000 vector kiểm tra.
• Ứng dụng xuất sắc các kỹ thuật số học tiên tiến gồm bộ cộng Brent-Kung 16-bit, giải thuật rút gọn Barrett và Montgomery để triệt tiêu hoàn toàn phép chia số dư phức tạp.
• Định hình lộ trình phát triển giai đoạn 2024-2026 hướng tới việc tích hợp bus hệ thống AXI, mở rộng đa chuẩn bảo mật Kyber768/1024 và tăng cường bảo vệ chống tấn công kênh phụ.

Công trình là bước đi tiên phong và vững chắc trong việc làm chủ công nghệ mã hóa sau lượng tử tại Việt Nam. Các kỹ sư, nhà nghiên cứu và doanh nghiệp công nghệ quan tâm đến giải pháp bảo mật phần cứng hiệu năng cao hãy tham khảo chi tiết thiết kế để ứng dụng trực tiếp vào các sản phẩm an ninh mạng thế hệ mới.

Trích đoạn nội dung tài liệu

MỞ ĐẦU 1 Luận văn thạc sĩ GVHD: TS. Trần Hoàng Linh 1.1 Lý do chọn đề tài Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (National Institute of Standards and Technology – NIST) đã trình bày dự thảo tiêu chuẩn chuẩn hoá của Cơ chế mã hoá Khoá dựa trên lưới module (Module-Lattice-Based Key- Encapsulation Mechanism – MLBKEM), chọn CRYSTALS-Kyber là mã hoá cơ sở. Việc triển khai phần cứng hiện tại của mật mã hiện đại sẽ cần xử lý tiêu chuẩn mới này một cách có hiệu quả. Việc chuẩn hoá của NIST được giải thích là để tìm ra một loại mã hoá mới an toàn trước sự phát triển của máy tính lượng tử trong tương lai.

Điều này có nghĩa là các loại mã bất đối xứng hiện đại (ECDSA, RSA, …) hiện đang sử dụng rộng rãi trong việc mã hoá thông tin sẽ không còn an toàn nếu bị tấn công bởi máy tính lượng tử. Vì vậy nhu cầu phát triển chuẩn mã hoá để sử dụng cho thời kỳ hậu lượng tử là cấp thiết để giảm rủi ro và tăng cường bảo mật trong truyền thông thông tin. Mục tiêu của chuẩn hoá bao gồm việc đảm bảo tính an toàn, hiệu quả và tương thích giữa các hệ thống khác nhau. Việc này hỗ trợ sự đồng nhất trong cộng đồng quốc tế, giúp các quốc gia và tổ chức thảo luận và triển khai các giải pháp mã hoá lượng tử một cách có trách nhiệm và chuẩn mực.

Vượt qua nhiều ứng cử viên và nhiều vòng của quy trình chuẩn hoá, CRYSTALS-Kyber là thuật toán duy nhất được lựa chọn cho Mã hoá Khoá Công Khai (Public-key Encryption) và Thiết lập khoá (Key Establishment) cho tiêu chuẩn mã hoá sau lượng tử năm 2022. Kyber đòi hỏi nỗ lực tính toán nghiêm túc, chủ yếu là phép nhân đa thức trên một vành đa thức giới hạn. Mã hoá dựa trên mạng mô-đun (module lattice) mang lại cân bằng tốt giữa hiệu năng và bảo mật. Tuy nhiên quá trình tạo khoá, mã hoá và giải mã khoá có thể chiếm một tỷ lệ lớn trong khả năng tính toán và chu kì clock của bộ vi xử lý.

Nhiều nghiên cứu đã triển khai mã hoá lattice-based bằng phần mềm để chứng minh tính khả thi cho nghiên cứu của họ cũng như một phần thể hiện tốc độ tính toán của giải thuật đề xuất. Tuy nhiên, khi một thuật toán mã hoá đã được chuẩn hoá, để 2 Luận văn thạc sĩ GVHD: TS. Trần Hoàng Linh tối ưu tối đa tốc độ tính toán và phân bổ tài nguyên cho hợp lý thì các thuật toán mã hoá này thường được triển khai trên các phần cứng chuyên biệt đảm nhiệm công việc tính toán. Nhiều nghiên cứu về mã hoá lượng tử gần đây cũng chọn ASIC, FPGA dưới dạng độc lập hoặc làm các nhân tính toán phụ đảm nhận việc tính toán cho các giải thuật đặc biệt cho các kiến trúc CPU như RISC-V, ARM, x86_64,… mà trong đó, FPGA là một nền tảng được sử dụng rất nhiều trong các nghiên cứu và đánh giá sức mạnh giải thuật cũng như ứng dụng tăng tốc bằng phần cứng.

Intel (Altera) và AMD (Xilinx) là những nhà sản xuất hang đầu trong lĩnh vực FPGA với các công cụ phát triển như Quartus hay Vivado cho phép người thiết có được những thiết kế mạch kỹ thuật số chính xác và có phần lớn quyền quyết định với các kết quả thiết kế của mình. Với những lý do kể trên, đây là tổng quan về các lý do để học viên chọn “Thiết kế bộ tăng tốc NTT cho mã hoá sau lượng tử CRYSTALS-Kyber” làm đề tài nghiên cứu cho luận văn của mình. 3 Luận văn thạc sĩ GVHD: TS. Trần Hoàng Linh 1.2 Mục đích Với việc Kyber được chọn để chuẩn hoá vào năm 2022 cho thấy tiềm năng ứng dụng rộng rãi của Kyber nói chung và mã hoá sau lượng tử nói riêng vào lĩnh vực bảo mật thông tin.

Các thiết kế và tiêu chuẩn cho mã hoá lượng tử sẽ ngày càng được mở rộng nghiên cứu và cải tiến liên tụ về các thông số thiết kế nhằm hoàn thiện về khả năng bảo mật và hiệu năng của mã hoá lượng tử. Vì vậy, mục đích nghiên cứu của đề tài này nhằm kiểm chứng khả năng tương thích của CRYSTALS-Kyber khi chạy trên phần cứng Arm, từ đó cho thấy sự cần thiết của phần cứng hoá những phép toán này khi triển khai ứng dụng của máy tính nhúng năng lượng thấp. Cuối cùng như xây dựng được phần cứng xử lý NTT và INTT trên nền tảng FPGA, qua đó đánh giá và bàn luận các kết quả cũng như hướng phát triển cho đề tài nói chung và phần cứng hoá các họ mã hoá sau lượng tử nói riêng. 4 Luận văn thạc sĩ GVHD: TS.

Trần Hoàng Linh 1.3 Đối tượng và phạm vi nghiên cứu 1.1 Đối tượng nghiên cứu Đối tượng nghiên cứu của đề tài là phần mềm tham chiếu mã hoá lượng tử CRYSTALS-Kyber cùng với phần cứng xử lý NTT và INTT cho Kyber trên nền tảng FPGA. Phần mềm tham chiếu Kyber được viết bằng ngôn ngữ lập trình C, phần cứng NTT được viết bằng ngôn ngữ phần cứng Verilog và kiểm tra đánh giá trên nền tảng FPGA. Phiên bản Kyber được chọn cho đánh giá hiệu năng phần mềm là Kyber512.2 Phạm vi nghiên cứu Phạm vi nghiên cứu của luận văn là mã nguồn phần mềm CRYSTALS-Kyber trên vi xử lý ARM Cortex-A9 và thuật toán NTT/INTT trên phần cứng theo thông số của mã hoá lượng tử CRYSTALS-Kyber. Tập trung chủ yếu vào nghiên cứu cách ứng dụng để phần cứng hoá thuật toán NTT/INTT mà mã nguồn phần mềm sử dụng trên phần cứng.

Phần cứng thiết kế dựa trên ngôn ngữ FPGA, phần mềm chạy trên ARM Cortex-A9 của Intel (Altera) Cyclone V, tổng hợp phần cứng trên Cyclone V (Quartus) và Xilinx Artix-7 (Vivado).3 Ý nghĩa khoa học Đề tài đóng góp ý nghĩa khoa học trong việc nghiên cứu cách ứng dụng của mã hoá lượng tử CRYSTALS-Kyber trong quá trình chuẩn hoá. Ngoài ra, cũng đóng góp phương pháp ứng dụng phần cứng trong việc tăng tốc tính toán cho mật mã lượng tử CRYSTALS-Kyber đã được chọn chuẩn hoá năm 2022.4 Ý nghĩa thực tiễn Đánh giá tính khả thi của phần mềm tham chiếu trên phần cứng ARM tạo tiền đề cho việc ứng dụng của mã hoá lượng tử CRYTALS-Kyber trên thiết bị điện tử sau này. Ứng dụng việc giảm tải các quy trình tính toán phức tạp của phần mềm bằng bộ tăng tốc tính toán phần cứng NTT cho Kyber có thể áp dụng rộng rãi dưới nhiều hình thức như tích hợp phần cứng tính toán chuyên biệt thành một phần của vi xử lý hoặc tách ra đảm nhiệm như một vi xử lý phụ độc lập đảm nhiệm việc tính toán chuyên biệt. 5 Luận văn thạc sĩ GVHD: TS.

Trần Hoàng Linh 2 TỔNG QUAN 6 Luận văn thạc sĩ GVHD: TS. Trần Hoàng Linh 2.1 Tình hình nghiên cứu trong và ngoài nước Viện Tiêu chuẩn và Công nghệ Quốc gia Hoa Kỳ (National Institute of Standards and Technology – NIST) đã trình bày dự thảo tiêu chuẩn chuẩn hoá của Cơ chế mã hoá Khoá dựa trên lưới module (Module-Lattice-Based Key- Encapsulation Mechanism – MLBKEM) trong Tiêu chuẩn xử lý thông tin Liên Bang (Federal Information Processing Standards - FIPS) 203[1]. Tiêu chuẩn quy định cơ một cơ chế đóng gói khoá (Key-Encapsulation Mechanism – KEM) sử sụng phương pháp module lưới (Module Lattice) gọi là ML-KEM, dựa trên thông số kỹ thuật của CRYSTALS-Kyber. CRYSTALS-Kyber hay Kyber là một cơ chế đóng gói khoá module dựa trên lưới, yêu cầu việc nhân các đa thức trên một vòng đa thức[2].

Rào cản chính trong hầu hết các triển khai của CRYSTALS-Kyber hiện tại là phương pháp nhân nhanh sử dụng Biến đổi số lý thuyết (Number Theoretic Transform – NTT). Triển khai của Kyber trên phần mềm cần lặp lại nhiều lần các biến đổi NTT thuận và nghịch (Inverse NTT – INTT) làm cho nó trở thành phần tốn thời gian nhất trong tính toán của Kyber [3]. Không giống như cơ chế mã hoá đường cong Elliptic (Elliptic Curve Cryptography – ECC) hay Rivest-Shamir-Adleman (RSA), các phương pháp tính toán chủ yếu theo tuyến tính, NTT có thể thực hiện song song hoá trong việc tính toán để có thể tăng thông lượng (throughput). Các thiết kế phần cứng hiện tại của Kyber và các giải thuật mã hoá sau tượng tử (Post Quantum Cryptography – PQC) dựa trên lưới tương tự cố gắng cải thiện thuật toán bằng nhiều phương pháp.

Hai phương pháp chính để cải thiện hiệu suất NTT là cải tiến cấu trúc Butterfly Unit (BU) và giao tiếp giữa các giai đoạn của NTT, bao gồm việc lấy dữ liệu từ bộ nhớ và sắp xếp chúng theo thứ tự cho các giai đoạn NTT tiếp theo. Zhang và cộng sự [3] hợp nhất quá trình tiền xử lý của NTT và sau xử lý của INTT với một BU tối ưu hoá cho các phép toán modular trên ước lượng mới số nguyên tố q (NEWHOPE prime q). Công trình [4] sử dụng phương pháp tương tự cho NTT và INTT với một thuật toán modular được điều chỉnh cho số nguyên tố Kyber được gọi là Exact KRED và một cấu hình BU 2x2 và độ phức tạp thấp. Ye và cộng sự [5] cải thiện nghiên cứu của Zhang và cộng sự, đã cố định thuật toán giảm 7 Luận văn thạc sĩ GVHD: TS.

Trần Hoàng Linh số dư modulo (modular reduction) vào ước lượng mới số nguyên tố q. Họ cũng giới thiệu một cấu trúc pipeline hoàn chỉnh giữa các giai đoạn của NTT và tính toán với lõi NTT. Cấu trúc BP-NTT[6] sử dụng SRAM (Static Random Access Memory) và nhân modulo bit song song để cải thiện quá trình NTT của họ. Rút gọn Barret là một thuật toán modulo phổ biến để tối ưu hoá BU [7].

Fritzman và cộng sự [8] đã thảo luận về các cuộc tấn công kênh phụ khả năng có thể xảy ra trên phần cứng NTT và đề xuất một thiết kế tiết kiệm năng lượng với một bộ nhớ RAM đơn cổng (single-port RAM). Để tăng cường thông lượng dữ liệu, một kế hoạch truy cập bộ nhớ ping-pong được đề xuất trong [9]. Giải thuật tăng tốc bằng phần cứng có nhiều ứng dụng và áp dụng trên các nền tảng khác nhau như Xilinx FPGA (Xilinx Field Programmable Gate Array) và vi mạch tích hợp ứng dụng - ASIC (Application Specific Integrated Circuit) [10-13]. Paludo và cộng sự [14] đã tích hợp BU vào một hệ thống RISC-V 5 tầng pipeline sẵn sàng hoạt động với linux.

Họ đánh giá hiệu suất trên cả FPGA và 28nm ASIC. CoHA- NTT là kiến trúc nhân đa thức dựa trên NTT đầu tiên với khả năng cấu hình lại trong thời gian chạy và thời gian biên dịch [15]. Geelen và cộng sự [16] giới thiệu một phần mở rộng kiến trúc tập lệnh (Instruction Set Architecture – ISA) mới vào kiến trúc RISC-V của họ để tích hợp NTT. Kuang và cộng sự vector hoá thuật toán NTT để kết hợp nó tốt hơn với kiến trúc RISC-V của họ.