Chương 1: Tổng quan về bộ lọc phần tử. Chương 2: Cơ sở lí thuyết. Chương 3: Thiết kế và mô phỏng bộ lọc phần tử trên Kit Virtex-II Pro XC2VP30-7FF896. Chương 4: Kết luận.
xv THIẾT KẾ BỘ LỌC PHẦN TỬ CHO XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA GVHD:PGS.TS LÊ TIẾN THƯỜNG CHƢƠNG 1 TỔNG QUAN VỀ BỘ LỌC PHẦN TỬ 1.1 Tổng quan Lọc là bài toán đóng vai trò quan trọng trong lĩnh vực xử lí tín hiệu. Bài toán này giải quyết triệt để vấn đề ước lượng trạng thái của một hệ thống khi một tập quan sát về hệ thống đó được thu thập và có hiệu lực. Nhưng các hệ thống thu thập trên thực tế là phi tuyến và có nhiều loại nhiễu trên phép đo. Để ước lượng trạng thái các hệ thống trên ta sử dụng bộ lọc phần tử hay phương pháp Sequential Monte Carlo (SMC).
Vào năm 1954, Hammersley đã đặt nền tảng đầu tiên về bộ lọc phần tử thông qua nghiên cứu “Poor Man's Monte Carlo”. Mãi cho đến năm 1993, Gordon đưa ra báo cáo về ước lượng trạng thái Bayes của một hệ thống phi tuyến/phi Gauss đã cung cấp các thực nghiệm đúng đắn đầu tiên trong việc sử dụng phương pháp SMC để ước lượng trạng thái của hệ thống. Thuật toán này mang tên bộ lọc bootstrap hay bộ lọc phần tử. Bộ lọc phần tử là thuật toán dùng để ước lượng trực tiếp các mật độ hậu nghiệm của mô hình không gian trạng thái bằng cách triển khai thực hiện các phương trình đệ quy Bayes.
Mô hình không gian trạng thái có thể phi tuyến và phân bố nhiễu dưới bất kỳ hình thức nào. Phương trình đệ quy Bayes sử dụng một phương pháp tiếp cận dựa trên quần thể. Các mẫu phân phối được thể hiện bằng một tập hợp các hạt; mỗi hạt được gán một trọng lượng đại diện cho xác suất hạt được lấy mẫu từ hàm mật độ xác suất. Sự chênh lệch của các trọng lượng dẫn đến sự thoái hóa trọng lượng là một vấn đề thường gặp trong các thuật toán lọc.
Tuy nhiên có thể giảm thiểu bằng phương pháp tái chọn mẫu. Trong bước tái chọn mẫu các hạt có trọng lượng không đáng kể được thay thế bằng các hạt mới lân cận được tạo ra từ các hạt có trọng lượng lớn. TỔNG QUAN VỀ BỘ LỌC PHẦN TỬ 1 TRẦN THỊ HOÀNG OANH THIẾT KẾ BỘ LỌC PHẦN TỬ CHO XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA GVHD:PGS.TS LÊ TIẾN THƯỜNG Hiện nay trên thế giới, bộ lọc phần tử (Particle Filter) đang được áp dụng rộng rãi trong nhiều lĩnh vực khoa học công nghệ như giao thông (phát hiện làn đường, theo vết một hoặc nhiều đối tượng), an ninh quốc phòng (xác định máy bay, tàu ngầm), thị giác robot, di động không dây…. Trong đó, các thuật toán bộ lọc phần tử được cải tiến liên tục nhằm đáp ứng các yêu cầu thực tế và có một vài nghiên cứu về bộ lọc phần tử thực hiện trên phần cứng.
* Các nghiên cứu bộ lọc phần tử ngoài nƣớc đƣợc công bố: - A Tutorial on Particle Filters for on-line Non-linear/Non-Gaussian Bayesian Tracking [16]: Đây là bài báo của các tác giả Sanjeev Arulampalam- Simon Maskell- Neil Gordon – Tim Clapp được đăng trên IEEE Transactions on Signal Processing năm 2001. Có thể nói đây là một trong các nghiên cứu nổi tiếng về bộ lọc phần tử. Trong bài báo này, tác giả xem xét tất cả các thuật toán Bayesian nhằm tối ưu hệ thống phi tuyến/ phi Gauss trong vấn đề theo vết đối tượng, và đặc biệt tập trung vào bộ lọc phần tử. Các cải tiến của bộ lọc phần tử như SIR (sampling importance resampling), ASIR (auxiliary sampling importance resampling), RPF (regularised particle filter), Likelihood Particle Filter được giới thiệu.
Các tác giả đã đưa ra một ví dụ để so sánh các thuật toán và sử dụng tiêu chuẩn Root Mean Squared Error (RMSE) để đánh giá chất lượng của các thuật toán. Tất cả các mô phỏng thực hiện trên phần mềm và thể hiện bảng 1.1 Thuật toán RMSE Extended Kalman Filter 23.19 Approximate grid-Based Filter 6.54 Auxiliary Particle Filter 5.35 TỔNG QUAN VỀ BỘ LỌC PHẦN TỬ 2 TRẦN THỊ HOÀNG OANH THIẾT KẾ BỘ LỌC PHẦN TỬ CHO XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA GVHD:PGS.TS LÊ TIẾN THƯỜNG Regularised Particle Filter 5.55 Likelihood Particle Filter 5.1 Đánh giá chất lượng các thuật toán qua thông số RMSE. - Unscented particle filter with systematic resampling localization algorithm based on RSS for mobile wireless sensor networks [28]: Đây là công trình nghiên cứu của Zhengjie WANG - Xiaoguang ZHAO - Xu QIAN, đăng trên Conference on Mobile Ad-hoc and Sensor Networks, 2012. Bài báo này các tác giả sử dụng thuật toán Unscented particle filter trong các mạng cảm biến không dây (WSN).
Đầu tiên tác giả tạo ra mô hình trạng thái, mô hình di động, mô hình RSS (cường độ tín hiệu nhận được) sau đó áp dụng Unscented particle filter và sử dụng thuật toán Systematic resample để làm giảm sự thoái hóa các mẫu. Khi RSS giảm trong mạng không dây mà vẫn nhận được chính xác về các nút dao động. Sử dụng tốc độ của các nút di động và giá trị đo của RSS để nâng cao độ định vị chính xác. Các tác giả đã làm mô phỏng bằng phần mềm đánh giá bộ lọc Unscented particle filter và Particle Filter với các tham số khác nhau qua các bảng 1.
Measure Noise PF UPF Variance Mean(Variance) Mean(Variance) 7 10.2 So sánh nhiễu phép đo. TỔNG QUAN VỀ BỘ LỌC PHẦN TỬ 3 TRẦN THỊ HOÀNG OANH THIẾT KẾ BỘ LỌC PHẦN TỬ CHO XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA GVHD:PGS.TS LÊ TIẾN THƯỜNG Vmax PF Mean UPF (Variance) Mean(Variance) 10 11.3 So sánh vận tốc khác nhau. Number of Particle PF UPF Mean(Variance) Mean(Variance) 200 6.4 So sánh số hạt khác nhau. Qua các bảng trên các tác giả chứng minh được thuật toán Unscented particle filter tốt hơn nhiều so với thuật toán particle filter trong nghiên cứu này.
Đây là một nghiên cứu nhằm cải tiến thuật toán bộ lọc phần tử. Tại Việt Nam, có rất ít nghiên cứu về bộ lọc phần tử đặc biệt là các thiết kế trên phần cứng. Tuy nhiên cũng có một vài cơ quan, viện nghiên cứu, các trường đại học đã có những nghiên cứu và bước đầu đã đem lại một số kết quả khả quan trong vấn đề thiết kế bộ lọc phần tử nhưng chỉ dừng lại mô phỏng trên phần mềm Matlab hoặc OpenCV. * Các nghiên cứu bộ lọc phần tử trong nƣớc đƣợc công bố: TỔNG QUAN VỀ BỘ LỌC PHẦN TỬ 4 TRẦN THỊ HOÀNG OANH THIẾT KẾ BỘ LỌC PHẦN TỬ CHO XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA GVHD:PGS.TS LÊ TIẾN THƯỜNG - Xây dựng hệ thống quan sát và theo vết đối tƣợng cho Robot tự hành [2] : Đây là công trình nghiên cứu khoa học của Trần Công Chiến thuộc Trường Đại học Lạc Hồng năm 2012.
Trong nghiên cứu này tác giả sử dụng thuật toán PTM (Particle & Template Matching) để quan sát và theo vết đối tượng. Việc kết hợp thuật toán so khớp mẫu (Template Matching) với thuật toán lọc Particle trong trường hợp ước lượng không chính xác. Kết quả cao nhất mà đề tài này đạt được là 86%, số lượng hạt lọc trong khoảng từ 100 đến 300 để đảm bảo ưu tiên cho tính thời gian thực của bài toán. - Lọc Particle dựa trên màu ứng dụng vào hệ thống theo dõi giao thông [1] : Đây là công trình nghiên cứu của Lê Hoài Bắc - Nguyễn Phi Vũ trên Tạp chí BCVT & CNTT kỳ 3 10/2007.
Trong nghiên cứu này tác giả sử dụng lọc Paticle với thuật toán SIS và phương pháp top-down để theo vết đối tượng. Kết quả mô phỏng trên phần mềm, tốc độ xử lý chương trình 30 frame ảnh/giây đảm bảo thực hiện trong thời gian thực. Kết quả định lượng được kiểm tra trên 11 bộ test, mỗi đoạn video test khoảng 10s, kết quả rất khả quan đạt 100%.2 Mục đích của đề tài - Sử dụng giải thuật SIR (Sampling Importance Resampling) cho phần thiết kế bộ lọc phần tử trong trường hợp hệ thống giả lập. - Sử dụng tiêu chuẩn RMSE (Root-mean-square error) để đánh giá trạng thái ước lượng của bộ lọc phần tử so với trạng thái thật.
- Thực hiện thiết kế bộ lọc phần tử trong trường hợp hệ thống giả lập trên Matlab và nền công nghệ FPGA Virtex-II Pro xc2vp30-7ff896 .3 Nhiệm vụ của đề tài và giới hạn đề tài - Thiết kế bộ lọc phần tử xử lí tín hiệu (hệ thống giả lập) trên Matlab. - Thực hiện bộ lọc phần tử trên nền công nghệ FPGA Virtex-II Pro xc2vp30- 7ff896 và Matlab 2007b. TỔNG QUAN VỀ BỘ LỌC PHẦN TỬ 5 TRẦN THỊ HOÀNG OANH THIẾT KẾ BỘ LỌC PHẦN TỬ CHO XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA GVHD:PGS.TS LÊ TIẾN THƯỜNG 1.4 Phƣơng pháp nghiên cứu Học viên thực hiện đề tài sử dụng hai phương pháp chủ yếu: - Phương pháp tham khảo tài liệu: + Với sự hướng dẫn từ Thầy PGS.TS Lê Tiến Thường, tham khảo nguồn tài liệu tìm kiếm được trên mạng internet thông qua các website của Xilinx và các diễn đàn và các kiến thức trong quá trình học tập tại trường Đại học Sư phạm Kỹ Thuật TPHCM. - Phương pháp thực hành: + Học viên thực hiện luận văn này đã thực hành trên phần mềm Matlab R2007b, AccelDSP 10.1, Xilinx System Generator 10.1 và Kit Virtex-II Pro của hãng Xilinx để thiết kế bộ lọc phần tử xử lí tín hiệu trên các hệ thống giả lập.5 Kế hoạch thực hiện STT Công việc thực hiện Thời gian Kết quả Khảo sát kit Virtex-II Pro và tìm 08/2013 Báo cáo chuyên đề 2 1 hiểu công nghệ FPGA.9 điểm) Đọc và tìm hiểu lý thuyết về bộ lọc 02/2014 Báo cáo với giáo viên 2 phần tử.
Thiết kế bộ lọc phần tử (Particle Luận văn tốt nghiệp 04/2014 3 filtering) xử lí tín hiệu trên nền công (phần mềm và quyển 08/2014 nghệ FPGA. báo cáo) Tổng hợp lại nội dung nghiên cứu, 4 08/2014 Bảo vệ tốt nghiệp trình bày báo cáo luận văn.5: Kế hoạch thực hiện đề tài TỔNG QUAN VỀ BỘ LỌC PHẦN TỬ 6 TRẦN THỊ HOÀNG OANH THIẾT KẾ BỘ LỌC PHẦN TỬ XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA GVHD:PGS.TS LÊ TIẾN THƢỜNG CHƢƠNG 2 CƠ SỞ LÝ THUYẾT 2.1 Cơ sở lý thuyết bộ lọc phần tử 2.1 Mô hình Markov ẩn (Hidden Markov Model - HMM) Hệ thống phi tuyến phức tạp thì việc xấp xỉ tuyến tính không còn chính xác khi điều kiện hoạt động bị biến đổi lớn (tức là các hoạt động ở xa điểm tuyến tính). Vì vậy phƣơng pháp này sẽ không còn hữu ích trong các ứng dụng phức tạp. Chính vì vậy cần một mô hình để giải quyết vấn đề trên.
Đó là mô hình Markov ẩn. Mô hình Markov là mô hình ngẫu nhiên trong đó các tính chất Markov đƣợc thỏa mãn.