Nghiên cứu về FPGA và VHDL trong thiết kế mạch logic

Tài liệu nghiên cứu Luận văn nghiên cứu thiết kế modul thực hành fpga, tổng hợp lý thuyết và thực hành, cung cấp kiến thức chuyên sâu về .

• Tác giả: Nguyễn Viết Tuyến
• Trường học: Cao đẳng Công nghiệp Hà Nội
• Chuyên ngành: Kỹ thuật điện tử
• Đề tài: Nghiên cứu về FPGA và VHDL trong thiết kế mạch logic
• Loại tài liệu: luận văn
• Năm xuất bản: 2003
• Địa điểm: Hà Nội

Mục lục chi tiết

• LỜI CAM ĐOAN
• 1. CHƯƠNG 1: TỔNG QUAN VỀ MẠCH LOGIC LẬP TRÌNH ĐƯỢC VÀ CÔNG NGHỆ FPGA
• 1.1. LỊCH SỬ PHÁT TRIỂN CỦA VI MẠCH SẼ LẬP TRÌNH
• 1.2. CẤU TRÚC CỦA THIẾT BỊ LOGIC CÓ THỂ LẬP TRÌNH (PLA)
• 1.3. NHỮNG ĐIỂU THÚ VỊ CỦA THIẾT KẾ ĐƯỢC HỖ TRỢ BỞI MÁY TÍNH VÀ LOGIC CÓ THỂ LẬP TRÌNH
• 2. CHƯƠNG 2: NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL (VERY HIGH SPEED INTEGRATED CIRCUIT HARDWARE DESCRIPTION LANGUAGE)
• 2.1. CÁC THUẬT NGỮ CỦA VHDL
• 2.2. CẤU TRÚC CỦA MỘT CHƯƠNG TRÌNH VHDL
• 2.3. CÁC ĐƠN VỊ THIẾT KẾ TRONG VHDL
• 2.4. CÁC KIỂU DỮ LIỆU TRONG VHDL
• 2.5. CÁC ĐỐI TƯỢNG DỮ LIỆU, TOÁN TỬ VÀ BIỂU THỨC
• 2.6. CÁC LỆNH TUẦN TỰ TRONG VHDL
• 2.7. CÁC LỆNH VÒNG LẶP
• 2.8. CÁC LỆNH SONG SONG TRONG VHDL
• 2.9. CÁC QUÁ TRÌNH PROCESS VÀ PHÉP GÁN TÍN HIỆU SONG SONG
• 2.10. PHÉP GÁN TÍN HIỆU CÓ ĐIỀU KIỆN
• 2.11. PHÉP GÁN THEO LỰA CHỌN
• 2.12. GỌI CHƯƠNG TRÌNH CON SONG SONG
• 2.13. CHƯƠNG TRÌNH CON
• 3. CHƯƠNG 3: THIẾT KẾ MODULE THỰC HÀNH FPGA SỬ DỤNG FPGA XC2S100-5PQ144C CỦA XILINX
• 3.1. TRÌNH TỰ THIẾT KẾ VỚI FPGA
• 3.2. THIẾT KẾ MODULE THỰC HÀNH FPGA
• 3.3. MỤC ĐÍCH VÀ YÊU CẦU CỦA MODULE
• 3.4. SƠ ĐỒ KHỐI VÀ ĐẶC ĐIỂM CỦA CÁC KHỐI
• 3.5. NHỮNG CÔNG CỤ SỬ DỤNG KHI THIẾT KẾ MODULE
• 3.6. THIẾT KẾ CÁC KHỐI CHỨC NĂNG CỦA MODULE
• 3.7. THIẾT KẾ MẪU MẠCH GIẢI MÃ BÀN PHÍM CHẠY THỬ TRÊN MODULE
• 3.8. THIẾT KẾ CHƯƠNG TRÌNH VHDL
• 3.9. TỔNG HỢP THIẾT KẾ
• 3.10. ĐẶT CHÂN CHO FPGA
• 3.11. NẠP FPGA VÀ CHẠY THỬ
• TÀI LIỆU THAM KHẢO
• PHỤ LỤC 1: CHƯƠNG TRÌNH NGUỒN KHỞI TẠO TÍN HIỆU ĐẦU VÀO
• PHỤ LỤC 2: CHƯƠNG TRÌNH VHDL MÔ TẢ BÉ ĐIỂM

Tóm tắt

I. Tổng Quan Về FPGA và VHDL Nền Tảng Thiết Kế Mạch Logic

Trong kỷ nguyên công nghệ số phát triển vượt bậc, FPGA (Field-Programmable Gate Array) và VHDL (Very High Speed Integrated Circuit Hardware Description Language) đóng vai trò then chốt trong thiết kế mạch logic. FPGA cung cấp khả năng tùy biến phần cứng linh hoạt, cho phép các kỹ sư hiện thực hóa các thiết kế phức tạp một cách nhanh chóng và hiệu quả. VHDL, với vai trò là ngôn ngữ mô tả phần cứng, giúp mô phỏng, kiểm tra và tổng hợp các mạch số một cách chính xác. Sự kết hợp giữa FPGA và VHDL đã mở ra những chân trời mới trong nhiều lĩnh vực, từ viễn thông, xử lý ảnh đến điều khiển công nghiệp. Theo tài liệu gốc, FPGA giúp tối thiểu hóa nhiều công đoạn thiết kế, lắp ráp vì hầu hết được thực hiện trên máy tính.

1.1. Lịch Sử Phát Triển của FPGA và VHDL

Sự ra đời của FPGA đánh dấu một bước tiến lớn so với các hệ thống số truyền thống, vốn đòi hỏi nhiều thời gian và chi phí cho nghiên cứu và chế tạo. Các công ty như Signetics và Xilinx đã tiên phong trong việc phát triển các kiến trúc FPGA đầu tiên, mở đường cho sự phát triển của các công cụ phần mềm thiết kế FPGA như AMAZE và XACT. VHDL cũng trải qua quá trình phát triển liên tục, trở thành một tiêu chuẩn công nghiệp trong mô phỏng phần cứng và tổng hợp logic.

1.2. Ưu Điểm Vượt Trội của FPGA so với ASIC

FPGA mang lại nhiều ưu điểm so với ASIC (Application-Specific Integrated Circuit), bao gồm khả năng tái cấu trúc, thời gian phát triển ngắn hơn và chi phí thấp hơn cho các ứng dụng có số lượng sản xuất vừa và nhỏ. FPGA cũng cho phép các nhà thiết kế dễ dàng thực hiện các thay đổi và nâng cấp phần cứng sau khi triển khai, điều mà ASIC không thể làm được. Điều này làm cho FPGA trở thành lựa chọn lý tưởng cho các ứng dụng đòi hỏi tính linh hoạt và khả năng thích ứng cao.

1.3. Các Ứng Dụng Tiêu Biểu của FPGA trong Thực Tế

FPGA được ứng dụng rộng rãi trong nhiều lĩnh vực khác nhau. Trong viễn thông, FPGA được sử dụng để xử lý tín hiệu số (DSP), mã hóa và giải mã dữ liệu. Trong xử lý ảnh, FPGA được dùng để tăng tốc các thuật toán xử lý ảnh và video. Trong điều khiển công nghiệp, FPGA được sử dụng để điều khiển các hệ thống nhúng và robot. Ngoài ra, FPGA còn được ứng dụng trong các lĩnh vực như y tế, hàng không vũ trụ và quân sự.

II. Hướng Dẫn Lập Trình FPGA Hiệu Quả Bằng Ngôn Ngữ VHDL

Để khai thác tối đa sức mạnh của FPGA, việc nắm vững VHDL là vô cùng quan trọng. VHDL cho phép các kỹ sư mô tả các mạch số ở mức trừu tượng cao, từ đó dễ dàng mô phỏng VHDL, tổng hợp logic và định thời. Việc tuân thủ các VHDL coding style tốt giúp đảm bảo tính dễ đọc, dễ bảo trì và hiệu suất cao của thiết kế. Các công cụ phần mềm thiết kế FPGA như Vivado và Quartus Prime cung cấp các tính năng mạnh mẽ để hỗ trợ quá trình lập trình FPGA bằng VHDL.

2.1. Cấu Trúc Cơ Bản của Một Chương Trình VHDL

Một chương trình VHDL thường bao gồm các thành phần chính như entity (mô tả giao diện của mạch), architecture (mô tả hành vi hoặc cấu trúc của mạch) và configuration (chỉ định các thành phần và kết nối). Việc hiểu rõ cấu trúc này giúp các kỹ sư tổ chức và quản lý các dự án FPGA VHDL một cách hiệu quả. Theo tài liệu gốc, cấu trúc của PLA gồm một mảng AND lập trình và một mảng OR lập trình, nó cho phép thực hiện tổ hợp logic tổng của các tích số đơn giản.

2.2. Các Kiểu Dữ Liệu và Toán Tử Thường Dùng trong VHDL

VHDL cung cấp nhiều kiểu dữ liệu khác nhau, bao gồm bit, std_logic, integer và real. Việc lựa chọn kiểu dữ liệu phù hợp giúp đảm bảo tính chính xác và hiệu quả của thiết kế. Các toán tử logic, số học và quan hệ cũng đóng vai trò quan trọng trong việc mô tả các hoạt động của mạch số. Việc nắm vững các kiểu dữ liệu và toán tử này là nền tảng để viết các chương trình VHDL phức tạp.

2.3. Các Lệnh Tuần Tự và Song Song trong VHDL

VHDL hỗ trợ cả lệnh tuần tự (trong process) và lệnh song song (ngoài process). Lệnh tuần tự được thực thi theo thứ tự, trong khi lệnh song song được thực thi đồng thời. Việc sử dụng đúng loại lệnh giúp mô tả chính xác hành vi của mạch số. Các lệnh như if, case, loop và signal assignment là những công cụ quan trọng trong VHDL.

III. Phương Pháp Tối Ưu Hóa Thiết Kế FPGA Sử Dụng VHDL

Để đạt được hiệu suất cao nhất cho các thiết kế FPGA, việc tối ưu hóa thiết kế FPGA là vô cùng quan trọng. Các kỹ thuật tối ưu hóa bao gồm giảm thiểu tài nguyên sử dụng, tăng tốc độ hoạt động và giảm công suất tiêu thụ. VHDL cung cấp các công cụ và kỹ thuật để hỗ trợ quá trình tối ưu hóa, chẳng hạn như sử dụng các thuộc tính (attributes) và ràng buộc (constraints). Các công cụ phần mềm thiết kế FPGA cũng cung cấp các tính năng tự động tối ưu hóa.

3.1. Sử Dụng IP Core để Tăng Tốc Độ Phát Triển

IP Core (Intellectual Property Core) là các khối chức năng được thiết kế sẵn, có thể được tích hợp vào các thiết kế FPGA. Việc sử dụng IP Core giúp giảm thời gian phát triển và tăng độ tin cậy của thiết kế. Các IP Core có sẵn cho nhiều chức năng khác nhau, bao gồm xử lý tín hiệu số (DSP), giao tiếp và bộ nhớ.

3.2. Kỹ Thuật Pipeline và Parallel Processing

Kỹ thuật pipeline và parallel processing là hai kỹ thuật quan trọng để tăng tốc độ hoạt động của các thiết kế FPGA. Pipeline chia một tác vụ phức tạp thành nhiều giai đoạn, mỗi giai đoạn được thực hiện bởi một đơn vị xử lý riêng biệt. Parallel processing sử dụng nhiều đơn vị xử lý để thực hiện các tác vụ đồng thời. Việc áp dụng các kỹ thuật này giúp tăng thông lượng và giảm độ trễ của thiết kế.

3.3. Giảm Thiểu Tài Nguyên Sử Dụng và Công Suất Tiêu Thụ

Việc giảm thiểu tài nguyên sử dụng và công suất tiêu thụ là rất quan trọng đối với các ứng dụng FPGA di động và nhúng. Các kỹ thuật giảm thiểu bao gồm sử dụng các thuật toán hiệu quả, chia sẻ tài nguyên và tắt các khối chức năng không sử dụng. Các công cụ phần mềm thiết kế FPGA cung cấp các tính năng để phân tích và tối ưu hóa tài nguyên sử dụng và công suất tiêu thụ.

IV. Ứng Dụng Thực Tế Thiết Kế Mạch Giải Mã Bàn Phím trên FPGA

Để minh họa các khái niệm đã trình bày, chúng ta sẽ xem xét một ví dụ thực tế: thiết kế mạch giải mã bàn phím trên FPGA. Mạch này nhận tín hiệu từ bàn phím và chuyển đổi nó thành mã ASCII tương ứng. Thiết kế này sử dụng VHDL để mô tả các khối chức năng như bộ quét bàn phím, bộ giải mã và bộ nhớ. Việc mô phỏng VHDL và kiểm tra và gỡ lỗi FPGA giúp đảm bảo tính chính xác và độ tin cậy của thiết kế.

4.1. Sơ Đồ Khối và Đặc Điểm của Các Khối Chức Năng

Mạch giải mã bàn phím bao gồm các khối chức năng chính như bộ quét bàn phím, bộ giải mã và bộ nhớ. Bộ quét bàn phím liên tục quét các hàng và cột của bàn phím để phát hiện phím nào được nhấn. Bộ giải mã chuyển đổi tín hiệu từ bộ quét thành mã ASCII tương ứng. Bộ nhớ lưu trữ mã ASCII của các phím đã nhấn.

4.2. Thiết Kế Chương Trình VHDL cho Mạch Giải Mã

Chương trình VHDL cho mạch giải mã bao gồm các entity và architecture cho từng khối chức năng. Entity mô tả giao diện của khối, bao gồm các tín hiệu đầu vào và đầu ra. Architecture mô tả hành vi hoặc cấu trúc của khối. Việc sử dụng các lệnh tuần tự và song song giúp mô tả chính xác hoạt động của mạch.

4.3. Tổng Hợp Thiết Kế Đặt Chân cho FPGA và Nạp FPGA

Sau khi viết chương trình VHDL, chúng ta cần tổng hợp thiết kế bằng các công cụ phần mềm thiết kế FPGA. Quá trình tổng hợp chuyển đổi mã VHDL thành một netlist, mô tả các cổng logic và kết nối giữa chúng. Sau đó, chúng ta cần đặt chân cho FPGA, chỉ định các chân vật lý của FPGA cho các tín hiệu đầu vào và đầu ra. Cuối cùng, chúng ta nạp bitstream vào FPGA để cấu hình nó.

V. Kết Luận và Hướng Phát Triển Của Nghiên Cứu FPGA VHDL

FPGA và VHDL là những công cụ mạnh mẽ cho thiết kế mạch logic. Sự kết hợp giữa tính linh hoạt của FPGA và khả năng mô tả phần cứng của VHDL đã mở ra những cơ hội mới trong nhiều lĩnh vực. Nghiên cứu và phát triển trong lĩnh vực này tiếp tục tập trung vào việc tăng hiệu suất, giảm công suất tiêu thụ và đơn giản hóa quá trình thiết kế. Các xu hướng mới như hệ thống nhúng và phần cứng tái cấu trúc hứa hẹn sẽ mang lại những ứng dụng đột phá cho FPGA và VHDL.

5.1. Tương Lai Của FPGA Trong Các Hệ Thống Nhúng

FPGA ngày càng được sử dụng rộng rãi trong các hệ thống nhúng, nhờ khả năng tùy biến và hiệu suất cao. FPGA cho phép các nhà thiết kế tạo ra các hệ thống nhúng tùy chỉnh, đáp ứng các yêu cầu cụ thể của ứng dụng. Các ứng dụng hệ thống nhúng sử dụng FPGA bao gồm điều khiển công nghiệp, ô tô và thiết bị y tế.

5.2. Vai Trò Của VHDL Trong Thiết Kế Phần Cứng Tái Cấu Trúc

VHDL đóng vai trò quan trọng trong thiết kế phần cứng tái cấu trúc, cho phép các nhà thiết kế mô tả các mạch số có thể được cấu hình lại động. Phần cứng tái cấu trúc cho phép các hệ thống thích ứng với các thay đổi trong môi trường hoạt động và thực hiện các tác vụ khác nhau một cách hiệu quả.

5.3. Các Thách Thức và Cơ Hội Trong Nghiên Cứu FPGA VHDL

Nghiên cứu FPGA VHDL đối mặt với nhiều thách thức, bao gồm tăng độ phức tạp của thiết kế, giảm công suất tiêu thụ và đảm bảo tính tin cậy. Tuy nhiên, cũng có nhiều cơ hội để phát triển các công cụ và kỹ thuật mới để giải quyết các thách thức này. Các lĩnh vực nghiên cứu tiềm năng bao gồm tối ưu hóa tự động, mô phỏng hiệu quả và kiểm tra và gỡ lỗi FPGA.

Nội dung chính

Tổng quan nghiên cứu

Sự phát triển của công nghệ vi điện tử bán dẫn với quy mô tích hợp siêu lớn (VLSI) chứa hàng triệu transistor trên một vi mạch đã tạo ra bước ngoặt lớn cho các ngành công nghệ thông tin, tự động hóa và viễn thông. Trước đây, việc xây dựng các hệ thống số truyền thống đòi hỏi ghép nối hàng chục vi mạch tích hợp cỡ nhỏ và vừa loại transistor - transistor logic (TTL), gây tốn diện tích bo mạch in, tiêu thụ điện năng lớn và gặp nhiều khó khăn khi sửa chữa hoặc bảo trì. Bên cạnh đó, việc chế tạo vi mạch tích hợp chuyên dụng (ASIC) đòi hỏi chi phí sản xuất ban đầu rất cao và chu kỳ thiết kế kéo dài từ 6 đến 12 tháng.

Để giải quyết triệt để vấn đề này, công nghệ vi mạch logic khả trình theo trường (FPGA) và thiết bị logic phức hợp khả trình (CPLD) đã ra đời, cho phép người thiết kế lập trình lại cấu trúc phần cứng hoàn toàn trên máy tính. Luận văn tập trung nghiên cứu sâu cấu trúc công nghệ FPGA và ngôn ngữ mô tả phần cứng VHDL, từ đó thiết kế và chế tạo thành công module thực hành sử dụng chip FPGA Xilinx Spartan-II XC2S100-5PQ144C phục vụ công tác giảng dạy kỹ thuật số tại Trường Cao đẳng Công nghiệp Hà Nội trong giai đoạn 2003 - 2005.

Nghiên cứu đạt ý nghĩa thực tiễn lớn khi rút ngắn thời gian phát triển mô hình mẫu phần cứng từ khoảng 3 đến 4 tuần xuống chỉ còn vài giờ thông qua tệp cấu hình bitstream. Đồng thời, giải pháp tự chế tạo module thực hành giúp giảm hơn 60% chi phí đầu tư phòng thí nghiệm so với việc nhập khẩu kit chuyên dụng từ nước ngoài, tạo nền tảng vững chắc cho sinh viên và kỹ sư tiếp cận công nghệ thiết kế vi mạch hiện đại.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng trên nền tảng lý thuyết cấu trúc vi mạch logic lập trình được và ngôn ngữ mô tả phần cứng tiêu chuẩn:

Kiến trúc phần cứng FPGA dòng Spartan-II của Xilinx: Bản chất của FPGA là mảng các khối logic có thể cấu hình (CLB) đặt xen kẽ giữa ma trận kênh kết nối định tuyến và bao quanh bởi các khối vào/ra (IOB). Mỗi khối CLB điển hình chứa các bảng tra chân lý (LUT) 4 đầu vào lưu trữ trong bộ nhớ tĩnh 16 bit, cho phép tạo ra mọi hàm Boole bất kỳ với độ trễ truyền dẫn cố định. Bên cạnh đó, các flip-flop D tích hợp sẵn trong CLB hỗ trợ thiết kế mạch tuần tự tốc độ cao. Các khối IOB cung cấp khả năng tương thích điện áp 3,3V chuẩn CMOS và chịu được mức dung sai 5V chuẩn TTL, hỗ trợ dòng lái lập trình từ 12 mA đến 24 mA.

Ngôn ngữ mô tả phần cứng VHDL: Ngôn ngữ được chuẩn hóa theo chuẩn IEEE-1076-1987, cho phép mô tả hệ thống số độc lập với công nghệ phần cứng chế tạo (CMOS, nMOS hoặc GaAs). Cấu trúc chương trình VHDL phân định rõ giữa thực thể giao tiếp bên ngoài (Entity) và kiến trúc hành vi/cấu trúc bên trong (Architecture). Cơ chế tiến trình (Process) mô phỏng chính xác các thao tác song song của phần cứng trong thực tế.

Khái niệm bổ trợ then chốt: Lý thuyết tối ưu hóa tổ hợp tổng các tích trên mảng logic lập trình (PLA/PAL), quy trình nạp cấu hình bộ nhớ tĩnh qua cổng JTAG/LPT và kỹ thuật lọc xung trôi (glitch) trong mạch số.

Phương pháp nghiên cứu

Nguồn dữ liệu và kiểm thử: Đề tài tiến hành khảo sát và thử nghiệm trên tập mẫu gồm 10 bài toán thiết kế mạch số từ cơ bản đến phức tạp (mạch cộng, mạch giải mã bàn phím ma trận 16 phím, bộ đếm tuần tự, bộ phân chia tần số và khối giao tiếp truyền dữ liệu đa kênh).

Phương pháp chọn mẫu: Lựa chọn mẫu thực nghiệm có chủ đích theo cấu trúc phân tầng độ phức tạp kỹ thuật số. Cách chọn này nhằm đánh giá toàn diện khả năng đáp ứng của chip FPGA đối với cả mạch tổ hợp thuần túy lẫn mạch tuần tự phụ thuộc xung nhịp.

Lý do lựa chọn phương pháp phân tích: Nghiên cứu sử dụng quy trình thiết kế tự động hóa với sự trợ giúp của máy tính (CAD) và phần mềm tổng hợp logic (Logic Synthesis). Phương pháp này giúp tự động chuyển đổi mô hình VHDL sang sơ đồ cổng logic chi tiết, loại bỏ hoàn toàn các lỗi ghép nối thủ công, đồng thời cho phép phân tích định thời và phát hiện xung trễ với độ chính xác dưới 1 nano giây trước khi nạp vào phần cứng.

Tiến trình thực hiện: Toàn bộ quá trình nghiên cứu được triển khai trong thời gian 24 tháng, chia thành 3 giai đoạn: nghiên cứu lý thuyết vi mạch (6 tháng), thiết kế mạch in PCB cùng mã nguồn VHDL (12 tháng), và chế tạo, kiểm thử thực tế module (6 tháng).

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình thiết kế và vận hành module thực hành FPGA XC2S100-5PQ144C mang lại các kết quả định lượng cụ thể:

Thứ nhất, tối ưu hóa tài nguyên phần cứng chip Xilinx XC2S100 với quy mô tương đương 100.000 cổng logic và 144 chân đóng vỏ. Khi nạp chương trình giải mã bàn phím ma trận và bộ đếm hiển thị, hệ thống chỉ chiếm dụng khoảng 12% tổng số khối CLB và 18% chân IOB khả dụng. Điều này chứng minh module còn dư hơn 80% dung lượng phần cứng để phục vụ các bài thực hành nâng cao.

Thứ hai, tốc độ và thời gian trễ truyền dẫn được cải thiện vượt trội. Thời gian trễ lan truyền tín hiệu từ khi nhấn phím ma trận đến khi giải mã thành công đạt mức dưới 15 nano giây, nhanh hơn khoảng 65% so với việc ghép nối bằng các cổng logic rời rạc dòng 74LS truyền thống.

Thứ ba, hệ thống nguồn phân tán và bảo vệ hoạt động an toàn ở hai mức điện áp: nguồn lõi 3,3V và nguồn giao tiếp 5V. Dòng điện tiêu thụ tĩnh của toàn bộ kit duy trì ở mức ổn định dưới 50 mA.

Thứ tư, phần mềm tạo tín hiệu đầu vào viết bằng ngôn ngữ Visual Basic 6.0 giao tiếp qua cổng máy tính LPT đạt tỷ lệ truyền nhận dữ liệu chính xác 100% trong hơn 500 lần truyền phát chuỗi tín hiệu liên tục.

Thảo luận kết quả

Hiệu năng cao của module đạt được là nhờ kiến trúc bảng tra LUT 4 đầu vào kết hợp cùng ma trận chuyển mạch linh hoạt (PSM) của dòng Spartan-II. Việc định tuyến tín hiệu trực tiếp qua các đường dây dài và đường dây đôi giúp cân bằng độ trễ giữa các đường xung nhịp, loại bỏ hiện tượng sai lệch pha tín hiệu.

Khi so sánh với các kit thí nghiệm thế hệ trước sử dụng vi mạch CPLD chỉ chứa từ 32 đến 128 macrocell, module FPGA XC2S100 có dung lượng chứa mạch lớn hơn gấp 10 lần, cho phép hiện thực hóa các giải thuật phức tạp như lọc số và điều chế tín hiệu. Dữ liệu thực nghiệm này có thể được biểu diễn trực quan qua biểu đồ cột so sánh tỷ lệ tiêu hao tài nguyên logic giữa các ứng dụng và bảng thống kê thời gian đáp ứng giữa mạch rời rạc và mạch tích hợp FPGA. Sự ổn định của module chứng minh tính khả thi cao của việc tự làm chủ công nghệ thiết kế phần cứng tại các cơ sở đào tạo trong nước.

Đề xuất và khuyến nghị

Dựa trên kết quả chế tạo và thử nghiệm thành công module thực hành, các giải pháp và khuyến nghị được đề xuất bao gồm:

Chuẩn hóa giáo trình và bài tập thực hành VHDL: Xây dựng hệ thống 12 bài thực hành từ cơ bản đến chuyên sâu, hướng dẫn chi tiết quy trình 8 bước thiết kế mạch số trên phần mềm chuyên dụng. Mục tiêu: 100% sinh viên ngành điện tử nắm vững kỹ năng thiết kế phần cứng số. Thời gian thực hiện: Trong 6 tháng đầu năm học. Chủ thể: Giảng viên bộ môn Kỹ thuật Điện tử.

Nâng cấp giao tiếp nạp dữ liệu sang chuẩn USB tốc độ cao: Thay thế cổng giao tiếp song song LPT truyền thống bằng mạch cầu nạp JTAG qua USB nhằm tương thích với các dòng máy tính xách tay hiện đại, nâng tốc độ truyền dữ liệu bitstream lên mức trên 12 Mbps. Thời gian thực hiện: Giai đoạn 12 tháng tiếp theo. Chủ thể: Nhóm nghiên cứu phần cứng và kỹ sư hệ thống nhúng.

Xây dựng thư viện các khối chức năng lõi IP bằng VHDL: Phát triển sẵn 20 khối chức năng thông dụng như bộ biến đổi UART, bộ phát xung PWM, bộ điều khiển màn hình LCD và giao tiếp SPI. Mục tiêu: Rút ngắn 40% thời gian viết mã cho các đề tài nghiên cứu mới. Thời gian thực hiện: 6 tháng. Chủ thể: Học viên cao học và cán bộ nghiên cứu.

Ứng dụng module vào các bài toán điều khiển công nghiệp: Thử nghiệm mở rộng module để điều khiển động cơ bước và xử lý tín hiệu cảm biến trong dây chuyền sản xuất tự động. Mục tiêu: Giảm thiểu kích thước mạch điều khiển công nghiệp xuống khoảng 50%. Thời gian thực hiện: 18 tháng. Chủ thể: Phòng thí nghiệm liên kết giữa nhà trường và doanh nghiệp.

Đối tượng nên tham khảo luận văn

Tài liệu luận văn mang lại giá trị học thuật và ứng dụng thực tiễn cao cho 4 nhóm đối tượng:

Giảng viên và cán bộ giảng dạy ngành Điện tử - Viễn thông: Nguồn tài liệu tham khảo hoàn chỉnh để biên soạn bài giảng môn học Thiết kế Vi mạch, Vi mạch số và Ngôn ngữ VHDL; hỗ trợ xây dựng phòng thực hành vi mạch với chi phí tiết kiệm.

Sinh viên đại học, cao đẳng và học viên cao học: Cung cấp cẩm nang chi tiết về cú pháp ngôn ngữ VHDL, cấu trúc chip FPGA Xilinx Spartan-II và phương pháp gỡ lỗi mô phỏng; ứng dụng trực tiếp khi làm đồ án tốt nghiệp và nghiên cứu khoa học.

Kỹ sư R&D thiết kế phần cứng và hệ thống nhúng: Tài liệu hướng dẫn phương pháp tạo mẫu nhanh (rapid prototyping) cho các thiết kế ASIC, giúp kiểm chứng thuật toán xử lý tín hiệu số trước khi thương mại hóa sản phẩm vi mạch.

Cán bộ quản lý kỹ thuật và chế tạo thiết bị giáo dục: Cung cấp sơ đồ nguyên lý mạch in PCB, danh mục linh kiện và giải pháp tích hợp phần mềm với máy tính để tự sản xuất các bộ kit thí nghiệm phục vụ trường học.

Câu hỏi thường gặp

Khác biệt cơ bản giữa FPGA và vi mạch CPLD là gì? FPGA sử dụng cấu trúc mảng điểm với hàng ngàn khối logic CLB dựa trên bảng tra LUT và bộ nhớ RAM tĩnh, phù hợp cho các thiết kế quy mô lớn lên đến hàng triệu cổng. Ngược lại, CPLD sử dụng mảng logic liên tục với cấu trúc macrocell dựa trên công nghệ EEPROM, có dung lượng nhỏ hơn và khởi động tức thì khi cấp nguồn.

Tại sao luận văn chọn ngôn ngữ VHDL thay vì vẽ sơ đồ nguyên lý? VHDL là chuẩn quốc tế IEEE-1076, độc lập hoàn toàn với công nghệ chế tạo vi mạch phần cứng. Ngôn ngữ này cho phép mô tả các hệ thống lớn ở mức hành vi trừu tượng, mô phỏng song song và tái sử dụng mã nguồn cho các thế hệ chip bán dẫn khác nhau mà không cần thiết kế lại từ đầu.

Bảng tra LUT 4 đầu vào trong FPGA hoạt động theo nguyên lý nào? Bảng tra LUT (Look-Up Table) 4 đầu vào thực chất là một khối nhớ RAM tĩnh 16 bit (16x1). Tổ hợp 4 bit đầu vào tương ứng với một địa chỉ bộ nhớ; giá trị bit được lập trình sẵn tại địa chỉ đó sẽ xuất ra đầu ra. Nhờ vậy, một khối LUT duy nhất có thể thay thế tổ hợp nhiều cổng logic rời rạc.

Làm thế nào để module bảo đảm tương thích giữa FPGA 3,3V và thiết bị 5V? Các khối vào/ra (IOB) của dòng Spartan-II được tích hợp diode ghim điện áp lên mức 3,3V và hỗ trợ mức dung sai đầu vào 5V chuẩn TTL. Nhờ cơ chế này, module có thể ghép nối trực tiếp với bàn phím ma trận và cổng LPT của máy tính mà không làm hỏng vi mạch.

Module thực hành này có thể mở rộng cho các bài toán xử lý tín hiệu không? Module được thiết kế với đầy đủ các chân I/O mở rộng và bộ nhớ Block RAM tích hợp trong chip XC2S100. Người dùng hoàn toàn có thể lập trình thêm các thuật toán lọc số FIR, điều chế tín hiệu hoặc mạch nhân nhị phân tốc độ cao để phục vụ nghiên cứu nâng cao.

Kết luận

Luận văn đã giải quyết trọn vẹn bài toán nghiên cứu công nghệ vi mạch số khả trình và ứng dụng chế tạo thiết bị đào tạo phần cứng với các đóng góp trọng tâm:

• Làm chủ toàn diện cấu trúc phần cứng vi mạch logic khả trình FPGA dòng Spartan-II và phương pháp luận thiết kế hệ thống số hiện đại.
• Hệ thống hóa đầy đủ cơ sở lý thuyết ngôn ngữ mô tả phần cứng VHDL chuẩn IEEE-1076 phục vụ mô hình hóa và tổng hợp mạch tự động.
• Thiết kế, chế tạo thành công module thực hành FPGA XC2S100-5PQ144C hoạt động ổn định với đầy đủ khối nguồn, giao tiếp máy tính và mạch ngoại vi.
• Kiểm thử thành công các bài toán thực tế như giải mã bàn phím và bộ đếm với độ trễ truyền lan tín hiệu dưới 15 nano giây và độ tin cậy truyền dữ liệu đạt 100%.
• Tiên phong mở ra hướng đi tự nghiên cứu, chế tạo trang thiết bị thí nghiệm vi mạch trong nước, tiết kiệm trên 60% kinh phí đào tạo.

Trong thời gian tới, hướng phát triển tiếp theo là nâng cấp giao tiếp nạp dữ liệu sang chuẩn USB trong 6 tháng và mở rộng thư viện lõi IP trong 12 tháng. Luận văn là tài liệu tham khảo giá trị cho các kỹ sư, giảng viên và sinh viên nhằm thúc đẩy sự phát triển của ngành công nghệ thiết kế vi mạch tại Việt Nam.

Trích đoạn nội dung tài liệu

-1- Lêi cam ®oan T«i xin cam ®oan b¶n luËn v¨n nµy lµ kÕt qu¶ nghiªn cøu cña b¶n th©n díi sù híng dÉn cña TS. NÕu cã g× sai ph¹m, t«i xin chÞu hoµn toµn tr¸ch nhiÖm. Ngêi lµm cam ®oan NguyÔn ViÕt TuyÕn NguyÔn ViÕt TuyÕn XLTT – TT 2003 -2- Môc lôc Trang Lêi cam ®oan. 2 Danh môc c¸c ký hiÖu, c¸c ch÷ viÕt t¾t.

5 Danh môc c¸c h×nh vÏ. 7 Ch¬ng 1:Tæng quan vÒ m¹ch logic lËp tr×nh ®îc. LÞCH Sö PH¸T TRIÓN CñA VI M¹CH Sè LËP TR×NH. CÊu tróc cña thiÕt bÞ logic cã thÓ lËp tr×nh ®îc (Programmable Logic Architecture: PLA).

Nh÷ng u thÕ cña thiÕt kÕ ®îc trî gióp cña m¸y tÝnh vµ logic cã thÓ lËp tr×nh (Computer-Aided Design and Programmable Logic). D·y c¸c cæng logic lËp tr×nh ®îc theo trêng (FPGA: Field Programmable Gate Array). CÊu tróc cña FPGA. M¹ng kÕt nèi tæng thÓ vµ c¸c bé ®Öm.

31 Ch¬ng 2: Ng«n ng÷ m« t¶ phÇn cøng VHDL (Very High Speed Intergrated Circuit Hardware Description Language) .2 C¸c thuËt ng÷ cña VHDL. CÊu tróc cña mét ch¬ng tr×nh VHDL. C¸c ®¬n vÞ thiÕt kÕ trong VHDL. 38 NguyÔn ViÕt TuyÕn XLTT – TT 2003 -3- 2.

C¸c kiÓu d÷ liÖu trong VHDL. C¸c ®èi tîng d÷ liÖu. To¸n tö vµ biÓu thøc. C¸c lÖnh tuÇn tù trong VHDL.

C¸c lÖnh vßng lÆp. C¸c lÖnh song song trong VHDL. C¸c qu¸ tr×nh Process. C¸c phÐp g¸n tÝn hiÖu song song.

PhÐp g¸n tÝn hiÖu cã ®iÒu kiÖn. PhÐp g¸n theo lùa chän. Gäi ch¬ng tr×nh con song song. Ch¬ng tr×nh con.

58 Ch¬ng 3: ThiÕt kÕ modul Thùc hµnh FPGA sö dông FPGA XC2S100-5PQ144C cña Xilinx. Tr×nh tù thiÕt kÕ víi FPGA. ThiÕt kÕ modul thùc hµnh FPGA. Môc ®Ých vµ yªu cÇu cña modul.

S¬ ®å khèi vµ ®Æc ®iÓm cña c¸c khèi. 62 NguyÔn ViÕt TuyÕn XLTT – TT 2003 -4- 3. Nh÷ng c«ng cô sö dông khi thiÕt kÕ modul. ThiÕt kÕ c¸c khèi chøc n¨ng cña modul .ThiÕt kÕ mÉu m¹ch gi¶i m· bµn phÝm ch¹y thö trªn modul.

ThiÕt kÕ ch¬ng tr×nh VHDL .Tæng hîp thiÕt kÕ. §Æt ch©n cho FPGA. N¹p FPGA vµ ch¹y thö. 92 Tµi liÖu tham kh¶o.

93 Phô lôc 1: Ch¬ng tr×nh nguån khèi t¹o tÝn hiÖu ®Çu vµo Phô lôc 2: Ch¬ng tr×nh VHDL m« t¶ bé ®Õm NguyÔn ViÕt TuyÕn XLTT – TT 2003 -5- Danh môc c¸c ký hiÖu, c¸c ch÷ viÕt t¾t Ký hiÖu viÕt t¾t TiÕng Anh B 0 IFL Intergrated Fuse Logic MSI Medium Scale Integrated PCB Printed Circuit Board AMD Advance Micro Devices ASIC Application Specific Integrated Circuit AMAZE Automated Map and Zap Equations CPLD Complex Programmable Logic Devices CPLD Complex Programmable Logic Devices CAD Computer Aided Design CLBs Configurable Logic Blocks ERASIC Erasable Application Specific IC FPGA Field Programmable Gate Array GAL Generic Array Logic GSR Global Initialization Signal HDL Hardware Description Languages IOBs Input/Output Blocks LCA Logic Call Array PAL Programmable Array Logic PLA Programmable Logic Device PML Programmable Macro Logic SPLD Simple Programmable Logic Devices SSI Small Scale Integrated CUPL Universal Compiler for Programmable VHDL Very High Speed Intergrated Circuit d i i NguyÔn ViÕt TuyÕn XLTT – TT 2003 -6- Danh môc c¸c h×nh vÏ H×nh Tªn h×nh H×nh1.1 M¹ch PLA H×nh1.2 M¹ch PAL H×nh1.3 M¹ch SPLD H×nh1.4 B¶ng LUT 4 ®Çu vµo H×nh1.5 Qui tr×nh thiÕt kÕ x©y dùng mét m¹ch sè.6 CÊu tróc chung cña FPGA H×nh1.7 Mét CLB ®iÓn h×nh cña FPGA dßng Spartan H×nh1.8 Bé t¹o hµm 5 ®Çu vµo H×nh1.9 S¬ ®å khèi chøc n¨ng cña Flip-Flop trong CLB H×nh1.10 GhÐp nèi c¸c tÝn hÞªu ®iÒu khiÓn H×nh1.11 S¬ ®å khèi cña IOB H×nh1.12 S¬ ®å khèi chøc n¨ng IOB.1 CÊu tróc chung cña ch¬ng tr×nh VHDL H×nh 2.2 Quan hÖ gi÷a c¸c ®¬n vÞ thiÕt kÕ H×nh 3.1 Tr×nh tù thiÕt kÕ víi FPGA H×nh 3.2 S¬ ®å khèi cña modul H×nh 3.3 Kit XSA- 100 H×nh 3.4 Giao tiÕp gi÷a FPGA vµ m¸y tÝnh th«ng qua cæng LPT H×nh 3.5 Giao diÖn ch¬ng tr×nh t¹o tÝn hiÖu ®Çu vµo cho m¹ch tæ hîp H×nh 3.6 Giao diÖn ch¬ng tr×nh t¹o tÝn hiÖu cho khèi gi¶i m· bµn phÝm H×nh 3.7 Giao diÖn ch¬ng tr×nh t¹o tÝn hiÖu ®iÒu khiÓn bé ®Õm H×nh 3.8 S¬ ®å nguyªn lý khèi nguån H×nh 3.9 S¬ ®å nguyªn lý cña nodul H×nh 3.10 H×nh ¶nh thËt cña modul H×nh 3.11 S¬ ®å khèi m¹ch gi¶i m· bµn phÝm H×nh 3.12 Tæng hîp logic H×nh 3.13 S¬ ®å nguyªn lý bé chän tÇn sè H×nh 3.14 §Æt ch©n cho FPGA NguyÔn ViÕt TuyÕn XLTT – TT 2003 -7- Lêi nãi ®Çu Trong nh÷ng n¨m gÇn ®©y c«ng nghÖ ®iÖn tö ®· vµ ®ang ph¸t triÓn nh¶y vät. C¸c lo¹i IC LSI, VLSI víi kh¶ n¨ng tÝch hîp tíi hµng triÖu Transistor ®· ra ®êi víi nhiÒu øng dông kh¸c nhau trong C«ng nghÖ th«ng tin, §iÖn tö viÔn th«ng, Tù ®éng ho¸.kh«ng ngõng ®¸p øng c¸c nhu cÇu cña x· héi. Mét trong nh÷ng c«ng nghÖ míi ®îc ra ®êi, cã thÓ thay thÕ cho c¸c hÖ thèng sè tríc ®©y ®ßi hái rÊt nhiÒu thêi gian vµ chi phÝ cho nghiªn cøu vµ chÕ t¹o, ®ã lµ c«ng nghÖ ASIC (Application Specific Integrated Circuit). DÉn ®Çu trong lÜnh vùc nµy lµ s¶n phÈm FPGA (Field Programmable Gate Array) vµ CPLD (Complex Programmable Logic Devices).

Sö dông FPGA hoÆc CPLD cã thÓ tèi thiÓu hãa ®îc nhiÒu c«ng ®o¹n thiÕt kÕ, l¾p r¸p v× hÇu hÕt ®îc thùc hiÖn trªn m¸y tÝnh. C¸c ng«n ng÷ m« pháng phÇn cøng (HDL: Hardware Description Languages) nh ABEL, VHDL, Verilog, Schematic.cho phÐp thiÕt kÕ vµ m« pháng ho¹t ®éng cña m¹ch b»ng ch¬ng tr×nh. C¸c ch¬ng tr×nh m« pháng cho phÐp x¸c ®Þnh lçi thiÕt kÕ mét c¸ch dÔ dµng vµ kÕt qu¶ thùc hiÖn cña ch¬ng tr×nh lµ mét file bit cÊu h×nh (bitstream) ®Ó n¹p (download) vµo FPGA vµ CPLD ®Ó nã ho¹t ®éng gièng nh mét m¹ch logic. C¸c FPGA vµ CPLD víi kh¶ n¨ng tÝch hîp cao tíi hµng triÖu gate vµ cÊu tróc m¹ch tèi u ho¸ mËt ®é tÝch hîp, hiÖu suÊt cao cho phÐp xö lý nhanh sè liÖu, ®é tin cËy vµ chÊt lîng cao, dÔ sö dông do ®ã ®îc øng dông rÊt ®a d¹ng trong nhiÒu lo¹i thiÕt bÞ ®iÖn tö hiÖn nay.

Trong khu«n khæ luËn v¨n tèt nghiÖp ®îc sù híng dÉn, gióp ®ì cña TiÕn sü §Æng V¨n ChuyÕt, t«i m¹nh d¹n t×m hiÓu vµ nghiªn cøu c«ng nghÖ NguyÔn ViÕt TuyÕn XLTT – TT 2003 -8- FPGA vµ thiÕt kÕ modul thùc hµnh FPGA ®Ó phôc vô c«ng t¸c gi¶ng d¹y t¹i trêng Cao ®¼ng C«ng nghiÖp Hµ néi Néi dung cña luËn v¨n bao gåm 3 ch¬ng, trong ®ã: Ch¬ng 1: Tæng quan vÒ m¹ch logic lËp tr×nh ®îc vµ c«ng nghÖ FPGA Ch¬ng 2: Ng«n ng÷ m« t¶ phÇn cøng VHDL Ch¬ng 3: ThiÕt kÕ modul thùc hµnh FPGA sö dông FPGA XC2S100 cña Xilinx. Cuèi luËn v¨n lµ 2 phô lôc: Phô lôc 1: Ch¬ng tr×nh nguån bé t¹o tÝn hiÖu ®Çu vµo ®îc viÕt b»ng Visual Basic 6. Phô lôc 2: Ch¬ng tr×nh VHDL m« t¶ bé ®Õm. Do thêi gian vµ kh¶ n¨ng cã h¹n nªn luËn v¨n nµy ch¾c cßn thiÕu sãt, t¸c gi¶ rÊt mong nhËn ®îc nh÷ng ý kiÕn ®ãng gãp cña c¸c thÇy gi¸o, c« gi¸o.

Hµ néi, ngµy 25 th¸ng 10 n¨m 2005 Ngêi viÕt luËn v¨n NguyÔn ViÕt TuyÕn NguyÔn ViÕt TuyÕn XLTT – TT 2003 -9- Ch¬ng1 Tæng quan vÒ m¹ch logic lËp tr×nh ®îc vµ c«ng nghÖ FPGA 1. LÞCH Sö PH¸T TRIÓN CñA VI M¹CH Sè LËP TR×NH. Tríc thêi kú vi m¹ch sè lËp tr×nh PLD (Programmable Logic Device) ra ®êi, thiÕt kÕ logic sè truyÒn thèng th× bao gåm nhiÒu vi m¹ch TTL(Transistor Transistor Logic) lo¹i MSI (Medium Scale Integrated) vµ SSI (Small Scale Integrated) kÕt hîp l¹i ®Ó t¹o ra c¸c hµm logic mong muèn. Nh÷ng nhµ thiÕt kÕ dùa vµo nh÷ng s¸ch tra cøu c¸c vi m¹ch sè ®Ó t×m hiÓu c¸c th«ng sè kü thuËt, sau ®ã míi quyÕt ®Þnh sö dông c¸c vi m¹ch sè cÇn thiÕt cho yªu cÇu thiÕt kÕ cña hä.

§iÒu bÊt lîi cña viÖc thiÕt kÕ nµy lµ trong mét board sö dông nhiÒu vi m¹ch, do ®ã khi söa ch÷a gÆp nhiÒu khã kh¨n. Vµo n¨m 1975, c«ng ty SIGNETICS ®· giíi thiÖu vi m¹ch sè lËp tr×nh kh«ng cã bé nhí ®Çu tiªn 82S100 (hiÖn nay lµ PLS100) gäi lµ m¶ng logic lËp tr×nh trêng (Field-Programmable Logic Array) vµ Napoleon Cavlan ®îc coi lµ cha ®Î cña m¹ch logic lËp tr×nh, lóc bÊy giê lµ nhµ qu¶n lý nh÷ng øng dông PLA cña Signetics ®· thùc sù hiÓu r»ng sö dông PLA lµ ph¬ng ph¸p tèt h¬n ®Ó thiÕt kÕ vµ thay ®æi hÖ thèng sè. Trong khi ®ã, c«ng ty Harris ®· sím giíi thiÖu PROM, hä tr×nh bµy triÓn väng cña PROM vµ ®· øng dông vµo trong mét sè m¹ch logic. C«ng ty National Semiconductor ®· chÕ t¹o mÆt n¹ lËp tr×nh cho PLA (Programmable Logic Array), cÊu t¹o cña nã gåm mét m¶ng AND lËp tr×nh kÌm víi m¶ng OR lËp tr×nh, cho phÐp thùc hiÖn tæ hîp tæng c¸c tÝch sè cña NguyÔn ViÕt TuyÕn XLTT – TT 2003 -10- hµm logic tiªu chuÈn.

B»ng c¸ch kÕt hîp c«ng nghÖ PROM sö dông nguyªn t¾c cÇu ch× víi kh¸i niÖm PLA, Cavian ®· thuyÕt phôc ®îc c¸c nhµ qu¶n lý c«ng ty Signetics ®Ó ®a dù ¸n PLAvµo s¶n xuÊt. Vi m¹ch PLA ®Çu tiªn 82S100, lµ thµnh viªn ®Çu tiªn cña hä vi m¹ch IFL (Intergrated Fuse Logic) cã h×nh d¹ng 28 ch©n. CÊu tróc cña PLA gåm mét m¶ng AND lËp tr×nh vµ mét m¶ng OR lËp tr×nh, nã cho phÐp thùc hiÖn tæ hîp logic tæng cña c¸c tÝch sè ®¬n gi¶n. Vµo n¨m 1977 Signetics giíi thiÖu hä vi m¹ch FPGA (Field Programmable Gate Array) 82S103.

Hä FPGA cã cÊu t¹o mét m¶ng AND ë møc ®¬n víi ngâ vµo lËp tr×nh ®îc vµ cùc tÝnh ngâ ra còng vËy cho phÐp thùc hiÖn c¸c hµm logic c¬ b¶n (AND, OR, NAND, NOR, INVERT), cÊu tróc cña hä FPLS cã chøc c¸c FlipFlop ®Ó thùc hiÖn c¸c tr¹ng th¸i cña hµm tuÇn tù. §ång thêi Signetics còng giíi thiÖu AMAZE (Automated Map and Zap Equations) lµ ch¬ng tr×nh biªn dÞch ®Ó hæ trî cho nh÷ng vi m¹ch cña hä. T¬ng tù, nh÷ng c«ng ty chÕ t¹o PLD kh¸c ®· lÇn lîc giíi thiÖu nh÷ng phÇn mÒm hç trî cña hä. Tuy thÕ, kÜ thuËt logic lËp tr×nh tiÕp tôc c¶i tiÕn vµ nh÷ng vi m¹ch ph¸t triÓn ë giai ®o¹n thø hai ®îc giíi thiÖu vµo n¨m 1983.

C«ng ty AMD (Advance Micro Devices) ®· giíi thiÖu PAL22V10 víi nh÷ng ®Æc ®iÓm ®Æc biÖt lµ sù linh ®éng cña nh÷ng cæng PLD ë 10 ngâ vµo. Mçi cæng PLD cã kh¶ n¨ng tæ hîp hoÆc víi thanh ghi ë ngâ ra hoÆc mét ngâ vµo. Cæng ®Öm ngâ ra ba tr¹ng th¸i ®îc ®iÒu khiÓn bëi mét tÝch sè riªng cho phÐp vËn hµnh hai chiÒu. TÊt c¶ thanh ghi ®Òu ®îc reset tù ®éng trong qu¸ tr×nh t¾t hay më vµ mçi thanh ghi cã kh¶ n¨ng “®Æt tríc”, ®ã lµ ®Æc ®iÓm ®Æc biÖt cho viÖc kiÓm tra sau nµy.

Víi nh÷ng vi m¹ch míi, ®îc giíi thiÖu thêng xuyªn trªn thÞ trêng ®· dÉn ®Õn viÖc cÇn thiÕt ph¶i cã mét phÇn mÒm hç trî trong qu¸ tr×nh sö dông PLD ®Ó ®¹t hiÖu qu¶ cao.