I. Giới thiệu về hệ thống đào Bitcoin đa lõi SHA256 trên FPGA
Luận văn này tập trung vào việc xây dựng một hệ thống đào Bitcoin hoàn chỉnh, sử dụng FPGA technology để triển khai SHA256 algorithm theo phương pháp unfolding transformation. Hệ thống bao gồm cả phần cứng và phần mềm, trong đó phần cứng là một máy đào multi-core mining được hiện thực trên FPGA, còn phần mềm kết nối với mining pool để trao đổi dữ liệu. Mục tiêu chính là tăng mining efficiency và hash rate optimization thông qua việc áp dụng hardware acceleration và cryptographic hashing.
1.1. Mục tiêu nghiên cứu
Mục tiêu của nghiên cứu là xây dựng một hệ thống đào Bitcoin đa lõi, sử dụng SHA256 algorithm với phương pháp unfolding factor 2 để giảm số chu kỳ lặp và tăng thông lượng. Hệ thống được hiện thực trên FPGA architecture, đạt hash rate tối thiểu 250 MHash/s và tối đa 500 MHash/s. Ngoài ra, hệ thống cần kết nối với mining pool để hoạt động trong thời gian thực, đảm bảo tính ứng dụng thực tế.
1.2. Các nghiên cứu liên quan
Các nghiên cứu trước đây về SHA256 algorithm trên phần cứng đã đạt được một số kết quả đáng kể. Ví dụ, nghiên cứu của Lê Vũ Trùng Dương và Nguyễn Thị Thanh Thủy đã đề xuất thiết kế SHA256 pipeline với tần số 454 MHz. Tuy nhiên, các thiết kế này chưa được tích hợp vào một hệ thống đào Bitcoin thực sự. Luận văn này hướng đến việc hoàn thiện hệ thống đào Bitcoin đa lõi, kết nối trực tiếp với mining pool để khai thác trong thời gian thực.
II. Thiết kế hệ thống đào Bitcoin đa lõi
Hệ thống đào Bitcoin đa lõi được thiết kế dựa trên FPGA technology, sử dụng SHA256 algorithm với phương pháp unfolding factor 2. Thiết kế bao gồm các khối multicore miner, mỗi khối chứa hai lõi SHA256 được tối ưu hóa để giảm số chu kỳ lặp và tăng hash rate. Hệ thống được hiện thực trên FPGA Xilinx Virtex 7-VC707, đạt tần số 104.167 MHz và hash rate 101.01 MHash/s.
2.1. Thiết kế khối Multicore Miner
Khối multicore miner được thiết kế với nhiều lõi SHA256, mỗi lõi hoạt động độc lập trên một khoảng giá trị nonce nhất định. Việc này giúp tăng hiệu suất khai thác thông qua việc xử lý song song. Thiết kế sử dụng phương pháp unfolding factor 2 để giảm số chu kỳ lặp, từ đó tăng throughput và hash rate.
2.2. Thiết kế khối SHA256 Unfolding Factor 2
Khối SHA256 được thiết kế dựa trên phương pháp unfolding factor 2, giúp giảm số chu kỳ lặp từ 64 xuống còn 32. Thiết kế này bao gồm hai khối chính: message expander và message compressor, được tối ưu hóa để tăng tốc độ xử lý. Kết quả kiểm tra cho thấy thiết kế đạt hash rate 101.01 MHash/s và tần số 104.167 MHz.
III. Hiện thực hệ thống trên FPGA
Hệ thống đào Bitcoin đa lõi được hiện thực trên FPGA Xilinx Virtex 7-VC707, sử dụng FPGA architecture để triển khai các khối multicore miner và SHA256 unfolding factor 2. Hệ thống được kết nối với một mining pool thông qua phần mềm được lập trình trên PC, cho phép khai thác Bitcoin trong thời gian thực. Kết quả hiện thực cho thấy hệ thống đạt hash rate 101.01 MHash/s và tần số 104.167 MHz.
3.1. Kết nối với Mining Pool
Hệ thống được kết nối với một mining pool thông qua phần mềm được lập trình trên PC. Phần mềm này có nhiệm vụ trao đổi dữ liệu với mining pool, đưa dữ liệu xuống FPGA và nhận kết quả từ FPGA. Quá trình này được thực hiện trong thời gian thực, đảm bảo tính ứng dụng thực tế của hệ thống.
3.2. Kết quả hiện thực
Kết quả hiện thực trên FPGA Xilinx Virtex 7-VC707 cho thấy hệ thống đạt hash rate 101.01 MHash/s và tần số 104.167 MHz. Thiết kế sử dụng unfolding factor 2 giúp giảm số chu kỳ lặp và tăng throughput. Hệ thống có thể xử lý nhiều khối dữ liệu cùng lúc, đáp ứng yêu cầu khai thác Bitcoin trong thời gian thực.
IV. Phân tích và đánh giá
Hệ thống đào Bitcoin đa lõi sử dụng FPGA technology và SHA256 algorithm với phương pháp unfolding factor 2 đã đạt được hash rate 101.01 MHash/s và tần số 104.167 MHz. Thiết kế này có tính ứng dụng cao, có thể kết nối với mining pool để khai thác Bitcoin trong thời gian thực. Tuy nhiên, hash rate của hệ thống vẫn thấp hơn so với các máy đào ASIC, nhưng lại có ưu điểm về tính linh hoạt và khả năng tùy chỉnh.
4.1. So sánh với ASIC
So với các máy đào ASIC, hệ thống sử dụng FPGA có hash rate thấp hơn nhưng lại có ưu điểm về tính linh hoạt và khả năng tùy chỉnh. FPGA cho phép thay đổi thiết kế để phù hợp với các thuật toán khai thác khác nhau, trong khi ASIC chỉ có thể thực hiện một thuật toán cụ thể.
4.2. Hướng phát triển trong tương lai
Trong tương lai, hệ thống có thể được cải tiến bằng cách tăng số lõi SHA256 và tối ưu hóa FPGA architecture để đạt hash rate cao hơn. Ngoài ra, việc tích hợp thêm các công nghệ energy-efficient mining cũng là một hướng phát triển quan trọng để giảm chi phí điện năng trong quá trình khai thác.
