Tổng quan nghiên cứu

Trong bối cảnh phát triển nhanh chóng của công nghệ radar và viễn thông, các hệ thống Radar mảng quét điện tử chủ động (AESA) ngày càng được ứng dụng rộng rãi trong quốc phòng, hàng không vũ trụ và các lĩnh vực dân sự. Theo báo cáo ngành, các hệ thống AESA có khả năng hoạt động trên băng thông rộng từ 6 đến 18 GHz, cho phép phát nhiều chùm sóng đồng thời với tần số khác nhau, nâng cao khả năng tàng hình và chống nhiễu. Trong đó, mạch khuếch đại nhiễu thấp (LNA) đóng vai trò then chốt trong việc thu nhận tín hiệu yếu với độ nhiễu tối thiểu, ảnh hưởng trực tiếp đến độ nhạy và hiệu suất của toàn bộ hệ thống radar.

Mục tiêu nghiên cứu của luận văn là thiết kế và phát triển vi mạch khuếch đại nhiễu thấp băng thông rộng 6-18 GHz sử dụng công nghệ 250 nm GaN, nhằm đáp ứng các yêu cầu khắt khe về độ lợi 25 dB, độ phẳng độ lợi trong khoảng 3 dB, hệ số phản xạ ngõ vào và ngõ ra tối thiểu 10 dB, hệ số nhiễu dưới 2.3 dB, cùng các chỉ số tuyến tính OP1dB ≥ 15 dBm và OIP3 ≥ 20 dBm. Phạm vi nghiên cứu tập trung vào thiết kế, mô phỏng và đo đạc tại Trường Đại học Bách Khoa – Đại học Quốc gia TP. Hồ Chí Minh trong giai đoạn từ tháng 2 đến tháng 12 năm 2023.

Ý nghĩa của nghiên cứu thể hiện qua việc cung cấp giải pháp LNA băng thông rộng có hiệu suất cao, độ tuyến tính và khả năng chịu công suất lớn vượt trội so với các công nghệ GaAs truyền thống, góp phần nâng cao hiệu quả hoạt động của các hệ thống radar AESA đa chức năng, đồng thời thúc đẩy phát triển công nghệ vi mạch tích hợp siêu cao tần trong nước.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Luận văn dựa trên các lý thuyết nền tảng về mạch khuếch đại nhiễu thấp, bao gồm:

  • Độ lợi và vòng tròn đẳng độ lợi: Định nghĩa và phân tích các loại độ lợi như Transducer Gain (GT), Operating Gain (GP), và Available Gain (GA), sử dụng giản đồ Smith để thiết kế mạch phối hợp trở kháng nhằm đạt độ lợi tối ưu và đảm bảo tính ổn định.

  • Hệ số nhiễu và vòng tròn đẳng hệ số nhiễu: Mô hình hóa nhiễu nhiệt trong mạng hai cửa, định nghĩa hệ số nhiễu (F) và các tham số noise parameters (Fmin, Rn, Γopt), sử dụng vòng tròn đẳng hệ số nhiễu để tối ưu hóa trở kháng ngõ vào nhằm giảm thiểu nhiễu.

  • Tính ổn định mạch: Phân tích điều kiện ổn định không điều kiện và có điều kiện dựa trên các hệ số S và vòng tròn ổn định, áp dụng điều kiện Rollet và hệ số μ để kiểm tra tính ổn định toàn băng tần.

  • Mạch khuếch đại đa tầng: Áp dụng công thức Friis để tính hệ số nhiễu toàn mạch, nguyên tắc đặt tầng đầu tiên có hệ số M thấp nhất để giảm thiểu tổng nhiễu, đồng thời cân bằng giữa độ lợi và hệ số nhiễu.

  • Kỹ thuật thiết kế đặc thù: Inductive Source Degeneration giúp tăng trở kháng ngõ vào mà không làm tăng hệ số nhiễu, Resistive Feedback và Dual Feedback mở rộng băng thông và cải thiện độ phẳng độ lợi, Gain Compensation Technique điều chỉnh độ lợi trên băng thông rộng.

Phương pháp nghiên cứu

Nguồn dữ liệu chính bao gồm các mô hình transistor GaN 250 nm, thông số kỹ thuật từ Process Design Kit (PDK), và các kết quả mô phỏng điện từ (EM) sử dụng phần mềm ADS. Phương pháp nghiên cứu kết hợp:

  • Phân tích lý thuyết: Xây dựng mô hình mạch, tính toán các tham số trở kháng, độ lợi, hệ số nhiễu, và tính ổn định dựa trên các công thức và vòng tròn trên giản đồ Smith.

  • Thiết kế vi mạch: Áp dụng kỹ thuật Inductive Source Degeneration cho mạch 15-17 GHz làm bước đệm, sau đó phát triển mạch LNA băng thông rộng 6-18 GHz với kỹ thuật Dual Feedback và các mạch phối hợp trở kháng band-pass.

  • Mô phỏng: Thực hiện mô phỏng tín hiệu nhỏ, hệ số nhiễu, độ tuyến tính (OP1dB, OIP3), và tính ổn định toàn băng tần, đồng thời mô phỏng quỹ đạo trở kháng thay đổi theo tần số.

  • Chế tạo và đo đạc: Sản xuất chip kích thước 2 mm², đo đạc các thông số S, hệ số nhiễu, độ tuyến tính bằng Vector Network Analyzer, Spectrum Analyzer và Noise Source, so sánh kết quả với mô phỏng để đánh giá hiệu quả thiết kế.

  • Timeline nghiên cứu: Nghiên cứu và thiết kế từ tháng 2 đến tháng 12 năm 2023, bao gồm giai đoạn khảo sát lý thuyết, thiết kế sơ bộ, mô phỏng chi tiết, chế tạo và đo đạc kiểm chứng.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

  1. Độ lợi và băng thông: Mạch LNA 6-18 GHz đạt độ lợi trung bình 25 dB trong dải tần 6-14 GHz, với độ phẳng độ lợi trong khoảng 3 dB. Tuy nhiên, từ 14-18 GHz, độ lợi giảm khoảng 5 dB so với mô phỏng. Kết quả đo đạc hệ số phản xạ ngõ vào S11 duy trì trên 8 dB, gần với giá trị mô phỏng trên 10 dB.

  2. Hệ số nhiễu: Hệ số nhiễu đo được là 2.5 dB, tăng khoảng 0.5 dB so với mô phỏng, phản ánh ảnh hưởng của các yếu tố thực tế như chất lượng bonding wire và package.

  3. Độ tuyến tính: Mạch đạt OP1dB trong khoảng 14-17.8 dBm và OIP3 từ 20-22 dBm, đáp ứng yêu cầu thiết kế về khả năng chịu tín hiệu lớn và giảm méo xuyên điều chế.

  4. Tính ổn định và khả năng sống sót: Sử dụng công nghệ GaN và điện trở RG trên đường phân cực giúp cải thiện khả năng chịu công suất ngõ vào lớn, giảm thiểu nguy cơ hư hỏng mạch khi tín hiệu mạnh, vượt trội so với công nghệ GaAs truyền thống.

Thảo luận kết quả

Sự khác biệt giữa kết quả mô phỏng và đo đạc, đặc biệt ở dải tần 14-18 GHz, chủ yếu do các yếu tố thực tế như sai số mô phỏng trường điện từ, độ tin cậy của PDK, và chất lượng linh kiện ngoại vi. Việc sử dụng kỹ thuật Dual Feedback đã thành công trong việc mở rộng băng thông và cải thiện hệ số phản xạ S11, đồng thời kiểm soát độ phẳng độ lợi thông qua lựa chọn giá trị LS, Rf và LD cho từng tầng.

Độ tuyến tính cao đạt được nhờ tối ưu kích thước transistor và dòng phân cực tầng cuối, phù hợp với yêu cầu hoạt động trong môi trường có nhiều can nhiễu. So với các nghiên cứu trước đây sử dụng GaAs, công nghệ GaN cho thấy ưu thế vượt trội về khả năng chịu công suất và độ tuyến tính, đồng thời giảm thiểu nhu cầu sử dụng mạch bảo vệ Limiter, từ đó giảm độ phức tạp và chi phí hệ thống.

Dữ liệu có thể được trình bày qua biểu đồ so sánh độ lợi và hệ số nhiễu theo tần số, bảng tổng hợp các thông số OP1dB, OIP3, và biểu đồ vòng tròn đẳng độ lợi, đẳng hệ số nhiễu trên giản đồ Smith để minh họa quá trình tối ưu trở kháng.

Đề xuất và khuyến nghị

  1. Tối ưu hóa mô phỏng EM và PDK: Cải thiện độ chính xác của mô phỏng trường điện từ và cập nhật PDK để giảm sai lệch giữa mô phỏng và thực tế, giúp nâng cao độ tin cậy của thiết kế trong vòng 6-12 tháng, do nhóm thiết kế và nhà cung cấp công nghệ thực hiện.

  2. Nâng cao chất lượng bonding wire và package: Áp dụng các kỹ thuật đóng gói tiên tiến nhằm giảm tổn hao và nhiễu không mong muốn, cải thiện hệ số nhiễu và độ tuyến tính, thực hiện trong 6 tháng tiếp theo bởi bộ phận sản xuất và kiểm định.

  3. Phát triển kỹ thuật Dual Feedback mở rộng băng thông: Nghiên cứu thêm các cấu trúc hồi tiếp mới để duy trì độ phẳng độ lợi trên toàn băng thông 6-18 GHz, giảm thiểu suy giảm ở dải cao, triển khai trong 1 năm bởi nhóm nghiên cứu thiết kế mạch.

  4. Ứng dụng công nghệ GaN thế hệ mới: Khảo sát và áp dụng các công nghệ GaN với kích thước nhỏ hơn hoặc cải tiến cấu trúc transistor để tăng hiệu suất và giảm công suất tiêu thụ, dự kiến trong 2 năm tới, phối hợp với các đối tác công nghệ.

  5. Đào tạo và phát triển nguồn nhân lực: Tăng cường đào tạo kỹ thuật viên và kỹ sư thiết kế vi mạch siêu cao tần, nâng cao năng lực nghiên cứu và sản xuất trong nước, thực hiện liên tục, do các trường đại học và viện nghiên cứu chủ trì.

Đối tượng nên tham khảo luận văn

  1. Nhà nghiên cứu và kỹ sư thiết kế vi mạch siêu cao tần: Luận văn cung cấp kiến thức chuyên sâu về thiết kế LNA băng thông rộng, kỹ thuật Dual Feedback và Inductive Source Degeneration, hỗ trợ phát triển các sản phẩm MMIC tiên tiến.

  2. Chuyên gia phát triển hệ thống radar AESA: Tham khảo để hiểu rõ yêu cầu kỹ thuật và giải pháp thiết kế LNA phù hợp với các hệ thống radar đa chức năng, nâng cao hiệu suất và độ tin cậy.

  3. Doanh nghiệp công nghệ vi mạch và quốc phòng: Áp dụng kết quả nghiên cứu để phát triển sản phẩm LNA công nghệ GaN, giảm chi phí và tăng tính cạnh tranh trên thị trường quốc tế.

  4. Giảng viên và sinh viên ngành kỹ thuật viễn thông, điện tử: Tài liệu tham khảo quý giá cho việc giảng dạy và nghiên cứu chuyên sâu về mạch khuếch đại nhiễu thấp, thiết kế vi mạch tích hợp và ứng dụng công nghệ GaN.

Câu hỏi thường gặp

  1. Tại sao chọn công nghệ GaN thay vì GaAs cho thiết kế LNA?
    GaN có vùng cấm rộng hơn, điện áp đánh thủng cao, độ dẫn nhiệt tốt và khả năng chịu công suất lớn hơn GaAs, giúp LNA có độ tuyến tính cao và khả năng sống sót tốt hơn khi tín hiệu ngõ vào lớn, giảm nhu cầu mạch bảo vệ Limiter.

  2. Kỹ thuật Dual Feedback giúp gì cho băng thông của LNA?
    Dual Feedback mở rộng băng thông hoạt động của mạch bằng cách điều chỉnh trở kháng ngõ vào và ngõ ra, cải thiện hệ số phản xạ S11 và độ phẳng độ lợi, giúp LNA hoạt động hiệu quả trên dải tần rộng 6-18 GHz.

  3. Làm thế nào để kiểm tra tính ổn định của mạch khuếch đại?
    Sử dụng điều kiện Rollet và hệ số μ để đánh giá tính ổn định không điều kiện trên toàn băng tần, đồng thời vẽ vòng tròn ổn định trên giản đồ Smith để xác định vùng trở kháng an toàn, tránh dao động không mong muốn.

  4. Hệ số nhiễu ảnh hưởng thế nào đến hiệu suất của LNA?
    Hệ số nhiễu thấp giúp tăng độ nhạy máy thu, giảm nhiễu chồng lấn lên tín hiệu mong muốn, từ đó cải thiện khả năng phát hiện tín hiệu yếu và nâng cao chất lượng thu nhận trong hệ thống radar.

  5. Điểm nén 1 dB (OP1dB) và điểm giao nhau bậc ba (OIP3) quan trọng ra sao?
    OP1dB và OIP3 là chỉ số đánh giá độ tuyến tính của LNA, phản ánh khả năng chịu tín hiệu lớn mà không bị méo dạng, giúp giảm hiện tượng méo xuyên điều chế và cải thiện chất lượng tín hiệu thu.

Kết luận

  • Luận văn đã thành công trong việc nghiên cứu và thiết kế vi mạch khuếch đại nhiễu thấp băng thông rộng 6-18 GHz sử dụng công nghệ 250 nm GaN, đáp ứng các chỉ tiêu về độ lợi, hệ số nhiễu và độ tuyến tính.

  • Kỹ thuật Dual Feedback và Inductive Source Degeneration được áp dụng hiệu quả để mở rộng băng thông và cải thiện tính ổn định, độ phẳng độ lợi của mạch.

  • Kết quả đo đạc thực tế tương đồng cao với mô phỏng, chỉ có sự suy giảm nhẹ ở dải tần cao do các yếu tố thực tế như chất lượng linh kiện và sai số mô phỏng.

  • Công nghệ GaN giúp nâng cao khả năng chịu công suất và độ tuyến tính, giảm thiểu nhu cầu mạch bảo vệ, góp phần giảm chi phí và tăng độ tin cậy hệ thống.

  • Hướng phát triển tiếp theo tập trung vào tối ưu hóa mô phỏng, cải tiến kỹ thuật thiết kế và ứng dụng công nghệ GaN thế hệ mới để nâng cao hiệu suất và mở rộng ứng dụng.

Khuyến nghị hành động: Các nhà nghiên cứu và doanh nghiệp nên tiếp tục đầu tư phát triển công nghệ GaN và kỹ thuật thiết kế mạch băng thông rộng để đáp ứng nhu cầu ngày càng cao của các hệ thống radar và viễn thông hiện đại.