I. Giới thiệu
Luận án này nghiên cứu về null convention logic (NCL) trong thiết kế vi mạch bất đồng bộ. Trong bối cảnh công nghệ phát triển, yêu cầu về tốc độ xử lý, kích thước và công suất tiêu thụ của các thiết bị điện tử ngày càng cao. Thiết kế vi mạch đồng bộ gặp nhiều khó khăn trong việc đáp ứng những yêu cầu này do các vấn đề liên quan đến xung clock như clock skew, glitch và nhiễu điện từ. Ngược lại, vi mạch bất đồng bộ không sử dụng xung clock, giúp khắc phục một số nhược điểm của thiết kế đồng bộ. Luận án sẽ tập trung vào ba vấn đề chính: phương pháp thiết kế mạch bất đồng bộ dựa trên NCL, quy trình chuyển đổi từ thiết kế đồng bộ sang bất đồng bộ và cải tiến thiết kế thư viện cell NCL.
1.1. Tầm quan trọng của NCL
NCL là một phương pháp thiết kế mạch bất đồng bộ có khả năng giảm công suất tiêu thụ đáng kể. Các mạch NCL sử dụng cơ chế bắt tay cục bộ để đồng bộ hóa hoạt động, chỉ thực hiện chuyển mạch khi cần thiết. Điều này giúp giảm công suất chuyển mạch so với các mạch đồng bộ. NCL không chỉ giúp cải thiện hiệu suất mà còn mở ra cơ hội cho các ứng dụng mới trong lĩnh vực logic số và thiết kế vi mạch.
II. Phương pháp thiết kế mạch bất đồng bộ dựa trên NCL
Phương pháp thiết kế mạch bất đồng bộ dựa trên NCL đã được nghiên cứu và hệ thống hóa, với một số vấn đề quan trọng được nêu ra. Đặc điểm nổi bật của phương pháp này là khả năng giảm thiểu công suất tiêu thụ trong quá trình hoạt động. Luận án đã sử dụng thuật toán AES làm ví dụ minh họa cho phương pháp thiết kế mạch NCL. Kết quả cho thấy, thiết kế mạch NCL có khả năng cải thiện công suất tiêu thụ lên đến 71% so với thiết kế đồng bộ. Điều này chứng minh rằng NCL là một giải pháp tiềm năng cho việc thiết kế circuit design hiệu quả hơn.
2.1. Ứng dụng thuật toán AES
Thuật toán AES được chọn làm ví dụ để minh họa cho phương pháp thiết kế mạch NCL. Kết quả mô phỏng cho thấy thiết kế mạch bất đồng bộ dựa trên NCL không chỉ giảm công suất mà còn cải thiện hiệu suất tổng thể của hệ thống. Việc so sánh giữa thiết kế đồng bộ và bất đồng bộ cho thấy rõ ràng lợi ích của việc áp dụng NCL trong thiết kế vi mạch hiện đại.
III. Quy trình chuyển đổi từ thiết kế đồng bộ sang bất đồng bộ
Quy trình chuyển đổi từ thiết kế đồng bộ sang thiết kế bất đồng bộ dựa trên NCL được thực hiện thông qua công cụ UNCLE. Công cụ này cho phép chuyển đổi các file code Verilog RTL thành netlist dual-rail, đồng thời tối ưu hóa quá trình chuyển đổi. Kết quả thử nghiệm cho thấy, việc chuyển đổi này không chỉ đơn giản hóa quy trình mà còn giúp duy trì hiệu suất và giảm thiểu công suất tiêu thụ. Điều này cho thấy tính khả thi của việc áp dụng NCL trong các hệ thống thiết kế hiện nay.
3.1. Công cụ UNCLE
Công cụ UNCLE được lựa chọn do những ưu điểm nổi bật trong quá trình chuyển đổi thiết kế. UNCLE hỗ trợ chuyển đổi từ thiết kế đồng bộ sang bất đồng bộ một cách hiệu quả, giúp các nhà nghiên cứu dễ dàng áp dụng NCL vào thực tiễn. Việc sử dụng UNCLE không chỉ tiết kiệm thời gian mà còn nâng cao chất lượng của thiết kế vi mạch.
IV. Cải tiến quy trình thiết kế thư viện cell NCL
Luận án cũng đề xuất cải tiến quy trình thiết kế thư viện cell NCL để phục vụ cho các thiết kế bất đồng bộ. Việc thiết kế các bộ thư viện cell NCL tĩnh và bán tĩnh giúp các nhà nghiên cứu có thể tạo ra các cell mới phù hợp với các công nghệ khác nhau. Kết quả tổng hợp từ các thư viện cell NCL cho thấy sự cải thiện đáng kể về công suất và hiệu suất so với các thư viện khác, chứng tỏ tính khả thi và hiệu quả của các cải tiến được đề xuất.
4.1. So sánh thư viện cell NCL
Kết quả tổng hợp cho thấy, thư viện cell NCL tĩnh và bán tĩnh có khả năng cải thiện công suất tiêu thụ từ 20% đến 39% so với các thư viện NCL hiện có. Điều này chứng minh rằng việc cải tiến quy trình thiết kế thư viện cell là cần thiết và có giá trị thực tiễn cao trong lĩnh vực thiết kế vi mạch.
