Bối cảnh và vấn đề nghiên cứu

Sự cạn kiệt của các nguồn nhiên liệu hóa thạch truyền thống cùng với những tác động tiêu cực đến môi trường toàn cầu như hiệu ứng nhà kính và biến đổi khí hậu đã thúc đẩy quá trình chuyển dịch năng lượng sang các nguồn năng lượng tái tạo (quang điện, năng lượng gió, pin nhiên liệu) và phát triển các phương tiện giao thông điện hóa (xe điện). Tuy nhiên, đặc tính cố hữu của các nguồn năng lượng tái tạo và bộ chỉnh lưu là điện áp một chiều (DC) đầu ra thường ở mức thấp, có biên độ biến thiên rộng và không ổn định. Để kết nối hiệu quả các nguồn điện áp thấp này vào phụ tải hoặc hệ thống lưu trữ, các bộ biến đổi điện áp một chiều (DC-DC converter) đóng vai trò then chốt.

Trong thực tế, cấu trúc tăng áp cổ điển (Boost converter) gặp phải các rào cản kỹ thuật nghiêm trọng khi yêu cầu tỷ số tăng áp lớn. Khi chu kỳ công tác $D$ tiệm cận 1, thời gian dẫn của van bán dẫn quá dài trong khi thời gian ngắt quá ngắn, khiến năng lượng trong cuộn cảm và diode không kịp giải phóng hoàn toàn, dẫn đến nguy cơ quá nhiệt, ngắn mạch và làm gia tăng ứng suất điện áp lên linh kiện. Mặc dù nhiều cấu trúc cải tiến đã được đề xuất (như mạch boost đa tầng, mạch dùng cuộn cảm ghép từ, mạch nhân áp hoặc tụ chuyển mạch), phần lớn các cấu hình này đều đòi hỏi số lượng linh kiện lớn, độ phức tạp mạch cao và chưa giải quyết được khả năng duy trì hoạt động khi xảy ra sự cố hỏng hóc linh kiện phần cứng.

Xuất phát từ thực tiễn trên, đồ án tốt nghiệp tập trung giải quyết bài toán tối ưu hóa bộ biến đổi SEPIC DC-DC ghép tầng, nhằm đạt được tỷ số tăng áp lớn mà không cần đẩy chu kỳ công tác lên quá cao, đồng thời tích hợp cơ chế vận hành dự phòng khi linh kiện gặp sự cố.

Mục tiêu nghiên cứu của đề tài được xác định cụ thể gồm bốn nội dung:

  1. Phân tích nguyên lý hoạt động và cấu trúc mạch SEPIC DC-DC, làm rõ mối quan hệ giữa điện áp đầu vào, điện áp đầu ra và chu kỳ làm việc của các thành phần MOSFET, diode, cuộn cảm và tụ điện.
  2. Thiết kế cấu hình SEPIC ghép tầng đạt hiệu suất cao, giảm thiểu tổn thất năng lượng và nâng cao độ tin cậy vận hành tổng thể.
  3. Xây dựng mô hình mô phỏng mạch trên phần mềm Power PSIM để đánh giá khả năng đáp ứng động học, hiệu suất chuyển đổi và hành vi của mạch trong điều kiện làm việc bình thường cũng như khi xảy ra sự cố.
  4. Thi công mô hình mạch thực nghiệm dựa trên các thông số đã tính toán và mô phỏng; tiến hành đo đạc, thu thập số liệu và so sánh giữa kết quả thực nghiệm với cơ sở lý thuyết.

Nhiệm vụ của đồ án bao gồm:

  • Nghiên cứu, phân tích cấu trúc cơ bản và nguyên lý đóng cắt của mạch SEPIC DC-DC.
  • Thiết lập mô hình mô phỏng trên phần mềm PSIM để kiểm tra chế độ vận hành xác lập, khảo sát các kịch bản sự cố phần cứng của van bán dẫn và đánh giá khả năng phục hồi của mạch.
  • Thiết kế mạch in, lựa chọn linh kiện, lắp ráp hoàn thiện mô hình thực nghiệm và kiểm tra khả năng ứng dụng thực tế.

Đối tượng và phạm vi nghiên cứu:

  • Đối tượng nghiên cứu: Bộ biến đổi DC-DC SEPIC đơn tầng và cấu trúc bộ biến đổi DC-DC SEPIC tăng áp không cách ly ghép 2 tầng.
  • Phạm vi nghiên cứu: Đồ án tập trung nghiên cứu trong điều kiện phòng thí nghiệm (Phòng thí nghiệm C201, Khoa Điện – Điện tử, Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh). Quá trình nghiên cứu và thực nghiệm được tiến hành trong khóa học 2021, hoàn thành vào tháng 06/2025. Giới hạn kỹ thuật tập trung vào dải thông số danh định: điện áp vào $V_{in} = 50\text{ V}$, điện áp ra $V_{out} = 100\text{ V}$, tải thuần trở $R = 75\ \Omega$, tần số chuyển mạch $f_{sw} = 100\text{ kHz}$.

Cơ sở lý thuyết và phương pháp

Đồ án dựa trên nền tảng lý thuyết về bộ biến đổi DC-DC SEPIC (Single-Ended Primary-Inductor Converter). Đây là dạng mạch biến đổi không cách ly có khả năng nâng áp hoặc hạ áp linh hoạt mà không đảo cực tính điện áp ngõ ra. Cấu trúc cơ bản sử dụng cuộn cảm đầu vào giúp dòng điện nạp vào liên tục, giảm thiểu độ gợn sóng dòng điện và độ nhiễu điện từ (EMI). Tụ điện liên kết (coupling capacitor) đảm bảo cách ly một chiều giữa phía sơ cấp và thứ cấp, ngăn chặn các biến động điện áp đột ngột từ nguồn tác động trực tiếp đến tải.

Trong nghiên cứu này, tác giả phát triển cấu trúc mạch SEPIC ghép 2 tầng. Mạch bao gồm hai khóa chuyển mạch bán dẫn MOSFET ($S_1, S_2$), hai diode công suất ($D_1, D_2$), bốn cuộn cảm ($L_1, L_2, L_3, L_4$) và bốn tụ điện ($C_1, C_2, C_3, C_4$). Phương pháp phân tích mạch dựa trên nguyên lý cân bằng vôn-giây (volt-second balance) trên các cuộn cảm và nguyên lý cân bằng điện tích (charge balance) trên các tụ điện ở chế độ dẫn liên tục (CCM) qua 4 giai đoạn làm việc trong một chu kỳ đóng cắt $T$:

Giai đoạn Trạng thái van bán dẫn Trạng thái tụ điện và cuộn cảm Dòng tải
Giai đoạn 1 ($0 \le t \le t_1$) $S_1, S_2$ dẫn; $D_1, D_2$ ngắt $L_1, L_3$ tích lũy năng lượng từ nguồn $V_{in}$ Tải nhận năng lượng từ $C_2, C_4$
Giai đoạn 2 ($t_1 < t \le t_2$) $S_1, S_2$ ngắt; $D_1, D_2$ dẫn $L_1, L_3$ phóng năng lượng nạp vào $C_1, C_3, C_2, C_4$ Nguồn và cuộn cảm cung cấp cho tải qua diode
Giai đoạn 3 ($t_2 < t \le t_3$) $S_1, S_2$ dẫn; $D_1, D_2$ ngắt $L_1, L_3$ tiếp tục nạp; $C_1, C_3$ xả sang $L_2, L_4$ $C_2, C_4$ xả để duy trì điện áp trên tải
Giai đoạn 4 ($t_3 < t \le t_4$) $S_1, S_2$ ngắt; $D_1, D_2$ dẫn $C_1, C_3$ nạp điện; $L_2, L_4$ phóng năng lượng Cuộn cảm phóng điện qua diode cung cấp tải

Dựa trên hệ phương trình vi phân mô tả điện áp cuộn cảm và dòng điện tụ điện, tác giả thiết lập công thức xác lập điện áp ra cho cấu hình ghép 2 tầng: $$V_0 = \frac{2D}{1-D}V_{in}$$ Mở rộng cho trường hợp tổng quát ghép $n$ tầng, tỷ số truyền điện áp đạt được: $$\frac{V_{out}}{V_{in}} = \frac{nD}{1-D}$$

Phương pháp nghiên cứu thực tế được triển khai qua ba bước:

  1. Phương pháp phân tích giải tích: Xây dựng hệ thức toán học xác định ứng suất điện áp và dòng điện trung bình lên các linh kiện bán dẫn, giá trị độ gợn dòng điện trên cuộn cảm ($\Delta I_L$) và độ gợn điện áp trên tụ điện ($\Delta V_C$).
  2. Phương pháp mô phỏng số: Ứng dụng phần mềm Power PSIM để mô phỏng đáp ứng mạch, tích hợp khối phát xung Gating Block (100 kHz), khối đo công suất Wattmeter/kWh meter, cài đặt thông số điện trở ký sinh của linh kiện để mô phỏng hiệu suất thực, đồng thời lập trình khối logic điều khiển dự phòng khi xảy ra sự cố.
  3. Phương pháp thực nghiệm phần cứng: Thiết kế mạch in trên phần mềm Altium Designer, thi công lắp ráp linh kiện thực tế tại phòng thí nghiệm và dùng máy hiện sóng để thu thập dạng sóng điện áp, dòng điện.

Nguồn dữ liệu phục vụ nghiên cứu bao gồm các thông số kỹ thuật tiêu chuẩn từ datasheet của nhà sản xuất đối với MOSFET FDA 50N50 và Diode MUR3060PT, kết quả mô phỏng số từ phần mềm PSIM và dữ liệu đo đạc thực tế trên mô hình phần cứng.

Thiết kế kỹ thuật và triển khai thực nghiệm

Hệ thống biến đổi tăng áp được hiện thực hóa thông qua quy trình thiết kế và lựa chọn linh kiện theo các tiêu chuẩn kỹ thuật sau:

Thông số / Phần tử Giá trị thiết kế mô phỏng Linh kiện thực nghiệm
Điện áp đầu vào ($V_{in}$) $50\text{ V}$ Nguồn DC thí nghiệm $50\text{ V}$
Điện áp đầu ra định mức ($V_{out}$) $100\text{ V}$ Đầu ra tải đạt xấp xỉ $100\text{ V}$
Tải thuần trở ($R$) $75\ \Omega$ Điện trở công suất $75\ \Omega$
Tần số chuyển mạch ($f_{sw}$) $100\text{ kHz}$ Mạch tạo xung điều khiển $100\text{ kHz}$
Chu kỳ công tác ($D$) $0{,}30$ (tính toán lý thuyết: $0{,}33$) Điều chế độ rộng xung PWM
Khóa bán dẫn ($S_1, S_2$) Mô hình MOSFET lý tưởng MOSFET công suất FDA 50N50 ($500\text{ V}, 48\text{ A}$)
Diode công suất ($D_1, D_2$) Mô hình Diode lý tưởng Diode Ultrafast MUR3060PT ($600\text{ V}, 30\text{ A}$)
Cuộn cảm ($L_1, L_2, L_3, L_4$) $0{,}4\text{ mH}$ Cuộn cảm quấn lõi ferit $0{,}4\text{ mH}$
Tụ điện liên kết ($C_1, C_3$) $10\ \mu\text{F}$ Tụ điện chuyên dụng $10\ \mu\text{F}$
Tụ điện lọc đầu ra ($C_2, C_4$) $47\ \mu\text{F}$ Tụ điện lọc $47\ \mu\text{F}$

Trên phần mềm Altium Designer, tác giả đã xây dựng sơ đồ nguyên lý mạch công suất, thiết kế bố trí linh kiện tối ưu hóa diện tích tản nhiệt và đi dây mạch in hai lớp, đồng thời kết xuất mô hình 3D hoàn chỉnh phục vụ gia công bo mạch.

Về phương diện điều khiển dự phòng sự cố, mô hình mô phỏng trên PSIM tích hợp thuật toán xử lý hai dạng lỗi phổ biến của khóa chuyển mạch bán dẫn $S_1$:

  • Trường hợp khóa $S_1$ bị hở mạch: Hệ thống điều khiển tự động nhận diện và tái cấu trúc tín hiệu kích xung cho khóa bán dẫn còn lại để bù đắp năng lượng thiếu hụt.
  • Trường hợp khóa $S_1$ bị ngắn mạch: Khối điều khiển kích hoạt tín hiệu bảo vệ nhằm cô lập nhánh bị hỏng, điều chỉnh phân bố xung điều khiển để điện áp đầu ra không bị sụt giảm hoàn toàn.

Nội dung chính theo từng chương

Chương 1: Mở đầu

Chương này trình bày tổng quan về nhu cầu năng lượng sạch và vai trò của các bộ biến đổi điện áp trong hệ thống pin mặt trời và xe điện. Tác giả phân tích các hướng nghiên cứu trước đây về mạch Boost cổ điển và các cấu trúc biến đổi tăng áp mở rộng, chỉ ra nhược điểm về tổn hao chuyển mạch, ứng suất linh kiện và sự thiếu hụt khả năng chống lỗi. Từ đó, tác giả nêu rõ tính cấp thiết của đề tài, xác định bốn mục tiêu nghiên cứu cụ thể, ba nhiệm vụ trọng tâm, đồng thời vạch rõ đối tượng, phạm vi nghiên cứu tại phòng thí nghiệm C201 và phương pháp luận của đồ án.

Chương 2: Cơ sở lý thuyết

Chương 2 tập trung khảo sát cấu trúc mạch SEPIC DC-DC cơ bản và đề xuất cấu hình SEPIC ghép 2 tầng. Tác giả phân tích chi tiết bốn trạng thái hoạt động của mạch thông qua các sơ đồ mạch tương đương theo từng giai đoạn đóng cắt. Về mặt toán học, chương này thiết lập công thức xác định điện áp đầu ra $V_0 = \frac{2D}{1-D}V_{in}$ và biểu thức tổng quát cho hệ thống ghép $n$ tầng. Các giá trị điện áp và dòng điện trung bình được giải tích hoàn chỉnh:

  • Điện áp trung bình trên MOSFET: $V_{S1} = V_{S2} = V_{in}$.
  • Điện áp trung bình trên Diode: $V_{D1} = V_{D2} = -\frac{D}{1-D}V_{in}$.
  • Dòng điện trung bình qua cuộn cảm: $I_{L2} = I_{L4} = I_0 = \frac{V_0}{R}$; $I_{L1} = I_{L3} = \frac{D}{1-D}I_0$.
  • Dòng điện trung bình qua MOSFET: $I_{S1} = I_{S2} = \frac{D}{1-D}I_0$.
  • Dòng điện trung bình qua Diode: $I_{D1} = I_{D2} = I_0$. Đồng thời, chương này cũng xây dựng các biểu thức tính toán độ gợn dòng điện cuộn cảm ($\Delta I_L$) và độ gợn điện áp tụ điện ($\Delta V_C$).

Chương 3: Mô hình mô phỏng

Chương này trình bày việc xây dựng mô hình mô phỏng mạch SEPIC ghép 2 tầng trên phần mềm PSIM với thông số $V_{in} = 50\text{ V}$, $V_{out} = 100\text{ V}$, $R = 75\ \Omega$, tần số $100\text{ kHz}$. Kết quả mô phỏng xác nhận:

  • Điện áp trung bình trên tụ điện $C_1$ đạt $49{,}93\text{ V}$, khớp với mức điện áp nguồn đầu vào lý thuyết ($50\text{ V}$).
  • Dòng điện trung bình qua cuộn cảm $L_1$ đạt $1{,}33\text{ A}$.
  • Điện áp đầu ra đạt mức xấp xỉ $100\text{ V}$, kiểm chứng tỷ số nâng áp gấp 2 lần điện áp đầu vào. Bên cạnh đó, chương 3 mô phỏng mô hình hiệu suất có tính đến điện trở ký sinh của linh kiện thụ động và van bán dẫn, đồng thời mô phỏng phản ứng của bộ biến đổi khi khóa $S_1$ gặp sự cố ngắn mạch và hở mạch.

Chương 4: Mô hình thực nghiệm

Chương 4 mô tả quá trình tính toán, lựa chọn linh kiện thực tế dựa trên thông số dòng - áp đã tính toán ở các chương trước. Các linh kiện được chọn gồm MOSFET FDA 50N50 ($500\text{ V}, 48\text{ A}$), diode MUR3060PT ($600\text{ V}, 30\text{ A}$), cuộn cảm $0{,}4\text{ mH}$, tụ điện $10\ \mu\text{F}$ và $47\ \mu\text{F}$. Tác giả trình bày bản vẽ nguyên lý và mạch in 3D trên Altium Designer. Phần thực nghiệm tiến hành đo kiểm dạng sóng dòng điện, điện áp trên mạch SEPIC 1 tầng và mạch ghép 2 tầng; khảo sát dạng sóng trên khóa bán dẫn $S$, diode $D$, cuộn cảm $L_2$ và kiểm tra điện áp đầu vào - đầu ra. Kết quả thực nghiệm cho thấy mạch hoạt động ổn định và các dạng sóng đo được tương thích với kết quả mô phỏng.

Chương 5: Kết luận và hướng phát triển

Chương cuối tóm lược toàn bộ kết quả đạt được về mặt lý thuyết, mô phỏng trên PSIM và chế tạo mô hình phần cứng thực tế. Đồng thời, tác giả nêu ra ba hướng phát triển tiếp theo nhằm hoàn thiện và nâng cao tính ứng dụng của bộ biến đổi.

Kết quả và đóng góp

Đồ án đã thu được các kết quả định lượng cụ thể:

  • Xác lập được mô hình toán học giải tích cho bộ biến đổi SEPIC ghép tầng với hệ số tăng áp đạt $V_{out} = \frac{nD}{1-D}V_{in}$.
  • Kết quả mô phỏng trên phần mềm PSIM với nguồn vào $50\text{ V}$, tải $75\ \Omega$, tần số $100\text{ kHz}$ cho điện áp ra đạt mức ổn định $100\text{ V}$ (tăng gấp đôi điện áp đầu vào). Giá trị điện áp trung bình trên tụ $C_1$ đo được là $49{,}93\text{ V}$ (sai số không đáng kể so với mức $50\text{ V}$ lý thuyết); dòng điện trung bình qua cuộn cảm $L_1$ là $1{,}33\text{ A}$.
  • Mô phỏng thành công đáp ứng của mạch dưới các chế độ sự cố hỏng hóc khóa bán dẫn $S_1$ (ngắn mạch và hở mạch), chứng minh khả năng duy trì hoạt động thông qua điều khiển bù trừ xung kích.
  • Hoàn thiện mô hình thực nghiệm phần cứng trên mạch in 2 lớp với linh kiện bán dẫn công suất FDA 50N50 và MUR3060PT, đo đạc kiểm chứng dạng sóng điện áp và dòng điện thực tế khớp với lý thuyết đóng cắt.

Giải pháp và đóng góp của đề tài:

  • Đề xuất cấu trúc mạch SEPIC ghép tầng kiểu mới giúp nâng cao hệ số biến đổi điện áp mà không cần vận hành khóa bán dẫn ở chu kỳ công tác $D$ quá cao, từ đó giảm thiểu tổn hao chuyển mạch và hạn chế rủi ro quá nhiệt, ngắn mạch.
  • Giảm ứng suất điện áp đặt lên các phần tử chuyển mạch bán dẫn so với cấu trúc Boost truyền thống khi hoạt động ở cùng một tỷ số tăng áp.
  • Tích hợp giải pháp dự phòng điều khiển khi xảy ra sự cố phần cứng, góp phần nâng cao độ tin cậy vận hành cho các nguồn điện một chiều trong các ứng dụng yêu cầu cấp điện liên tục.

Hạn chế và hướng nghiên cứu tiếp

Hạn chế của đề tài:

  • Do giới hạn về thời gian và kinh nghiệm thực tế của nhóm sinh viên, việc thử nghiệm thực tế mới dừng lại ở phạm vi phòng thí nghiệm với dải công suất danh định xác định, chưa tiến hành thử nghiệm toàn diện trong các điều kiện môi trường công nghiệp khắc nghiệt.
  • Tần số chuyển mạch thực nghiệm vẫn bị giới hạn ở mức $100\text{ kHz}$, chưa khai thác được các dải tần số cao hơn để thu nhỏ triệt để thể tích cuộn cảm và tụ điện.

Hướng nghiên cứu tiếp theo được tác giả đề xuất:

  • Nâng cao tần số chuyển mạch của bộ biến đổi nhằm giảm kích thước và khối lượng của các phần tử thụ động (cuộn cảm, tụ điện).
  • Hoàn thiện và tích hợp giải thuật chịu lỗi phần cứng (fault-tolerant) ở cấp độ thời gian thực trên vi điều khiển hoặc chip DSP chuyên dụng.
  • Tích hợp thuật toán theo dõi điểm công suất cực đại (MPPT) nâng cao để ứng dụng trực tiếp bộ biến đổi vào các hệ thống năng lượng tái tạo thực tế như pin mặt trời.

Giá trị tham khảo

Đồ án là tài liệu tham khảo hữu ích cho sinh viên, học viên cao học và kỹ sư thuộc các ngành Công nghệ Kỹ thuật Điện - Điện tử, Điện tử Công suất và Kỹ thuật Năng lượng Tái tạo.

Các nội dung có giá trị tham khảo chuyên sâu bao gồm:

  • Phương pháp giải tích xác lập trạng thái tĩnh và thiết lập hệ phương trình cân bằng năng lượng cho các cấu hình biến đổi DC-DC ghép tầng phức tạp.
  • Quy trình mô phỏng hoàn chỉnh trên phần mềm PSIM, từ khâu thiết lập mô hình, cài đặt điện trở ký sinh để đánh giá hiệu suất, đến việc xây dựng các khối logic mô phỏng sự cố khóa bán dẫn.
  • Hồ sơ thiết kế kỹ thuật phần cứng trên phần mềm Altium Designer, cung cấp cách thức lựa chọn thông số định mức cho linh kiện bán dẫn công suất (MOSFET, Diode siêu nhanh) và phương pháp bố trí mạch in công suất.

Câu hỏi thường gặp

1. Tỷ số truyền điện áp của bộ biến đổi SEPIC ghép 2 tầng trong đồ án được xác định như thế nào?
Theo kết quả giải tích ở Chương 2, tỷ số truyền điện áp ở chế độ xác lập của mạch ghép 2 tầng là $V_{out} = \frac{2D}{1-D}V_{in}$, cho phép điện áp đầu ra gấp hai lần so với cấu hình SEPIC 1 tầng ở cùng một chu kỳ công tác $D$. Khi mở rộng cho $n$ tầng, tỷ số biến đổi tổng quát là $V_{out} = \frac{nD}{1-D}V_{in}$.

2. Các thông số kỹ thuật chính được sử dụng trong mô hình mô phỏng PSIM là bao nhiêu?
Mô hình mô phỏng được thiết lập với điện áp đầu vào $V_{in} = 50\text{ V}$, điện áp đầu ra $V_{out} = 100\text{ V}$, phụ tải thuần trở $R = 75\ \Omega$, tần số đóng cắt $f_{sw} = 100\text{ kHz}$, chu kỳ công tác $D = 0{,}3$, các cuộn cảm $L_1 = L_2 = L_3 = L_4 = 0{,}4\text{ mH}$, tụ điện $C_1 = C_3 = 10\ \mu\text{F}$ và tụ điện $C_2 = C_4 = 47\ \mu\text{F}$.

3. Đồ án lựa chọn các linh kiện bán dẫn công suất cụ thể nào cho mô hình mạch thực nghiệm?
Tác giả lựa chọn khóa chuyển mạch MOSFET công suất FDA 50N50 (điện áp đánh thủng $500\text{ V}$, dòng chịu đựng định mức $48\text{ A}$) và diode chuyển mạch siêu nhanh MUR3060PT (điện áp định mức $600\text{ V}$, dòng định mức $30\text{ A}$).

4. Khả năng chịu lỗi của bộ biến đổi được đồ án khảo sát qua những tình huống nào?
Đồ án đã thiết lập khối điều khiển logic trong PSIM để kiểm tra hai trạng thái sự cố phần cứng của khóa bán dẫn $S_1$ gồm: trạng thái khóa $S_1$ bị hở mạch và trạng thái khóa $S_1$ bị ngắn mạch, từ đó điều chỉnh phân bố xung kích để mạch duy trì điện áp ngõ ra và bảo vệ hệ thống.

5. Lợi thế kỹ thuật chính của việc ghép tầng mạch SEPIC so với việc tăng chu kỳ $D$ trên mạch 1 tầng là gì?
Việc ghép tầng cho phép đạt tỷ số nâng áp mong muốn mà không cần đẩy chu kỳ $D$ tiến sát 1. Điều này giúp tránh được hiện tượng thời gian ngắt quá ngắn, đảm bảo cuộn cảm và diode kịp giải phóng năng lượng, ngăn ngừa nguy cơ ngắn mạch và quá nhiệt linh kiện, đồng thời làm giảm ứng suất điện áp đặt lên các van bán dẫn.

Kết luận

Đồ án tốt nghiệp "Nghiên cứu mạch tăng áp kiểu mới" của sinh viên Hoàng Văn Lộc và Nguyễn Đại Phước đã giải quyết thành công bài toán nâng áp DC-DC thông qua cấu hình SEPIC ghép 2 tầng. Công trình kết hợp chặt chẽ giữa việc xây dựng mô hình giải tích lý thuyết, kiểm chứng đáp ứng và chế độ sự cố trên phần mềm mô phỏng PSIM, cùng quá trình hiện thực hóa mô hình thực nghiệm bằng phần cứng với các linh kiện bán dẫn công suất thực tế. Các kết quả thu được khẳng định khả năng nâng cao tỷ số biến đổi điện áp, tối ưu hóa chu kỳ đóng cắt và mở ra giải pháp nâng cao độ tin cậy cho các hệ thống nguồn năng lượng tái tạo và xe điện.