Nghiên Cứu Công Nghệ FPGA và Ứng Dụng Xử Lý Dữ Liệu Nhanh

Tài liệu nghiên cứu Nghiên cứu công nghệ fpga và ứng dụng xử lý nhanh dữ liệu, tổng hợp lý thuyết và thực hành, cung cấp kiến thức chuyên sâu về kỹ thuật.

• Tác giả: Nguyễn Quang Huy
• Người hướng dẫn: TS. Vũ Duy Linh
• Trường học: Đại học Thái Nguyên
• Chuyên ngành: Khoa học máy tính
• Đề tài: Nghiên Cứu Công Nghệ FPGA và Ứng Dụng Xử Lý Dữ Liệu Nhanh
• Loại tài liệu: luận văn thạc sĩ
• Năm xuất bản: 2015
• Địa điểm: Thái Nguyên

Mục lục chi tiết

• LỜI CAM ĐOAN
• LỜI CẢM ƠN
• 1. CHƯƠNG 1: TỔNG QUAN VỀ CÔNG NGHỆ FPGA VÀ ỨNG DỤNG
• 1.1. Lịch sử ra đời của FPGA
• 1.2. Quy trình thiết kế FPGA tổng quát
• 1.3. Ứng dụng của FPGA
• 1.4. Một số ngôn ngữ lập trình cho PFGA
• 1.5. Ngôn ngữ VHDL
• 1.6. Cấu trúc mô hình hệ thống mô tả bằng VHDL
• 1.7. Ngôn ngữ Verilog
• 1.8. Phương pháp kiểm tra trong Verilog
• 1.9. Môi trường lập trình cho FPGA
• 1.10. Phần mềm ISE của hãng Xilinx
• 1.11. Phần mềm Quartus II của hãng Altear
• 2. CHƯƠNG 2: CÔNG NGHỆ FPGA VÀ BÀI TOÁN XỬ LÝ NHANH DỮ LIỆU
• 2.1. Các thế mạnh của các ngôn ngữ đặc tả phần cứng
• 2.2. Các kỹ thuật xử lý nhanh dữ liệu
• 2.3. Kỹ thuật Pipeline trong công nghệ FPGA
• 2.4. Tổ chức Pipeline trong lập trình cho FPGA
• 2.5. Pipeline cho bài toán nhân 2 số trên FPGA
• 3. CHƯƠNG 3: ỨNG DỤNG FPGA XỬ LÝ NHANH DỮ LIỆU
• 3.1. Lựa chọn công cụ thử nghiệm
• 3.2. Bài toán nhân 2 số nguyên đơn giản
• 3.3. Bài toán nhân 2 số nguyên sử dụng kỹ thuật Pipeline
• 3.4. Đánh giá kết quả
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Tổng quan về Nghiên cứu Công nghệ FPGA và Ứng dụng

Công nghệ FPGA (Field-Programmable Gate Array) đã trở thành một trong những công nghệ quan trọng trong lĩnh vực điện tử và xử lý dữ liệu. FPGA cho phép người dùng lập trình lại cấu trúc của vi mạch, mang lại sự linh hoạt và khả năng tùy biến cao. Việc nghiên cứu công nghệ này không chỉ giúp tối ưu hóa hiệu suất mà còn giảm thiểu thời gian phát triển sản phẩm. Các ứng dụng của FPGA rất đa dạng, từ xử lý tín hiệu số đến các hệ thống nhúng phức tạp.

1.1. Lịch sử và sự phát triển của công nghệ FPGA

FPGA được phát triển lần đầu tiên vào năm 1984 bởi Ross Freeman, người sáng lập công ty Xilinx. Kể từ đó, công nghệ này đã trải qua nhiều cải tiến, cho phép tích hợp hàng triệu cổng logic trong một vi mạch, mở ra nhiều cơ hội mới cho các ứng dụng điện tử.

1.2. Các thành phần chính của FPGA

FPGA bao gồm các khối logic lập trình được, hệ thống mạch liên kết, và các khối vào/ra. Các thành phần này cho phép người dùng thiết kế và tối ưu hóa các ứng dụng theo nhu cầu cụ thể.

II. Thách thức trong việc ứng dụng công nghệ FPGA vào xử lý dữ liệu

Mặc dù công nghệ FPGA mang lại nhiều lợi ích, nhưng cũng tồn tại một số thách thức trong việc ứng dụng vào xử lý dữ liệu. Các vấn đề như độ phức tạp trong thiết kế, yêu cầu về kỹ năng lập trình, và chi phí phát triển là những yếu tố cần được xem xét. Đặc biệt, việc tối ưu hóa hiệu suất và thời gian thực thi là những thách thức lớn trong các ứng dụng thực tế.

2.1. Độ phức tạp trong thiết kế hệ thống FPGA

Thiết kế hệ thống trên FPGA yêu cầu kiến thức sâu về ngôn ngữ mô tả phần cứng như VHDL hoặc Verilog. Điều này có thể gây khó khăn cho những người mới bắt đầu hoặc không có kinh nghiệm trong lĩnh vực này.

2.2. Chi phí và thời gian phát triển

Chi phí phát triển và thời gian đưa sản phẩm ra thị trường có thể cao nếu không có kế hoạch rõ ràng. Việc tối ưu hóa quy trình thiết kế là cần thiết để giảm thiểu chi phí và thời gian.

III. Phương pháp tối ưu hóa hiệu suất trong công nghệ FPGA

Để tối ưu hóa hiệu suất của FPGA trong xử lý dữ liệu, nhiều phương pháp đã được phát triển. Các kỹ thuật như Pipeline, Parallel Processing, và Resource Sharing là những phương pháp hiệu quả giúp tăng tốc độ xử lý và giảm thiểu thời gian thực thi.

3.1. Kỹ thuật Pipeline trong FPGA

Kỹ thuật Pipeline cho phép chia nhỏ các tác vụ thành nhiều giai đoạn, từ đó tăng cường khả năng xử lý song song. Điều này giúp giảm thiểu thời gian thực thi cho các ứng dụng phức tạp.

3.2. Xử lý song song và chia sẻ tài nguyên

Xử lý song song cho phép nhiều tác vụ được thực hiện đồng thời, trong khi chia sẻ tài nguyên giúp tối ưu hóa việc sử dụng các khối logic trong FPGA, từ đó nâng cao hiệu suất tổng thể.

IV. Ứng dụng thực tiễn của công nghệ FPGA trong xử lý dữ liệu

Công nghệ FPGA đã được ứng dụng rộng rãi trong nhiều lĩnh vực, từ viễn thông đến y tế. Các ứng dụng này không chỉ giúp cải thiện hiệu suất mà còn mở ra nhiều cơ hội mới cho các giải pháp sáng tạo. Việc sử dụng FPGA trong các hệ thống nhúng và xử lý tín hiệu số đã chứng minh được tính hiệu quả và độ tin cậy cao.

4.1. Ứng dụng trong viễn thông

FPGA được sử dụng trong các thiết bị viễn thông để xử lý tín hiệu và truyền tải dữ liệu với tốc độ cao. Điều này giúp cải thiện chất lượng dịch vụ và giảm thiểu độ trễ trong truyền thông.

4.2. Ứng dụng trong y tế

Trong lĩnh vực y tế, FPGA được sử dụng để xử lý dữ liệu từ các thiết bị chẩn đoán hình ảnh, giúp nâng cao độ chính xác và tốc độ phân tích dữ liệu.

V. Kết luận và tương lai của công nghệ FPGA

Công nghệ FPGA đang ngày càng trở nên quan trọng trong việc xử lý dữ liệu nhanh và hiệu quả. Với sự phát triển không ngừng của công nghệ, FPGA hứa hẹn sẽ tiếp tục đóng vai trò quan trọng trong các ứng dụng công nghệ cao trong tương lai. Việc nghiên cứu và phát triển các giải pháp mới sẽ giúp tối ưu hóa hiệu suất và mở rộng khả năng ứng dụng của FPGA.

5.1. Xu hướng phát triển công nghệ FPGA

Các xu hướng mới trong công nghệ FPGA bao gồm việc tích hợp AI và Machine Learning, giúp nâng cao khả năng xử lý và tự động hóa trong các ứng dụng.

5.2. Tầm quan trọng của nghiên cứu và phát triển

Nghiên cứu và phát triển trong lĩnh vực FPGA sẽ giúp giải quyết các thách thức hiện tại và mở ra nhiều cơ hội mới cho các ứng dụng trong tương lai.

Nội dung chính

Tổng quan nghiên cứu

Trong bối cảnh thế kỷ 21, công nghệ thông tin và kỹ thuật số phát triển mạnh mẽ, các bộ vi xử lý ngày càng đóng vai trò quan trọng trong việc nâng cao hiệu suất và khả năng xử lý của các thiết bị điện tử như máy tính, điện thoại thông minh và máy tính bảng. FPGA (Field-Programmable Gate Array) là một công nghệ vi mạch khả trình tiên tiến, được ứng dụng rộng rãi nhằm giải quyết các bài toán xử lý dữ liệu nhanh với tính linh hoạt và hiệu suất cao. FPGA có khả năng tích hợp hàng triệu cổng logic, bộ nhớ dung lượng lớn và các thành phần xử lý tín hiệu số (DSP slice), hỗ trợ tốc độ truyền dữ liệu lên đến hàng gigabit mỗi giây.

Mục tiêu nghiên cứu của luận văn là phân tích công nghệ FPGA và ứng dụng kỹ thuật Pipeline để xử lý nhanh dữ liệu, đặc biệt tập trung vào bài toán nhân hai số nguyên lớn trên FPGA. Phạm vi nghiên cứu bao gồm công nghệ FPGA, các công cụ phát triển như phần mềm Quartus II của Altera và ISE của Xilinx, kỹ thuật Pipeline trong lập trình FPGA, và xây dựng ứng dụng thử nghiệm trên các dòng chip Flex10 và Stratix. Nghiên cứu có ý nghĩa quan trọng trong việc nâng cao hiệu quả xử lý dữ liệu trong các hệ thống nhúng, xử lý tín hiệu số và các ứng dụng đòi hỏi tốc độ tính toán cao, góp phần rút ngắn thời gian phát triển sản phẩm và giảm chi phí đầu tư.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Luận văn dựa trên hai lý thuyết chính: công nghệ FPGA và kỹ thuật Pipeline trong xử lý dữ liệu. FPGA là mạch tích hợp có cấu trúc mảng phần tử logic lập trình được, cho phép tái cấu trúc và tùy biến linh hoạt trong quá trình sử dụng. FPGA bao gồm các khối logic cơ bản (logic block), hệ thống mạch liên kết lập trình được, khối vào/ra (IO Pads), và các phần tử tích hợp sẵn như DSP slice, RAM, ROM. FPGA có ưu điểm vượt trội về khả năng tái lập trình, chi phí thấp, thời gian thiết kế ngắn và tốc độ xử lý nhanh.

Kỹ thuật Pipeline là phương pháp thực hiện các lệnh theo kiểu gối đầu, tận dụng khoảng thời gian rỗi giữa các giai đoạn xử lý để tăng tốc độ thực thi. Trong FPGA, Pipeline được tổ chức bằng cách chia bài toán thành các giai đoạn xử lý song song, đồng bộ hóa bằng tín hiệu clock (CLK), giúp tăng hiệu suất xử lý dữ liệu lớn, đặc biệt với các phép toán số học như nhân, cộng.

Ba khái niệm chính được sử dụng trong nghiên cứu gồm:

• FPGA (Field-Programmable Gate Array): Vi mạch khả trình với cấu trúc mảng logic lập trình được.
• Pipeline: Kỹ thuật xử lý song song theo giai đoạn nhằm tăng tốc độ thực thi.
• Ngôn ngữ mô tả phần cứng HDL (VHDL, Verilog): Ngôn ngữ lập trình dùng để mô tả và thiết kế các mạch FPGA.

Phương pháp nghiên cứu

Nguồn dữ liệu chính được thu thập từ tài liệu chuyên ngành, các bài báo khoa học, tài liệu kỹ thuật của các nhà sản xuất FPGA như Xilinx và Altera, cùng với các phần mềm thiết kế FPGA (Quartus II, ISE). Phương pháp nghiên cứu bao gồm:

• Phân tích lý thuyết: Tổng quan về công nghệ FPGA, các thành phần cấu tạo, ưu nhược điểm và ứng dụng.
• Thiết kế mô hình Pipeline: Xây dựng chương trình mô phỏng phép nhân hai số nguyên lớn trên FPGA bằng ngôn ngữ VHDL.
• Thử nghiệm thực tế: Sử dụng phần mềm Quartus II để tạo project, tổng hợp, mô phỏng và thực thi trên các chip FPGA họ Flex10 và Stratix.
• So sánh kết quả: Đánh giá hiệu suất xử lý nhanh dữ liệu khi áp dụng kỹ thuật Pipeline so với phương pháp tuần tự.

Quá trình nghiên cứu được thực hiện trong khoảng thời gian học tập và công tác tại Đại học Thái Nguyên, với cỡ mẫu là các thiết kế FPGA mô phỏng và thử nghiệm trên hai dòng chip phổ biến. Phương pháp chọn mẫu là lựa chọn các chip FPGA đại diện cho các thế hệ công nghệ khác nhau để so sánh hiệu quả xử lý. Phân tích dữ liệu dựa trên kết quả mô phỏng, thời gian xử lý và tài nguyên sử dụng của FPGA.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

1. Khả năng xử lý nhanh của FPGA: FPGA có thể chứa từ 100.000 đến vài tỷ cổng logic, hỗ trợ tích hợp bộ nhớ dung lượng lớn và các khối DSP slice, giúp xử lý dữ liệu với tốc độ gigabit/s. Ví dụ, chip Stratix II của Altera với kiến trúc Adaptive Logic Module (ALM) 8 ngõ vào cho phép thực thi các hàm logic phức tạp và tối ưu hóa diện tích sử dụng.

2. Hiệu quả của kỹ thuật Pipeline: Khi áp dụng Pipeline cho bài toán nhân hai số nguyên 40 bit, thời gian xử lý giảm đáng kể. Cụ thể, thực hiện 6 phép nhân theo kỹ thuật Pipeline chỉ mất khoảng 10 xung nhịp đồng hồ, trong khi thực hiện tuần tự mất đến 30 xung nhịp, tiết kiệm hơn 66% thời gian xử lý.

3. So sánh hiệu suất giữa các chip FPGA: Thử nghiệm trên chip Flex10 và Stratix cho thấy chip Stratix có khả năng xử lý nhanh hơn do kiến trúc ALM và hệ thống định tuyến MultiTrack tiên tiến, giúp tăng tốc độ truyền và xử lý dữ liệu.

4. Ứng dụng ngôn ngữ VHDL trong thiết kế: VHDL cho phép mô tả chi tiết và mô phỏng chính xác các thiết kế FPGA, hỗ trợ thiết kế từ mức hệ thống đến mức cổng logic. Việc sử dụng VHDL giúp dễ dàng tổ chức Pipeline và kiểm tra chức năng qua môi trường testbench.

Thảo luận kết quả

Nguyên nhân chính của hiệu quả xử lý nhanh trên FPGA là do khả năng tái cấu trúc linh hoạt và tổ chức xử lý song song thông qua kỹ thuật Pipeline. Việc chia bài toán thành các giai đoạn xử lý độc lập, đồng bộ bằng tín hiệu clock, giúp tận dụng tối đa tài nguyên phần cứng và giảm thời gian chờ đợi. Kết quả này phù hợp với các nghiên cứu trong ngành về tính toán song song và xử lý tín hiệu số.

So với các phương pháp truyền thống như thiết kế mạch bằng hàm Boolean hay sơ đồ mạch, việc sử dụng ngôn ngữ mô tả phần cứng HDL và FPGA giúp giảm thiểu sai sót, tăng khả năng tái sử dụng và rút ngắn thời gian phát triển. Kết quả mô phỏng có thể được trình bày qua biểu đồ so sánh thời gian xử lý giữa phương pháp tuần tự và Pipeline, hoặc bảng thống kê tài nguyên sử dụng trên các chip FPGA khác nhau.

Ngoài ra, việc lựa chọn phần mềm thiết kế phù hợp như Quartus II và ISE cũng ảnh hưởng đến hiệu quả thiết kế và mô phỏng. Phần mềm Quartus II hỗ trợ đầy đủ các bước từ tạo project, tổng hợp, mô phỏng đến nạp chương trình vào FPGA, giúp kiểm soát chặt chẽ quá trình phát triển.

Đề xuất và khuyến nghị

1. Tăng cường ứng dụng kỹ thuật Pipeline trong thiết kế FPGA: Khuyến khích các nhà phát triển tận dụng kỹ thuật Pipeline để tối ưu hóa tốc độ xử lý dữ liệu, đặc biệt trong các ứng dụng xử lý tín hiệu số và tính toán song song. Thời gian áp dụng có thể bắt đầu ngay trong các dự án thiết kế mới.

2. Đào tạo và nâng cao kỹ năng lập trình HDL: Tổ chức các khóa đào tạo chuyên sâu về ngôn ngữ VHDL và Verilog cho kỹ sư và sinh viên nhằm nâng cao khả năng thiết kế và mô phỏng FPGA hiệu quả. Chủ thể thực hiện là các trường đại học và trung tâm đào tạo công nghệ thông tin.

3. Sử dụng phần mềm thiết kế chuyên dụng: Khuyến nghị sử dụng phần mềm Quartus II của Altera hoặc ISE của Xilinx để đảm bảo quy trình thiết kế, mô phỏng và nạp chương trình được thực hiện đồng bộ và chính xác. Các doanh nghiệp và phòng thí nghiệm nên đầu tư bản quyền phần mềm và cập nhật phiên bản mới.

4. Nghiên cứu mở rộng ứng dụng FPGA trong các lĩnh vực mới: Đề xuất nghiên cứu thêm về ứng dụng FPGA trong các lĩnh vực như trí tuệ nhân tạo, xử lý đa phương tiện, và hệ thống nhúng thời gian thực để khai thác tối đa tiềm năng của công nghệ này. Thời gian nghiên cứu có thể kéo dài từ 1-3 năm với sự phối hợp của các viện nghiên cứu và doanh nghiệp công nghệ.

Đối tượng nên tham khảo luận văn

1. Sinh viên và nghiên cứu sinh ngành Khoa học Máy tính, Công nghệ Thông tin: Luận văn cung cấp kiến thức nền tảng về FPGA và kỹ thuật Pipeline, hỗ trợ phát triển kỹ năng thiết kế phần cứng và lập trình HDL.

2. Kỹ sư thiết kế phần cứng và lập trình FPGA: Tài liệu giúp hiểu rõ về quy trình thiết kế, mô phỏng và tối ưu hóa hiệu suất xử lý trên FPGA, từ đó áp dụng vào các dự án thực tế.

3. Doanh nghiệp công nghệ và phát triển sản phẩm nhúng: Các công ty có thể tham khảo để lựa chọn công nghệ FPGA phù hợp, áp dụng kỹ thuật Pipeline nhằm nâng cao hiệu suất sản phẩm và rút ngắn thời gian đưa sản phẩm ra thị trường.

4. Giảng viên và nhà nghiên cứu trong lĩnh vực vi mạch và xử lý tín hiệu số: Luận văn cung cấp cơ sở lý thuyết và thực nghiệm để phát triển các đề tài nghiên cứu sâu hơn về FPGA và các kỹ thuật xử lý dữ liệu nhanh.

Câu hỏi thường gặp

1. FPGA là gì và có ưu điểm gì so với các loại vi mạch khác?
   FPGA là mạch tích hợp khả trình với cấu trúc mảng logic lập trình được, cho phép tái cấu trúc linh hoạt trong quá trình sử dụng. Ưu điểm gồm khả năng tái lập trình, chi phí thấp, thời gian thiết kế ngắn, và tốc độ xử lý nhanh hơn so với các vi mạch bán dẫn truyền thống như ASIC.

2. Kỹ thuật Pipeline giúp tăng tốc xử lý dữ liệu như thế nào?
   Pipeline chia quá trình xử lý thành các giai đoạn song song, thực hiện đồng thời nhiều phần của bài toán, tận dụng khoảng thời gian rỗi giữa các giai đoạn để giảm tổng thời gian thực thi. Ví dụ, xử lý 6 phép toán có thể giảm từ 30 xung nhịp xuống còn 10 xung nhịp.

3. Ngôn ngữ VHDL có vai trò gì trong thiết kế FPGA?
   VHDL là ngôn ngữ mô tả phần cứng tiêu chuẩn, cho phép mô tả chi tiết hoạt động và cấu trúc của mạch FPGA. Nó hỗ trợ mô phỏng, kiểm tra và tổng hợp thiết kế, giúp phát hiện lỗi sớm và tái sử dụng thiết kế hiệu quả.

4. Phần mềm nào được sử dụng để thiết kế và mô phỏng FPGA?
   Hai phần mềm phổ biến là Quartus II của Altera và ISE của Xilinx. Chúng cung cấp môi trường thiết kế toàn diện từ tạo project, tổng hợp, mô phỏng đến nạp chương trình vào chip FPGA.

5. Ứng dụng thực tế của FPGA trong xử lý dữ liệu nhanh là gì?
   FPGA được ứng dụng trong xử lý tín hiệu số, hệ thống nhúng, mô phỏng phần cứng máy tính, và các bài toán đòi hỏi tính toán song song cao như nhân hai số nguyên lớn, xử lý đa phương tiện, và trí tuệ nhân tạo.

Kết luận

• FPGA là công nghệ vi mạch khả trình tiên tiến, hỗ trợ xử lý dữ liệu nhanh với tính linh hoạt và hiệu suất cao.
• Kỹ thuật Pipeline giúp tăng tốc độ xử lý bằng cách thực hiện các giai đoạn xử lý song song, giảm đáng kể thời gian thực thi.
• Ngôn ngữ VHDL và phần mềm thiết kế như Quartus II, ISE là công cụ quan trọng trong việc mô tả, mô phỏng và thực thi thiết kế FPGA.
• Thử nghiệm trên các chip Flex10 và Stratix cho thấy hiệu quả vượt trội của kỹ thuật Pipeline trong xử lý phép nhân hai số nguyên lớn.
• Nghiên cứu mở ra hướng phát triển ứng dụng FPGA trong các lĩnh vực công nghệ cao, góp phần nâng cao hiệu quả xử lý và rút ngắn thời gian phát triển sản phẩm.

Để tiếp tục phát triển, cần mở rộng nghiên cứu về các kỹ thuật tối ưu hóa FPGA và ứng dụng trong các lĩnh vực mới như trí tuệ nhân tạo và xử lý đa phương tiện. Độc giả và các nhà nghiên cứu được khuyến khích áp dụng và phát triển các giải pháp dựa trên công nghệ FPGA nhằm nâng cao hiệu suất và tính linh hoạt trong xử lý dữ liệu.

Trích đoạn nội dung tài liệu

CHƯƠNG 1: TỔNG QUAN VỀ CÔNG NGHỆ FPGA VÀ ỨNG DỤNG FPGA là viết tắt của (Field-Programmable Gate Array) là vi mạch dùng cấu trúc mảng phần tử logic cho phép người thiết kế lập trình thay đổi các thiết kế của mình [6],[7]. Vi mạch FPGA được cấu thành từ các bộ phận:  Các khối logic cơ bản lập trình được (logic block).  Hệ thống mạch liên kết lập trình được.  Khối vào/ra (IO Pads).

 Phần tử thiết kế sẵn khác như DSP Slice, RAM, ROM, nhân vi xử lý… Ưu điểm: - Có thể tái cấu trúc lại khi đang sử dụng, tác vụ tái lập trình thực hiện đơn giản. - Công đoạn thiết kế đơn giản, khả năng lập trình linh động. - Chi phí thấp, rút ngắn thời gian đưa vào sử dụng. - Có khả năng chứa khối lượng lớn cổng logic (logic gate) - Linh hoạt và tốc độ xử lý nhanh.

Lịch sử ra đời của FPGA Năm 1984 Ross Freeman là người đầu tiên thiết kế PFGA và cũng là người sáng lập công ty Xilinx. Kiến trúc mới của FPGA cho phép tích hợp số lượng lớn các phần tử bán dẫn vào một vi mạch so với kiến trúc trước đó là CPLD. FPGA có khả năng chứa từ 100.000 đến vài tỷ cổng logic, trong khi CPLD chỉ chứa từ 10.000 cổng logic, con số này đối với PAL vá PLA còn thấp hơn rất nhiều chỉ đạt vài nghìn đến 10. CPLD được cấu trúc từ số lượng nhất định các khối SPLD (Simple Programable devices) (Thuật ngữ chung chỉ PAL, PLA).

SPLD thường là một 5 mảng logic AND/OR lập trình được có kích thước xác định và chứa một số lượng hạn chế các phần tử nhớ đồng bộ (clocked register). Cấu trúc này hạn chế khả năng thực hiện những hàm phức tạp và thông thường hiệu xuất làm việc của vi mạch phụ thuộc vào cấu trúc cụ thể của vi mạch hơn là vào yêu cầu bài toán. Kiến trúc của FPGA là kiến trúc mảng các khối logic, khối logic nhỏ hơn nhiều nếu đem so sánh với một khối SPLD, ưu điểm này giúp FPGA có thể chứa nhiều hơn các phần tử logic và phát huy tối đa khả năng lập trình của các phần tử logic và hệ thống mạch kết nối, để đạt được mục đích này thì kiến trúc của FPGA phức tạp hơn nhiều so với CPLD. Một điểm khác biệt với CPLD là trong những FPGA hiện đại được tích hợp nhiều những bộ logic số học đã sơ bộ tối ưu hóa hỗ trợ RAM, ROM tốc độ cao, hay các bộ nhân cộng (multication and accumulation, MAC), thuật ngữ tiếng anh là DSP slice dùng cho những ứng dụng xử lý tín hiệu số DSP.

Ngoài khả năng tái cấu trúc vi mạch toàn cục, FPGA hiện tại còn hỗ trợ tái cấu trúc một bộ phận riêng lẻ trong khi vẫn đảm bảo hoạt động bình thường cho các bộ phận khác. Cấu trúc tổng thể của một FPGA được minh họa ở Hình 1. I/O logic block Programmable Interconnect Hình 1.1: Cấu trúc tổng thể một FPGA 6 Khối logic FPGA output 4 input S1 D Look Up S SE Q S2 Table D (LUT) C END R CLR Q Clock Flip - Flop Hình 1.2: Khối logic FPGA Phần tử chính của FPGA là các khối logic (logic block). Khối logic được cấu thành từ LUT và một phần tử nhớ đồng bộ flip-flop.

Khối vào/ra (IO) Khối vào/ra nhiều hay ít là tùy thuộc vào từng loại FPGA. Chúng có thể được kết nối với các thiết bị bên ngoài như LED, USB, RAM … tùy theo mục đích sử dụng. LUT (Look up table) là khối logic có thể thực hiện bất kỳ hàm logic nào từ bốn đầu vào, kết quả của hàm này tùy thuộc vào mục đích mà gửi ra ngoài khối logic trực tiếp hay thông qua phần tử nhớ flip-flop. Nếu nhìn cấu trúc tổng thể mảng LUT thì ngoài bốn đầu vào kể trên còn hỗ trợ thêm hai đầu vào bổ sung từ các khối logic phân bố trước và sau nó nâng tổng số đầu vào của LUT lên 6 chân.

Cấu trúc này nhằm tăng tốc các bộ số học logic. Hệ thống mạch liên kết là khối chuyển mạch của FPGA. Mạng liên kết trong FPGA được cấu thành từ các đường kết nối theo hai phương ngang và đứng, 7 tùy theo từng loại FPGA mà các đường kết nối được chia thành các nhóm khác nhau. Ví dụ, trong XC4000 của Xilinx có ba loại kết nối: ngắn, dài và rất dài.

Các đường kết nối được nối với nhau thông qua các khối chuyển mạch lập trình được (programmable switch), trong một khối chuyển mạch chứa một số lượng nút chuyển lập trình được đảm bảo cho các dạng liên kết phức tạp khác nhau. Các phần tử tích hợp sẵn Ngoài các khối logic tùy theo các loại FPGA khác nhau mà có các phần tử tích hợp thêm khác nhau. Ví dụ: công cụ SoPC Builder của hãng Altera khai thác kiến trúc (System Interconnect Fabric) công nghệ tạo ra các kết nối của SoPC Builder dùng các nguồn tài nguyên logic bên trong FPGA tích hợp các thành phần vào hệ thống để phát triển các thiết kế. Ngoài các thành phần thường có trong một SoPC như CPU nhúng, bộ điều khiển SDRAM, bộ điều khiển SRAM, bộ điều khiển chuyển tiếp mạng, UART … [8],[9] Có hai loại FPGA cơ bản: Loại SRAM (Static Random Access Memory) có thể Arithmetic Logic Bộ dồn kênh F5IN ở trong mỗi slice được kết hợp các đầu ra, bộ tạo chức năng được chỉ ra như trong Hình 1.

8 CLB Slice MUXF6 LUT LUT MUXF5 Slice LUT LUT MUXF5 Hình 1.3: Bộ dồn kênh F5 và F6 Sự kết hợp này sẽ đưa ra hoặc một bộ tạo hàm mà nó có thể thực thi bất kỳ 5 đầu vào chức năng hoặc một bộ dồn kênh 4:1 hoặc các chức năng được chọn lựa của chin đầu vào. Tương tự, bộ dồn kênh F6 kết hợp các đầu ra của bốn bộ tạo chức năng trong CLB bằng việc chọn một trong hai đầu ra của bộ dồn kênh F5. Điều này cho phép thực thi bất kỳ một hàm 6 đầu vào, một bộ dồn kênh 8:1, hoặc chức năng được chọn lựa lên đến 19 đầu vào. Block RAM Họ Spartan-IIE của Xilinx hợp nhất một vài bộ nhớ RAM theo khối thành khối lớn hơn (gọi là Select RAM+), có nghĩa cần phải bổ sung thêm các LUT RAM đã được dung.

Kiến trúc bộ nhớ không bền vững này được thực hiện trong các CLB. Các khối bộ nhớ RAM Block chúng được tổ chức theo các cột. Hầu hết họ Spartan-IIE có chứa hai cột như nhau, mỗi một cột được bố trí dọc theo chiều đứng. Họ XC2S400E có bốn cột RAM khối, mỗi cột này được kéo dài hết chiều 9 cao của chip.

Mỗi một khối nhớ chính gồm bốn CLB cao và vì vậy mỗi Spartan- IIE có 8 CLB cao sẽ chứa hai khối nhớ trên mỗi cột và tổng cộng có bốn khối. Delay-locked loop (DLL) Delay-locked loop được kết hợp với mỗi bộ đệm đầu vào clock toàn cục và là một vòng khóa độ giữ chậm số DLL mà nó loại trừ được sự lệch giữa bộ đệm đầu vào clock và các chân đầu vào clock bên trong thiết bị. bộ DLL giám sát toàn bộ clock đầu vào và clock được phân phối, tự động điều chỉnh phần tử giữ chậm clock. DLL cung cấp các pha vuông 900 của clock nguồn mà có thể nhân đôi, hoặc chia bới cho hệ số 1.

CLKIN Variable CLKOUT Clock Delay Line Distributio n Network CLKFB Control Hình 1.4: Sơ đồ khối của khối lặp xóa độ giữ chậm Altera là hãng đầu tiên giới thiệu LUT khả phân (Fracturable Look-Up Table – LUT có khả năng phân chia thành các cấu hình LUT nhỏ hơn) với 8 ngõ vào trong họ Stratix II năm 2004. Lõi của nó là các mô-đun logic thích nghi ALM (Adaptive Logic Module) 8 ngõ vào nhưng có thể thực thi như một LUT 6 ngõ vào đầy đủ hoặc lựa chọn các chức năng 7 ngõ vào. [4] ALM còn có thể được phân chia hiệu quả thành các LUT nhỏ hơn và độc lập với nhau. Như vậy, sẽ cung cấp các lợi điểm về hiệu xuất đối với các LUT lớn hơn 10 và hiệu quả về diện tích khi dung các LUT nhỏ hơn.

Dòng Stratix còn trội hơn các FPGA khác nhờ định tuyến thông qua các kết nối MultiTrack, cung cấp khả năng kết nối tốt nhất trong công nghiệp. Vào thời điểm năm 2006 Altera tự hào tuyên bố kiến trúc FPGA của họ đi trước ít nhất mội thế hệ và kiến trúc định tuyến bên trong FPGA thì đi trước hai thế hệ so với các đối thủ. Chìa khóa của cấu trúc hiệu xuất cao và hiệu quả về diện tích chính là kết cấu logic của ALM. ALM bao gồm mạch tổ hợp, hai thanh ghi, hai bộ cộng như hình minh họa sau (Hình 1.5): ALM Combinational Logic 1 Register Regout (0) 2 Adder 3 ALM 4 Combout (0) Input 5 s 6 7 Adder Regout (1) 8 Register Combout (1) LUT khả phân 8 ngõ vào 2 bộ cổng 2 thanh ghi Hình 1.5: Sơ đồ khối “Mô đun logic thích nghi” ALM Phần mạch tổ hợp có tám ngõ vào và một LUT có khả năng chia thành hai LUT thích nghi (ALUT – Adaptive LUT) nhỏ sử dụng công nghệ LUT.

Một ALM toàn vẹn được dung để thực hiện một chức năng 6 ngõ vào bất kỳ, nhưng vì nó có đến 8 ngõ vào đưa đến khối logic tổ hợp nên một ALM có thể thực hiện các kết 11 hợp khác nhau của hai chức năng. Sau đây là bảng mô tả thể hiện tính linh động của ALM. Quy trình thiết kế FPGA tổng quát Quy trình này được trình bày tại Hình 1.6 QUY TRÌNH THIẾT KẾ FPGA QUÁ TRÌNH NHIỆM VỤ CÔNG CỤ BẢN VẼ MÔ TẢ THIẾT KẾ NGÔN NGỮ HDL MÔ TẢ SPECIFLCATION MÔ PHỎNG CHỨC NĂNG MÔ PHỎNG TỔNG HỢP LOGIC CÔNG CỤ SYNT HE SYS HIỆU CHỈNH KẾT NỐI PHÂN TÍCH THỜI GIAN ÁNH XẠ MAPPING THỰC THI IMPLEMENTATION ĐẶT KHỐI CÔNG CỤ ĐẶT KHỐI VÀ ĐỊNH ĐỊNH TUYẾN TUYẾN CẤU HÌNH CÔNG CỤ CẤU CONFIGURATION NẠP HAY LẬP TRÌNH HÌNH Hình 1.6: quy trình thiết kế FPGA 12 Mô tả ban đầu về thiết kế Khi xây dựng một chip khả trinh FPGA với ý nghĩa dành cho một ứng dụng riêng biệt, xuất phát từ ứng dụng thực tiễn cuộc sống sẽ đặt ra yêu cầu thiết kế IC thực hiện tối ưu nhất những ứng dụng đó. Bước đầu của quy trình thiết kế này có nhiệm vụ tiếp nhận các yêu cầu của thiết kế và xây dựng nên kiến trúc tổng quát của thiết kế.

[8] Mô tả thiết kế: Trong bước này từ những yêu cầu của thiết kế và dựa trên khả năng của công nghệ hiện có, người thiết kế kiến trúc sẽ xây dựng nên toàn bộ kiến trúc tổng quan cho thiết kế và mô tả được những vấn đề chủ yếu sau: Thiết kế những khối nào? Mỗi khối có chức năng gì?