BỘ GIÁO DỤC VÀ ĐÀO TẠO _ TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI -----. HNYHL NYA OHO CHU VĂN THÀNH THIET KE VÀ THỰC HIỆN HỆ THÓNG THU VÀ HIEN THI ANH TREN NEN FPGA ĐNOHLN QANUL LVOHL AM LUẬN VĂN THẠC SĨ KỸ THUẬT KỸ THUẬT TRUYEN THONG HÀ NỘI - 2013. BỘ GIÁO DỤC VÀ ĐÀO TẠO _ TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI -—————--£n-----. CHU VĂN THÀNH THIET KE VA THUC HIEN HE THONG THU VA HIEN THI ANH TREN NEN FPGA LUAN VAN THAC SI KY THUAT CHUYEN NGANH : KY THUAT TRUYEN THONG NGƯỜI HƯỚNG DẪN KHOA HỌC: : TS.
VÕ LỄ CƯỜNG HÀ NỘI - 2013 LOI CAM DOAN Tôi xin cam đoan: Những kết quả nghiên cứu, các số liệu, hình vẽ, biểu băng, kết quả tỉnh toán. được trình bảy trong luận văn là hoàn toàn trung thực, không vì phạm bất cử điều gì trong luật sở hữu trí tuệ và pháp luật Việt Nam. TÁC GIẢ LUẬN VĂN Chu Văn Thành Trang| 1 MUC LU Trang LOT CAM BOAN ĐANH MỤC KÝ HIỆU, CHỮ VIẾT TẮT ĐANH MỤC HÌNH TÓM TẮT MO DAU 1 1 Ly do chọn đề tài i 2 Lách sử nghiên cứu 1 3 Mục đích nghiền cửu, đối tượng và phạm vi nghiền cửu của đề tài 2 4. Phương pháp nghiên cửu 2 5.
Tóm tắt cô dọng các luận diểm cơ bản và đóng góp mới của tác giá 3 6. Nội dưng trình bảy luận văn 3 Chuong 1: TONG QUAN 5 it Tink thời sự của để tài 5 12 1iưởng nghiên cứu của dé tai 7 13 'Tổng quan về hệ thống fhu và hiển Thị ảnh.1 Téng quan vé cac thiét bi logic 1p tinh 7 1. FPGA và các ưu, nhược điểm 9 1. Kiển trúc cảm biển thu thập hình ảnh 15 14 Câu trúc tổng quan hệ thông 18 141 Ý tưởng thiết kế hệ thống 19 1.2 Câu trùc tống quan hệ thông, 20 15 Tóm tắt chương, 21 Chuong 2: PHAN TICH LUA CHON HE THONG 22 21 Câu trúc phân cứng hệ thông, 22 22 Tuva chon chip FPGA 23 23 1aya chọn cảm biển hình ảnh 26 2.1 Giao dién cam bién CMOS OV9650 28 2.2 Tinh năng OV9650 28 2.
Thông số kỹ thuật OV9650 29 Trang | 6 DANH MỤC KÝ HIỂU, CHU VLET TAT ASIC Application Specific Integrated Circuit (vi mach tích hợp chuyên dung trong điện tử) ccnp Charged Coupled Device (hiét bi tich dién kép) CLB Configurable Logic Blocks (khéi câu hình lỏgic) CMOS Complementary Metal-Oxide Semiconductor (céng nghé ding để chế tạo vi mach tích hợp) CPLD Complex Programmable Logic Device DSP Digital signal processing (xử lý tín hiệu số) FPGA Field-programmable gate array (vi mach ding cau tric mang phin tử logic mà người dùng cú thể lập trình được) GAL Generic Array Logic devices Hardware Description Language (Ngôn ngữ mỏ tả phân cứng) LƯT Look-Up Table MSI Medium scale intergration (Tich hop qui mé trung binh) PAL Programmable Array Logic devices PC Personal Computer (May tính cá nhân) PDA Personal Digital Assistant (Thiét bi ky thuat 36 hé tro ca nhân) PLD Programmable Logie Deviee (Thidt bi logic lap trình được) EAM Random Access Memory (bộ nhớ truy xuất ngẫu nhiên) ROM Read Only Memory (phan bộ nhớ chữ đọc) SDRAM Synchronous Dynamic RAM (DRAM déng bộ) SSL Small scale integration (ich hop qui mé nhé) TTL Transistor transistor logic VGA Video Graphics Array VHDL VHSIC Hardware Descnption Language Trang | 2 So dé Pin OV9650 Tara chon khdi bé nid hé thong Lara chọn giao diện hiển thị ảnh ‘THIET KẾ HE THONG THU THAP HiNH ANH Thiết kế khối Camera 'Thiết kế mạch giao điện Camera. Thiết mã chương trinh điển khiển camera Thiết kế khỏi bộ nhớ hệ thống Thiết kế mách giao điện SDRAM Thiết kế mã chương trinh điều khién SDRAM "Thiết kế khối hiển thị hình ảnh Thiết kế mạch giao điện VGA. Thiết kế mã chương trình điều khiển VGA. Kết luận chương MÔ PHÒNG VÀ THỰC TIEN I E TIONG TREN FPGA thực hiện hệ thống trén FPGA 411 Khối điển khiển cảm biển hình ánh CMOS 4.2 Khi điều khiển đọc, ghi dữ liệu SI2RAM.
413 Khối điển khiển hiển thị VGA 42 Xếết quả thực hiện hệ thông, 43 Tóm lắt chương, KET LUẬN VÀ KIÊN NGHỊ 1 Kết luận. 3 TÀI LIỆU THAM KHẢO PHỤ LỤC 1: CÁC KHÔI THÀNH PHÁN R3 PHỤ LỤC 2: MÃ CHƯƠNG TRÌNH ĐIÊU KIIỂN HỆ THÔNG THU VÀ HIẾN am ANU a5 PHY LUC 3: SO DO CAU TRUC MA CHUONG TRINH LL PHU LUC 4: BẰNG DỊA CHỈ VÀO RA FPGA 102 Trang | 7 MUC LU Trang LOT CAM BOAN ĐANH MỤC KÝ HIỆU, CHỮ VIẾT TẮT ĐANH MỤC HÌNH TÓM TẮT MO DAU 1 1 Ly do chọn đề tài i 2 Lách sử nghiên cứu 1 3 Mục đích nghiền cửu, đối tượng và phạm vi nghiền cửu của đề tài 2 4. Phương pháp nghiên cửu 2 5. Tóm tắt cô dọng các luận diểm cơ bản và đóng góp mới của tác giá 3 6.
Nội dưng trình bảy luận văn 3 Chuong 1: TONG QUAN 5 it Tink thời sự của để tài 5 12 1iưởng nghiên cứu của dé tai 7 13 'Tổng quan về hệ thống fhu và hiển Thị ảnh.1 Téng quan vé cac thiét bi logic 1p tinh 7 1. FPGA và các ưu, nhược điểm 9 1. Kiển trúc cảm biển thu thập hình ảnh 15 14 Câu trúc tổng quan hệ thông 18 141 Ý tưởng thiết kế hệ thống 19 1.2 Câu trùc tống quan hệ thông, 20 15 Tóm tắt chương, 21 Chuong 2: PHAN TICH LUA CHON HE THONG 22 21 Câu trúc phân cứng hệ thông, 22 22 Tuva chon chip FPGA 23 23 1aya chọn cảm biển hình ảnh 26 2.1 Giao dién cam bién CMOS OV9650 28 2.2 Tinh năng OV9650 28 2. Thông số kỹ thuật OV9650 29 Trang | 6 DANH MỤC KÝ HIỂU, CHU VLET TAT ASIC Application Specific Integrated Circuit (vi mach tích hợp chuyên dung trong điện tử) ccnp Charged Coupled Device (hiét bi tich dién kép) CLB Configurable Logic Blocks (khéi câu hình lỏgic) CMOS Complementary Metal-Oxide Semiconductor (céng nghé ding để chế tạo vi mach tích hợp) CPLD Complex Programmable Logic Device DSP Digital signal processing (xử lý tín hiệu số) FPGA Field-programmable gate array (vi mach ding cau tric mang phin tử logic mà người dùng cú thể lập trình được) GAL Generic Array Logic devices Hardware Description Language (Ngôn ngữ mỏ tả phân cứng) LƯT Look-Up Table MSI Medium scale intergration (Tich hop qui mé trung binh) PAL Programmable Array Logic devices PC Personal Computer (May tính cá nhân) PDA Personal Digital Assistant (Thiét bi ky thuat 36 hé tro ca nhân) PLD Programmable Logie Deviee (Thidt bi logic lap trình được) EAM Random Access Memory (bộ nhớ truy xuất ngẫu nhiên) ROM Read Only Memory (phan bộ nhớ chữ đọc) SDRAM Synchronous Dynamic RAM (DRAM déng bộ) SSL Small scale integration (ich hop qui mé nhé) TTL Transistor transistor logic VGA Video Graphics Array VHDL VHSIC Hardware Descnption Language Trang | 2 DANH MỤC HÌNH Trang Hình 1.1: Câu trúc tổng thể FPGA.2 Khối Logic FPGA 13 Tình 1.3: Khối Configurable Logic FPGA.4: Programmable Interconnect - 15 Hình 1.5: Sơ đề tổng quan căm biên hình anh CCD.6: Sơ đồ khôi cẽm biểu hình ảnh COD 17 Hình 1.7: Sơ dễ khối căm biến hình ánh CMOS.8: Sơ đồ khổi tống quan hệ thông - - 20 Hình 2.1: Sơ dễ khối tổng quát hệ thông thu và hiển thị ảnh.
snreririreeiee Xueereeereo28 Tình 2.4: Sơ dễ khối chức năng OV9650. voi sects d] linh 2.5: Mang cam bién hinh ah. ssscccescesssseeesseeenee sessed] Hình 2.6: So dé khôi SDRAM - - 38 Hình 2.7: Sơ dễ kết nổi VGA. cecceeeccsescesseieessitnssseeesstenseeesuetsiasee sessment AD Tlinh 3.1: So 48 nguyên lý khối Camera.2: Sơ đỗ nguyên lý khối cấp nguồn, ngõ vào ra xung và chuyển mạch.3: Sơ đồ khôi điều khiển SCCH The 2 AB Tinh 3.4: So dé thoi pian truyén dit ligu 3 day - 49 Tình 3.5: Sơ đồ thời gian truyền dữ liệu 2 dây.6: Sơ dỗ Phases truyền.
nhọn 1tr se.7: Sơ đề khôi thu thập hình ảnh.8: Sơ đỗ nguyên lý khối SDRAM - - - 31 Hình 3.9: Sơ dỗ tổng quan hệ thống diễu khiển SDRAM.10: Sơ đô nguyên lý khối VGA.11: Sơ để khối điều khiển VGA - 54 Hình 3.12: Sơ dé thoi gian bién thy man ORT oo. "¬ 4 Trang | 4 DANH MỤC HÌNH Trang Hình 1.1: Câu trúc tổng thể FPGA.2 Khối Logic FPGA 13 Tình 1.3: Khối Configurable Logic FPGA.4: Programmable Interconnect - 15 Hình 1.5: Sơ đề tổng quan căm biên hình anh CCD.6: Sơ đồ khôi cẽm biểu hình ảnh COD 17 Hình 1.7: Sơ dễ khối căm biến hình ánh CMOS.8: Sơ đồ khổi tống quan hệ thông - - 20 Hình 2.1: Sơ dễ khối tổng quát hệ thông thu và hiển thị ảnh. snreririreeiee Xueereeereo28 Tình 2.4: Sơ dễ khối chức năng OV9650. voi sects d] linh 2.5: Mang cam bién hinh ah.
ssscccescesssseeesseeenee sessed] Hình 2.6: So dé khôi SDRAM - - 38 Hình 2.7: Sơ dễ kết nổi VGA. cecceeeccsescesseieessitnssseeesstenseeesuetsiasee sessment AD Tlinh 3.1: So 48 nguyên lý khối Camera.2: Sơ đỗ nguyên lý khối cấp nguồn, ngõ vào ra xung và chuyển mạch.3: Sơ đồ khôi điều khiển SCCH The 2 AB Tinh 3.4: So dé thoi pian truyén dit ligu 3 day - 49 Tình 3.5: Sơ đồ thời gian truyền dữ liệu 2 dây.6: Sơ dỗ Phases truyền. nhọn 1tr se.7: Sơ đề khôi thu thập hình ảnh.8: Sơ đỗ nguyên lý khối SDRAM - - - 31 Hình 3.9: Sơ dỗ tổng quan hệ thống diễu khiển SDRAM.10: Sơ đô nguyên lý khối VGA.11: Sơ để khối điều khiển VGA - 54 Hình 3.12: Sơ dé thoi gian bién thy man ORT oo. "¬ 4 Trang | 4 DANG MUC BANG : Thông sé dic tung FPGA dong Cyelonell.
: Thông số kỹ thuật OV9650 29 - Mô tã Pin. - - - - - 33 : Giá trị cực đại OV9650. 234 Đặc điểm DC (-20°C<T, < 70°C) S.35 Đặc điểm và chức năng AC (-20 ° Ở < Tụ < 70 ® Œ) 36 Cáo chế độ truy cập SDRAM. o0 con reo sec sessed 8 màu cơ bản từ 3 bịt của VGA - 44 Thời gian hiển thị với chế dộ VGA 640 x 480.Õ7 Tham số cấu hình QV9650 [Z1].
Giao điện lệnh. - - 6§ Trang | 3 So dé Pin OV9650 Tara chon khdi bé nid hé thong Lara chọn giao diện hiển thị ảnh ‘THIET KẾ HE THONG THU THAP HiNH ANH Thiết kế khối Camera 'Thiết kế mạch giao điện Camera. Thiết mã chương trinh điển khiển camera Thiết kế khỏi bộ nhớ hệ thống Thiết kế mách giao điện SDRAM Thiết kế mã chương trinh điều khién SDRAM "Thiết kế khối hiển thị hình ảnh Thiết kế mạch giao điện VGA. Thiết kế mã chương trình điều khiển VGA.
Kết luận chương MÔ PHÒNG VÀ THỰC TIEN I E TIONG TREN FPGA thực hiện hệ thống trén FPGA 411 Khối điển khiển cảm biển hình ánh CMOS 4.2 Khi điều khiển đọc, ghi dữ liệu SI2RAM. 413 Khối điển khiển hiển thị VGA 42 Xếết quả thực hiện hệ thông, 43 Tóm lắt chương, KET LUẬN VÀ KIÊN NGHỊ 1 Kết luận.
