Luận văn: Thiết kế bộ điều khiển đầu dò siêu âm FPGA cho ảnh siêu âm y tế

Luận văn: Thiết kế bộ điều khiển đầu dò siêu âm FPGA cho ảnh y tế. Nghiên cứu ứng dụng công nghệ FPGA nâng cao chất lượng ảnh siêu âm.

• Tác giả: Nguyễn Duy Thông
• Người hướng dẫn: TS. Trịnh Quang Dức
• Trường học: Trường Đại Học Bách Khoa Hà Nội
• Chuyên ngành: Kỹ thuật
• Đề tài: Thiết Kế Bộ Điều Khiển Đầu Dò Siêu Âm Dựa Trên Công Nghệ FPGA Ứng Dụng Cho Ảnh Siêu Âm Trong Y Tế
• Loại tài liệu: Luận văn thạc sĩ khoa học
• Năm xuất bản: 2015
• Địa điểm: Hà Nội

Mục lục chi tiết

• LỜI CAM ĐOAN
• MỤC LỤC
• DANH MỤC CÁC TỪ VIẾT TẮT
• DANH MỤC HÌNH VẼ
• MỞ ĐẦU
• 1. CHƯƠNG 1: ĐẦU DÒ SIÊU ÂM SỬ DỤNG CÔNG NGHỆ MẢNG PHA
• 1.1. Công nghệ mảng pha
• 1.2. Đầu dò mảng pha
• 1.2.1. Hệ thống dãy tổ hợp pha là gì?
• 1.2.2. Các chỉ tiêu trong thiết kế đầu dò
• 1.2.3. Các chế độ hiển thị hình ảnh siêu âm với công nghệ mảng pha
• 1.3. Hiển thị dạng A-Scan
• 1.4. Hiển thị dạng B-Scan
• 1.5. Hiển thị dạng C-Scan
• 1.6. Vai trò của tia siêu âm hội tụ và ảnh hưởng của nó tới chất lượng ảnh siêu âm
• 1.7. TỔNG KẾT CHƯƠNG I
• 2. CHƯƠNG II: TÍNH TOÁN TRỄ HỘI TỤ
• 2.1. Các phương pháp hội tụ tia siêu âm
• 2.2. Phương pháp hội tụ tia siêu âm sử dụng “thấu kính âm”
• 2.3. Phương pháp hội tụ bằng cách tạo các bề mặt bậc 2
• 2.4. Phương pháp hội tụ sử dụng trễ pha
• 2.5. Hội tụ tia siêu âm sử dụng đầu dò mảng pha
• 2.6. Các phương pháp tính toán trễ pha
• 2.6.1. Phương pháp tính trực tiếp bằng hình học
• 2.6.2. Phương pháp tính gián tiếp qua mặt cắt tương đương
• 2.7. TỔNG KẾT CHƯƠNG II
• 3. CHƯƠNG III: LỰA CHỌN CÁC THÔNG SỐ VÀ MÔ PHỎNG
• 3.1. Mô hình phân bố áp suất âm trên mặt phẳng
• 3.2. Phương pháp số hóa phương trình phần bố áp suất âm
• 3.3. Thiết diện phát tia
• 3.4. Thiết điện phát tia hiệu quả
• 3.5. Thiết diện phát tia tối thiểu. Góc mở bị động
• 3.6. Bước sóng
• 3.7. Bề rộng phần tử
• 3.8. Kích thước lớn nhất của phần tử
• 3.9. Kích thước nhỏ nhất của phần tử
• 3.10. Biên độ búp sóng phụ
• 3.11. Mô phỏng và đánh giá
• 3.12. TỔNG KẾT CHƯƠNG III
• 4. CHƯƠNG IV: CÔNG NGHỆ FPGA VÀ ĐẦU DÒ MẢNG PHA
• 4.1. Ưu thế của công nghệ FPGA trong thiết kế đầu dò mảng pha
• 4.2. Ngôn ngữ mô tả phần cứng
• 4.3. Phương pháp tiếp cận và giải pháp tạo trễ cho đầu dò siêu âm mảng pha
• 4.3.1. Phương pháp tiếp cận
• 4.3.2. Tổng quan về hệ thống
• 4.3.3. Giải pháp kỹ thuật
• 4.4. TỔNG KẾT CHƯƠNG IV
• 5. CHƯƠNG V: THIẾT KẾ BỘ ĐIỀU KHIỂN VÀ MÔ PHỎNG
• 5.1. Khối điều khiển
• 5.2. Mô phỏng
• 5.3. Khối Decoder
• 5.4. Khối Latch
• 5.5. Khối Pulse_enable
• 5.6. Khối Out Pulse
• 5.7. Mô phỏng tín hiệu bộ điều khiển
• 5.8. Thảo luận và đánh giá kết quả mô phỏng
• 5.9. TỔNG KẾT CHƯƠNG V
• KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
• DANH MỤC CÁC TỪ VIẾT TẮT

Tóm tắt

I. Tổng quan về Thiết kế bộ điều khiển FPGA cho siêu âm

Công nghệ siêu âm đóng vai trò quan trọng trong y học chẩn đoán hình ảnh, cung cấp thông tin trực quan về cấu trúc bên trong cơ thể. Đầu dò siêu âm là thành phần then chốt, chịu trách nhiệm phát và thu sóng siêu âm. Để điều khiển chính xác đầu dò siêu âm, đặc biệt là các đầu dò mảng pha, cần có bộ điều khiển hiệu năng cao. FPGA (Field-Programmable Gate Array) là một giải pháp lý tưởng, nhờ khả năng xử lý song song, linh hoạt và hiệu suất cao. Luận văn này tập trung vào việc thiết kế bộ điều khiển FPGA cho đầu dò siêu âm, nhằm cải thiện chất lượng ảnh siêu âm trong y tế. Mục tiêu là tối ưu hóa các tham số điều khiển, đảm bảo hình ảnh rõ nét, giảm nhiễu và tăng độ phân giải. Việc ứng dụng FPGA trong điều khiển siêu âm y tế mở ra nhiều tiềm năng, đặc biệt trong các ứng dụng siêu âm thời gian thực và hình ảnh Doppler. Theo tài liệu gốc, FPGA mang lại khả năng tùy biến cao, cho phép điều chỉnh các thông số hình ảnh theo nhu cầu cụ thể của từng ứng dụng lâm sàng. Ứng dụng FPGA trong điều khiển siêu âm y tế ngày càng được chú trọng, nhằm nâng cao hiệu quả chẩn đoán và điều trị bệnh tật.

1.1. Vai trò của siêu âm trong y học chẩn đoán hình ảnh

Siêu âm là một phương pháp chẩn đoán hình ảnh không xâm lấn, sử dụng sóng âm tần số cao để tạo ra hình ảnh về các cơ quan và mô mềm trong cơ thể. Nó được sử dụng rộng rãi trong nhiều lĩnh vực của y học, bao gồm sản khoa, tim mạch, tiêu hóa và tiết niệu. Ưu điểm của siêu âm bao gồm tính an toàn, chi phí thấp và khả năng hiển thị hình ảnh thời gian thực. Tuy nhiên, chất lượng ảnh siêu âm có thể bị ảnh hưởng bởi nhiều yếu tố, bao gồm kỹ thuật của người thực hiện, đặc điểm của bệnh nhân và hiệu suất của đầu dò siêu âm và bộ điều khiển. Do đó, việc cải thiện chất lượng ảnh siêu âm là một mục tiêu quan trọng trong nghiên cứu và phát triển công nghệ siêu âm. Ảnh siêu âm 2D/3D ngày càng trở nên phổ biến, cung cấp thông tin chi tiết hơn về cấu trúc giải phẫu.

1.2. Ưu điểm của FPGA trong điều khiển hệ thống siêu âm

FPGA là một loại vi mạch có thể lập trình được, cho phép người dùng tùy chỉnh cấu hình phần cứng để phù hợp với các ứng dụng cụ thể. Trong lĩnh vực siêu âm, FPGA mang lại nhiều ưu điểm so với các giải pháp điều khiển truyền thống, bao gồm khả năng xử lý song song, tốc độ cao, linh hoạt và khả năng tích hợp nhiều chức năng trên một chip duy nhất. FPGA có thể được sử dụng để thực hiện các tác vụ phức tạp như tạo xung kích thích, điều khiển trễ pha, thu thập và xử lý tín hiệu, và hiển thị hình ảnh. Khả năng tối ưu hóa hiệu suất FPGA là một yếu tố quan trọng để đạt được hình ảnh chất lượng cao trong siêu âm thời gian thực. Theo tài liệu, việc sử dụng FPGA giúp giảm thiểu độ trễ trong quá trình xử lý, cho phép hiển thị hình ảnh một cách nhanh chóng và chính xác.

II. Thách thức trong thiết kế bộ điều khiển FPGA cho siêu âm

Việc thiết kế bộ điều khiển FPGA hiệu quả cho đầu dò siêu âm đặt ra nhiều thách thức kỹ thuật. Đầu tiên, yêu cầu về tốc độ xử lý rất cao, đặc biệt đối với siêu âm thời gian thực và hình ảnh Doppler. Thứ hai, cần đảm bảo độ chính xác cao trong việc điều khiển trễ pha và biên độ của các phần tử đầu dò, để tạo ra chùm tia hội tụ sắc nét và giảm nhiễu. Thứ ba, hệ thống cần có khả năng thích ứng với các loại đầu dò siêu âm khác nhau và các chế độ quét khác nhau. Thứ tư, cần tối ưu hóa thiết kế phần cứng cho siêu âm để giảm kích thước, tiêu thụ điện năng và chi phí. Thứ năm, việc giảm nhiễu trong ảnh siêu âm là một vấn đề nan giải, đòi hỏi các thuật toán xử lý tín hiệu phức tạp. Theo tài liệu gốc, một trong những thách thức lớn nhất là đảm bảo sự ổn định và độ tin cậy của hệ thống trong môi trường y tế. FPGA cần phải hoạt động liên tục trong thời gian dài mà không gặp sự cố, đồng thời phải đáp ứng các tiêu chuẩn an toàn nghiêm ngặt.

2.1. Yêu cầu về tốc độ xử lý và độ chính xác cao

Trong siêu âm y tế, tốc độ xử lý và độ chính xác là hai yếu tố quan trọng ảnh hưởng đến chất lượng hình ảnh và khả năng chẩn đoán. Tốc độ xử lý cao cho phép hiển thị hình ảnh thời gian thực, giúp bác sĩ theo dõi các chuyển động của cơ quan và mô mềm một cách chính xác. Độ chính xác cao trong điều khiển trễ pha và biên độ đảm bảo chùm tia hội tụ sắc nét và giảm nhiễu, cải thiện độ phân giải của ảnh siêu âm. FPGA có khả năng đáp ứng các yêu cầu này nhờ kiến trúc song song và khả năng tùy chỉnh phần cứng. Tuy nhiên, việc tối ưu hóa hiệu suất FPGA để đạt được tốc độ và độ chính xác mong muốn đòi hỏi các kỹ thuật thiết kế và lập trình tiên tiến.

2.2. Khả năng thích ứng và tính linh hoạt của hệ thống

Hệ thống siêu âm cần có khả năng thích ứng với các loại đầu dò siêu âm khác nhau, các chế độ quét khác nhau và các ứng dụng lâm sàng khác nhau. Điều này đòi hỏi bộ điều khiển phải có tính linh hoạt cao và khả năng cấu hình lại một cách dễ dàng. FPGA là một lựa chọn lý tưởng vì nó cho phép thay đổi cấu hình phần cứng một cách nhanh chóng và linh hoạt thông qua việc lập trình lại. Việc tích hợp FPGA vào hệ thống siêu âm giúp giảm thiểu chi phí và thời gian phát triển, đồng thời tăng cường khả năng tùy biến của hệ thống. Phần mềm điều khiển đầu dò siêu âm đóng vai trò quan trọng trong việc quản lý và cấu hình hệ thống.

III. Phương pháp Thiết kế bộ điều khiển FPGA tối ưu nhất

Có nhiều phương pháp thiết kế bộ điều khiển FPGA cho đầu dò siêu âm. Một phương pháp phổ biến là sử dụng ngôn ngữ mô tả phần cứng (HDL) như VHDL hoặc Verilog để mô tả các khối chức năng của hệ thống, sau đó sử dụng các công cụ tổng hợp và triển khai để tạo ra cấu hình phần cứng cho FPGA. Một phương pháp khác là sử dụng các khối IP (Intellectual Property) được thiết kế sẵn để thực hiện các chức năng cụ thể như tạo xung, điều khiển trễ pha và xử lý tín hiệu. Việc lựa chọn phương pháp thiết kế phù hợp phụ thuộc vào yêu cầu cụ thể của ứng dụng, kinh nghiệm của người thiết kế và các công cụ có sẵn. Theo tài liệu gốc, việc sử dụng các công cụ mô phỏng và kiểm tra là rất quan trọng để đảm bảo tính chính xác và độ tin cậy của thiết kế. Ứng dụng FPGA trong điều khiển siêu âm y tế đòi hỏi sự kết hợp giữa kiến thức về phần cứng và phần mềm.

3.1. Sử dụng ngôn ngữ mô tả phần cứng HDL

Ngôn ngữ mô tả phần cứng (HDL) là một công cụ mạnh mẽ để thiết kế các hệ thống số phức tạp trên FPGA. VHDL và Verilog là hai ngôn ngữ HDL phổ biến nhất. Chúng cho phép người thiết kế mô tả hành vi và cấu trúc của phần cứng ở mức trừu tượng cao, sau đó sử dụng các công cụ tổng hợp để chuyển đổi mô tả HDL thành cấu hình phần cứng cụ thể cho FPGA. Ưu điểm của việc sử dụng HDL là tính linh hoạt cao, khả năng tái sử dụng và khả năng tối ưu hóa thiết kế để đáp ứng các yêu cầu về tốc độ, diện tích và tiêu thụ điện năng.

3.2. Tận dụng các khối IP Intellectual Property

Các khối IP (Intellectual Property) là các khối chức năng được thiết kế sẵn, có thể được sử dụng để xây dựng các hệ thống số phức tạp một cách nhanh chóng và dễ dàng. Có nhiều loại khối IP khác nhau, bao gồm các khối IP cơ bản như bộ nhớ, bộ xử lý và bộ giao tiếp, cũng như các khối IP chuyên dụng cho các ứng dụng cụ thể như xử lý tín hiệu, xử lý ảnh và điều khiển động cơ. Việc sử dụng các khối IP giúp giảm thiểu thời gian thiết kế và kiểm tra, đồng thời tăng cường khả năng tái sử dụng và độ tin cậy của hệ thống. Các nhà cung cấp FPGA thường cung cấp một thư viện rộng lớn các khối IP miễn phí hoặc có trả phí.

IV. Ứng dụng thực tế Ảnh siêu âm y tế sử dụng FPGA cải thiện

Thiết kế bộ điều khiển FPGA cho đầu dò siêu âm có nhiều ứng dụng thực tế trong y học chẩn đoán hình ảnh. Một ứng dụng quan trọng là cải thiện chất lượng ảnh siêu âm bằng cách giảm nhiễu, tăng độ phân giải và tăng độ tương phản. Điều này có thể đạt được bằng cách sử dụng các thuật toán xử lý tín hiệu phức tạp được thực hiện trên FPGA. Một ứng dụng khác là tạo ra hình ảnh siêu âm 3D thời gian thực, cho phép bác sĩ xem các cơ quan và mô mềm trong cơ thể dưới dạng ba chiều. FPGA cũng có thể được sử dụng để điều khiển các đầu dò siêu âm đặc biệt như đầu dò mảng pha và đầu dò ma trận, mở ra nhiều khả năng mới trong chẩn đoán và điều trị bệnh tật. Theo tài liệu gốc, một trong những ứng dụng tiềm năng nhất là siêu âm can thiệp, trong đó siêu âm được sử dụng để hướng dẫn các thủ thuật xâm lấn tối thiểu như sinh thiết và đốt u.

4.1. Cải thiện chất lượng hình ảnh độ phân giải giảm nhiễu

Chất lượng ảnh siêu âm là yếu tố then chốt ảnh hưởng đến khả năng chẩn đoán chính xác. FPGA có thể được sử dụng để cải thiện chất lượng ảnh siêu âm bằng cách thực hiện các thuật toán xử lý tín hiệu phức tạp như lọc nhiễu, tăng cường độ tương phản và giảm hiện tượng bóng mờ. Các thuật toán này có thể được tối ưu hóa để tận dụng tối đa khả năng xử lý song song của FPGA, cho phép xử lý ảnh siêu âm thời gian thực với độ trễ thấp. Việc cải thiện chất lượng ảnh siêu âm giúp bác sĩ nhìn rõ hơn các cấu trúc giải phẫu và phát hiện các bất thường một cách dễ dàng hơn.

4.2. Ứng dụng trong siêu âm 3D và siêu âm can thiệp

FPGA mở ra nhiều khả năng mới trong các ứng dụng siêu âm tiên tiến như siêu âm 3D và siêu âm can thiệp. Siêu âm 3D cung cấp thông tin chi tiết hơn về cấu trúc giải phẫu, giúp bác sĩ hiểu rõ hơn về các bệnh lý phức tạp. Siêu âm can thiệp sử dụng siêu âm để hướng dẫn các thủ thuật xâm lấn tối thiểu như sinh thiết và đốt u, giảm thiểu rủi ro và thời gian phục hồi cho bệnh nhân. FPGA có thể được sử dụng để điều khiển các đầu dò siêu âm đặc biệt và thực hiện các thuật toán xử lý tín hiệu phức tạp cần thiết cho các ứng dụng này. Ứng dụng lâm sàng của siêu âm FPGA ngày càng được mở rộng.

V. Kết luận và Hướng phát triển thiết kế FPGA cho siêu âm

Luận văn này đã trình bày về việc thiết kế bộ điều khiển FPGA cho đầu dò siêu âm ứng dụng trong y học chẩn đoán hình ảnh. Việc sử dụng FPGA mang lại nhiều ưu điểm so với các giải pháp điều khiển truyền thống, bao gồm khả năng xử lý song song, tốc độ cao, linh hoạt và khả năng tích hợp nhiều chức năng trên một chip duy nhất. Các kết quả nghiên cứu cho thấy rằng FPGA có thể được sử dụng để cải thiện chất lượng ảnh siêu âm, giảm nhiễu, tăng độ phân giải và tạo ra hình ảnh siêu âm 3D thời gian thực. Trong tương lai, hướng phát triển chính là tiếp tục tối ưu hóa hiệu suất FPGA, phát triển các thuật toán xử lý tín hiệu tiên tiến và mở rộng ứng dụng của FPGA trong các lĩnh vực siêu âm chuyên sâu như siêu âm tim và siêu âm mạch máu. Theo tài liệu gốc, việc nghiên cứu và phát triển các thuật toán xử lý ảnh siêu âm mới là rất quan trọng để khai thác tối đa tiềm năng của FPGA trong lĩnh vực siêu âm y tế.

5.1. Tối ưu hóa hiệu suất và phát triển thuật toán xử lý tín hiệu

Việc tối ưu hóa hiệu suất FPGA là một quá trình liên tục, đòi hỏi sự kết hợp giữa kiến thức về phần cứng và phần mềm. Các kỹ thuật tối ưu hóa bao gồm sử dụng các công cụ tổng hợp và triển khai hiệu quả, tận dụng tối đa khả năng xử lý song song của FPGA và giảm thiểu độ trễ trong quá trình xử lý. Việc phát triển các thuật toán xử lý tín hiệu siêu âm tiên tiến cũng là một hướng đi quan trọng, giúp cải thiện chất lượng ảnh siêu âm và mở ra nhiều khả năng mới trong chẩn đoán và điều trị bệnh tật. Bộ điều khiển cần được thiết kế để đáp ứng các yêu cầu khắt khe của siêu âm thời gian thực.

5.2. Mở rộng ứng dụng trong các lĩnh vực siêu âm chuyên sâu

Ngoài các ứng dụng siêu âm thông thường, FPGA còn có tiềm năng lớn trong các lĩnh vực siêu âm chuyên sâu như siêu âm tim, siêu âm mạch máu và siêu âm can thiệp. Trong siêu âm tim, FPGA có thể được sử dụng để xử lý tín hiệu Doppler và tạo ra hình ảnh về lưu lượng máu trong tim. Trong siêu âm mạch máu, FPGA có thể được sử dụng để phát hiện các mảng xơ vữa và đánh giá mức độ hẹp của mạch máu. Trong siêu âm can thiệp, FPGA có thể được sử dụng để hướng dẫn các thủ thuật xâm lấn tối thiểu một cách chính xác và an toàn. Ứng dụng FPGA trong điều khiển siêu âm y tế đang ngày càng được quan tâm và đầu tư.

Trích đoạn nội dung tài liệu

CHƯƠNG IH: LỰA CHỌN CÁC THÔNG S6 VA MO PHONG. Mô hình phân bố áp suất âm trên mặt phẳng. Phương pháp số hóa phương trình phần bế áp suất âm. Thiết diện phảttia.

Thiết điện phát tia hiệu qua - - 47 3. Thiết diện phát tia tổi thiểu. Gúc mở bị động - - 48 BBS, PHO `". Béréng phan tr.7, Kich thước lớn nhất của phản tử.

ào eo assesses 3. Kích thước nhỏ nhật của phân tử 49 3. Biên độ búp sóng phụ. Mâphảng và đánh giá TONG KET CHƯƠNG II: CHƯƠNG IV : CÔNG NGHỆ EPGA V, DAU DO MANG PHA.

Ưu thế của công nghệ FPGA trong thiết kế dau do mang pha. Ngôn ngữ mê tâ phẩn címg.3, Phương phap tiép cin va gidi phap tao tré cho dau do siéu am mang pha. Phương pháp tiếp cận - - - 62 4. Téng quan vé hé thémg.ceccceseessssccessseessseeesseeee sans vsasssssasssseeeseeees 64 133.

Giải pháp kỹ thuật - - - 6ï DANII MUC INI VE Tình 1. 1: Câu tạo đầu dò mãng pha | lang thẳng - 15 Hình1. 2: Các dầu đỏ máng pha1 hàng thẳng. 3: Các dạng đầu đỏ mnáng pha.

4: Chủm tia góc được tạo ra bởi đầu đò phẳng bằng cách thay đổi thời gian "“. 5: Chửm tia hội tụ quét thẳng. 6: Hình ảnh quét ở chế độ A-Scans (không có nêm). 7: Hình ánh quétở chế độ A-Seats ( sỏ nêm).

8: Tinh ảnh quét ở chế độ T3-Scans - - 21 Tình 1. 9: Hình ảnh quét thẳng điện tử B-scan hiển thị vị trí và độ sâu lương đối của lỗ theo chiều dải dãy. HH2 0n 1e nuye "~> Hình 1. 10: Hình ảnh quét ỏ chế độ C-Soans.

11: Tốc độ lan truyền sóng rong ting mdi trường - - 25 Hình 1. 12: Phân bổ äp suất âm của một phần tử dầu dỏ mảng pha với phần tử ap điện 0,6mm - - - - 26 Hình 2. 1: Một mặt thấu kinh âm tiêu biểu 13d Tình 2. 2: Một đâu đò siêu âm mặt cần lõm tiêu biểu 32 Hình 2.

3: Nguyễn ly lai tia siéu am va hdi ty song am bang kj thudt mang pha.33 linh 2, 4: Giá trị rễ pha đặt váo tùng phan tứ trong đầu đỏ siêu 4m. 5: Mô hình của điên khiển hội tụ tỉa siêu âm. 6: Minh họa phương pháp tỉnh trễ pha trực tiếp bằng hính học. 7: Minh họa phương pháp tỉnh trễ pha bằng xắp xi mặt bậc 2.

8: Tia hội tụ lệch góc 40 Tình2. 9: Pha của các phẩn tử trong mắng pha khi: 42 Tĩỉnh 2. 10: Pha của các phần tử mảng với tia hội tụ lệch gác khi góc + = 18 n=8 42 Llinh 3. 1: Cac théng sé otta dau dé mang pha.

2: Định nghĩa thiết điện phát tia hiệu quá - - 48 Tình 3. 33: Định nghữn đối quel Af. 4: Mô hình búp sóng phụ và búp sóng chính. 5: Biên độ búp sóng phụ phụ thuộc vào sổ lượng phần tử và pitch (f=1MHz) - - - 31 Hình 3.

6: Búp sóng phụ phụ thuộc váo tần số (n=16, p= 0,75 mm). 7: Ung suat phan bé cita chum tia (F=60mm, p=0. 8: Mặt cất theo trục x của ứng suất phân bd chin Gia (F 601m, r 60mm) THỉnh 3. 9: Mặt cắt thea trục x của ứng suât phân bồ với r =40mm (F=60 mm) 44 Hình 3.

10: Phân bổ áp suất đọc theo chủm tia se. 11: Mặt cắt theo trục x của ứng suất phân bỏ. 1: Sơ đồ chức năng hệ thống diều khiển hội tụ siêu âm. 2: Prograramable logie board (FPGA).

3: Programmable logic board (FPAA) - - 68 THình 5. 1: Sơ để khối của bộ điều khiến 70 Hinh 5. 2: Sơ đề khối của khôi Decoder - 71 Hình 5. 3: Mô phông tin hiệu của khối Deeoder.eiceiire 72 linh 5, 4: Sơ đồ cúa khổi chỉ tiết cũa khỏi Latch.

5: Mô phông tin hiện của khối Laich 73 Hình 5. 6: Sơ dễ khổi Pulse_enable. ?: Mô phỏng khỏi Pulse Delay. 8: Sơ dễ khối Out_pulse - - 75 Hình 5.

9: Mö phông khối Out. 10: Tin hiệu dau ra của bộ điền khiến. 77 TONG KET CHUONG T¥: CHƯƠNG V: THIẾT KE BQ DIEU KHIỂN VÀ MÔ PHÒNG. Khôi điều khiển.

Mô phông - - 73 xa. Mô phóng. Khéi Out Pulse - - 75 5. Mỏ phóng tin hiệu bộ điều khi: 76 5.

Thảo luận và đảnh giá kết quả mỗ phống - - 17 TONG KÉT CHƯƠNG V' 80 KET LUAN VA HUONG PHAT TRIEN „8L RAM Random Acess Memory Độ nhớ truy cập ngẫu nhiên ROM Read Only Memory 1ộ nhớ chỉ đọc Radio Frequency Tan số vô tuyên. SPLD Simple Programmable Logie Linh kiện logic lập trình dơn giản Devices Software Phase Locked Loop 'Vòng khóa pha bằng phản mềm ‘Transceiver/ Receiver ‘May phat’ May the Voltage Controlled Oscillators Tộ dao động điều khiển băng, tắn số bằng điện áp. VFO Variable-frequency Oscillators Bé dao déng thay dối tân số VHDL VHSIC Hardware Description Ngôn ngữ mô tả phản cứng mạch. Tanguage tích hợp tốc độ cao VHSIC Very High Speed Intergrated Mach tich hợp tốc dé cao Circuit Llinh 3.

1: Cac théng sé otta dau dé mang pha. 2: Định nghĩa thiết điện phát tia hiệu quá - - 48 Tình 3. 33: Định nghữn đối quel Af. 4: Mô hình búp sóng phụ và búp sóng chính.

5: Biên độ búp sóng phụ phụ thuộc vào sổ lượng phần tử và pitch (f=1MHz) - - - 31 Hình 3. 6: Búp sóng phụ phụ thuộc váo tần số (n=16, p= 0,75 mm). 7: Ung suat phan bé cita chum tia (F=60mm, p=0. 8: Mặt cất theo trục x của ứng suất phân bd chin Gia (F 601m, r 60mm) THỉnh 3.

9: Mặt cắt thea trục x của ứng suât phân bồ với r =40mm (F=60 mm) 44 Hình 3. 10: Phân bổ áp suất đọc theo chủm tia se. 11: Mặt cắt theo trục x của ứng suất phân bỏ. 1: Sơ đồ chức năng hệ thống diều khiển hội tụ siêu âm.

2: Prograramable logie board (FPGA). 3: Programmable logic board (FPAA) - - 68 THình 5. 1: Sơ để khối của bộ điều khiến 70 Hinh 5. 2: Sơ đề khối của khôi Decoder - 71 Hình 5.

3: Mô phông tin hiệu của khối Deeoder.eiceiire 72 linh 5, 4: Sơ đồ cúa khổi chỉ tiết cũa khỏi Latch. 5: Mô phông tin hiện của khối Laich 73 Hình 5. 6: Sơ dễ khổi Pulse_enable. ?: Mô phỏng khỏi Pulse Delay.

8: Sơ dễ khối Out_pulse - - 75 Hình 5. 9: Mö phông khối Out. 10: Tin hiệu dau ra của bộ điền khiến. 77 RAM Random Acess Memory Độ nhớ truy cập ngẫu nhiên ROM Read Only Memory 1ộ nhớ chỉ đọc Radio Frequency Tan số vô tuyên.

SPLD Simple Programmable Logie Linh kiện logic lập trình dơn giản Devices Software Phase Locked Loop 'Vòng khóa pha bằng phản mềm ‘Transceiver/ Receiver ‘May phat’ May the Voltage Controlled Oscillators Tộ dao động điều khiển băng, tắn số bằng điện áp. VFO Variable-frequency Oscillators Bé dao déng thay dối tân số VHDL VHSIC Hardware Description Ngôn ngữ mô tả phản cứng mạch. Tanguage tích hợp tốc độ cao VHSIC Very High Speed Intergrated Mach tich hợp tốc dé cao Circuit TONG KET CHUONG T¥: CHƯƠNG V: THIẾT KE BQ DIEU KHIỂN VÀ MÔ PHÒNG. Khôi điều khiển.

Mô phông - - 73 xa. Mô phóng. Khéi Out Pulse - - 75 5. Mỏ phóng tin hiệu bộ điều khi: 76 5.

Thảo luận và đảnh giá kết quả mỗ phống - - 17 TONG KÉT CHƯƠNG V' 80 KET LUAN VA HUONG PHAT TRIEN „8L TONG KET CHUONG T¥: CHƯƠNG V: THIẾT KE BQ DIEU KHIỂN VÀ MÔ PHÒNG. Khôi điều khiển. Mô phông - - 73 xa. Mô phóng.

Khéi Out Pulse - - 75 5. Mỏ phóng tin hiệu bộ điều khi: 76 5. Thảo luận và đảnh giá kết quả mỗ phống - - 17 TONG KÉT CHƯƠNG V' 80 KET LUAN VA HUONG PHAT TRIEN „8L RAM Random Acess Memory Độ nhớ truy cập ngẫu nhiên ROM Read Only Memory 1ộ nhớ chỉ đọc Radio Frequency Tan số vô tuyên. SPLD Simple Programmable Logie Linh kiện logic lập trình dơn giản Devices Software Phase Locked Loop 'Vòng khóa pha bằng phản mềm ‘Transceiver/ Receiver ‘May phat’ May the Voltage Controlled Oscillators Tộ dao động điều khiển băng, tắn số bằng điện áp.

VFO Variable-frequency Oscillators Bé dao déng thay dối tân số VHDL VHSIC Hardware Description Ngôn ngữ mô tả phản cứng mạch. Tanguage tích hợp tốc độ cao VHSIC Very High Speed Intergrated Mach tich hợp tốc dé cao Circuit Hình 5. 11: Mặt cắt theo trục x của áp suất phân bổ ~20 mm. n—16,p—1inm, sai số TS 79 80 24, Lua chon ge toa dé oooccccccccccccssssssssssssseeeesesesiun sans vussacssanssseeese eee B 3.

Via bdbta vung B66 oe sceseesniseeesseessteeseeetee ceeeieeioeo 3U 242. Tia hộiu lệch gốc - - 40 DAB, Lựa chọn tọa độ gốc. TONG KET CHUONGI. CHƯƠNG IH: LỰA CHỌN CÁC THÔNG S6 VA MO PHONG.

Mô hình phân bố áp suất âm trên mặt phẳng. Phương pháp số hóa phương trình phần bế áp suất âm. Thiết diện phảttia. Thiết điện phát tia hiệu qua - - 47 3.

Thiết diện phát tia tổi thiểu. Gúc mở bị động - - 48 BBS, PHO `". Béréng phan tr.7, Kich thước lớn nhất của phản tử. ào eo assesses 3.

Kích thước nhỏ nhật của phân tử 49 3. Biên độ búp sóng phụ. Mâphảng và đánh giá TONG KET CHƯƠNG II: CHƯƠNG IV : CÔNG NGHỆ EPGA V, DAU DO MANG PHA. Ưu thế của công nghệ FPGA trong thiết kế dau do mang pha.

Ngôn ngữ mê tâ phẩn címg.3, Phương phap tiép cin va gidi phap tao tré cho dau do siéu am mang pha. Phương pháp tiếp cận - - - 62 4. Téng quan vé hé thémg.ceccceseessssccessseessseeesseeee sans vsasssssasssseeeseeees 64 133. Giải pháp kỹ thuật - - - 6ï DANH MUC CAC TU VIET TAT 2D 2- Direction 2- Chiêu ADLL All Digital Phase Locked Loop Vòng khóa pha số toán bộ ASIC Application Specific Mạch tích hợp các ứng đụng Integrated Circuit riếng biết CPLD Complex Programmable Linh kiện logic lập trình được.

Logic Device phúc tạp DSP Digital Signal Processing Xử lý tu hiệu số DPLL Digital Phase Locked Loop Vong khóa phá số EHF Extremely High Frequency “Tân số rất cao FPGA Field-Programmable Gate Array Mang céng lap trình được dang trưởng, Generic Array Logic Mang logic chung Hardware Description Language Ngôn ngữ mô tã phần cửng High Frequency "Tân số cao Intergrated Circuit Mach tich hop IN/OUT Ngo vao/ Ngo ra Low Pass Vilter Mach loc théng thip Linear Phase Locked Loop ‘Vong khóa pha phi tuyển Took Up Table Bang tim kiếm Mnltication and Accumulation, B6 nhan céng Personal Computer Máy tính cá nhân Programable Array Logic Mang, logic lap trì dược Phase Frequency Detector Bé do tan sé pha Programmable Logic Array Mang logic lap trìh được Phase Locked Loop Vòng khóa pha PROM Programable Read Only 1ộ nhớ chỉ đọc lập trinh được Memory RAM Random Acess Memory Độ nhớ truy cập ngẫu nhiên ROM Read Only Memory 1ộ nhớ chỉ đọc Radio Frequency Tan số vô tuyên. SPLD Simple Programmable Logie Linh kiện logic lập trình dơn giản Devices Software Phase Locked Loop 'Vòng khóa pha bằng phản mềm ‘Transceiver/ Receiver ‘May phat’ May the Voltage Controlled Oscillators Tộ dao động điều khiển băng, tắn số bằng điện áp.