Chương 1. Giới thiệu 3 HVTH: Lê Văn Quyền Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số GVHD: TS. Huỳnh Phú Minh Cường kế tốt thì toàn bộ phần RF Front-End có thể được tích hợp trong một chip thu duy nhất. Hai cấu trúc máy thu trên đều có những ưu điểm riêng, đáp ứng được yêu cầu của việc thiết kế chip thu truyền hình số.
Tuy nhiên, do sự phức tạp trong việc thiết kế các khối xử lý số (ADC, DAC và DSP) cũng như bài toán kinh tế khi sử dụng các mạch lọc bên ngoài chip (SAW filter), đề tài chọn phương án thiết kế khối xử lý tín hiệu trung tần dùng trong cấu trúc đổi tần một lần (Low-IF) sử dụng mạch lọc PPF để triệt tín hiệu tần số ảnh. Cấu trúc khối xử lý tín hiệu trung tần thiết kế IF RF Polyphase IF Polyphase Mixer LPF IF-VGA RF-VGA Filter Filter Khối xử lý tín hiệu RF Khối xử lý tín hiệu IF IF-AGC LO signal Hình 1.1 Cấu trúc máy thu truyền hình số Cấu trúc của máy thu mà đề tài hướng tới được mô tả như trên Hình 1. Theo đó, vấn đề xử lý tín hiệu truyền hình có thể được chia làm hai phần cơ bản là phần xử lý tín hiệu cao tần RF (RF-VGA, RF-PPF và Mixer) và phần xử lý tín hiệu trung tần IF (IF-PPF, LPF, IF-VGA và IF-AGC). Ở phần xử lý tín hiệu cao tần, khối RF-VGA thực hiện chức năng khuếch đại hoặc suy hao tín hiệu RF thu được nhằm ổn định biên độ tín hiệu ngõ vào của các tầng phía sau.
Tiếp đó, khối RF-PPF có nhiệm vụ chuyển tín hiệu vi sai thành tín hiệu vi sai vuông pha (I+, I-, Q+, Q-) lệch nhau 90o. Khối IQ mixer đổi tần tín hiệu RF cần thu và tín hiệu ảnh xuống tần số trung tần IF có tần số trung tâm là 5MHz. Sau khi đổi tần, thành phần tần số mong muốn có pha biến thiên theo chiều dương còn thành phần tần số ảnh sẽ có pha biến thiên theo chiều âm [7]. Tiếp đến, khối IF-PPF sẽ loại bỏ thành phần tần số ảnh và giữ lại thành phần tần số cần thu.
Khối lọc thông thấp LPF được đặt ngay sau khối IF-PPF có tác dụng Chương 1. Giới thiệu 4 HVTH: Lê Văn Quyền Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số GVHD: TS. Huỳnh Phú Minh Cường chọn lọc kênh tần số mong muốn. Theo chuẩn truyền hình số Việt Nam thì băng thông của mỗi kênh tín hiệu ~8MHz, và tần số trung tâm được chọn là 5MHz nên khối LPF cần phải có tần số cắt là 9MHz.
Khối IF-VGA là một mạch khuếch đại có độ lợi thay đổi được và được điều khiển bởi khối điều khiển độ lợi trung tần IF-AGC. Sự phối hợp giữa hai khối IF-VGA và IF-AGC nhằm thực hiện chức năng khuếch đại và ổn định biên độ tín hiệu ngõ ra ở một mức cụ thể được quy định bởi chip giải mã. Tóm lại, việc thiết kế khối xử lý tín hiệu trung tần thực tế là giải quyết ba vấn đề: - Loại bỏ tần số ảnh - Chọn lọc kênh tần số mong muốn - Khuếch đại và ổn định biên độ tín hiệu ngõ ra của chip thu Bố cục của đề tài Đề tài tập trung nghiên cứu, thiết kế và layout khối xử lý tín hiệu trung tần cho chip thu truyền hình số gồm các khối: IF Polyphase Filter, LPF, IF-VGA và khối IF- AGC. Bố cục của đề tài được trình bày như sau: Chương 2 tính toán các thông số thiết kế cho các khối ở phần trung tần.
Chương 3 trình bày vấn đề tần số ảnh trong các máy thu sử dụng cấu trúc Heterodyne và phân tích các phương pháp triệt tín hiệu tần số ảnh. Các lý thuyết về khối IF-PPF sẽ được vận dụng để thiết kế một mạch lọc tần số ảnh đáp ứng yêu cầu hệ thống. Chương 4 tính toán thiết kế khối LPF phù hợp với yêu cầu của chip thu truyền hình số. Chương 5 phân tích thiết kế khối khuếch đại có độ lợi thay đổi được IF-VGA.
Chương 6 xây dựng khối điều khiển độ lợi trung tần IF-AGC. Chương 7 ghép nối các khối thành phần trong phần xử lý tín hiệu trung tần và mô phỏng đánh giá. Chương 8 tổng kết những kết quả đạt được của đề tài và đề xuất hướng phát triển. Giới thiệu 5 HVTH: Lê Văn Quyền Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số GVHD: TS.
Huỳnh Phú Minh Cường Các thông số yêu cầu của chip thu truyền hình số theo quy chuẩn Việt Nam Theo quy chuẩn Việt Nam về truyền hình số mặt đất [2], các thông số yêu cầu đối với máy thu theo chuẩn DVB-T2: Tỉ số tín hiệu trên nhiễu Theo tiêu chuẩn truyền hình số Việt Nam, tỉ số tín hiệu trên nhiễu của kênh truyền Ricean và Reyleigh lần lượt là: C / NRicean 17.91 dB Để đảm bảo chất lượng tín hiệu truyền hình số tốt nhất, tỉ số tín hiệu trên nhiễu cho kênh truyền Reyleigh sẽ được sử dụng để thực hiện đề tài. Hệ số nhiễu (NF) Chuẩn truyền hình số Việt Nam quy định về hệ số nhiễu là 6dB cho tất cả các băng tần truyền hình số mặt đất. Ngoài ra, máy thu cần phải có khả năng chịu được can nhiễu từ các kênh lân cận và nhiễu ảnh được cho như Bảng 2.1 Thông số về nhiễu ảnh và can nhiễu từ kênh lân cận của chuẩn DVB-T2 Băng thông Băng thông Băng Tỉ số nhiễu trên tín hiệu [dB] tín hiệu [MHz] kênh [MHz] Kênh Kênh khác Kênh ảnh lân cận VHF III 8 8 28 38 - UHF IV 8 8 28 38 28 UHF V 8 8 28 38 28 Chương 2. Tính toán thông số thiết kế cho khối xử lý tín hiệu trung tần 6 HVTH: Lê Văn Quyền Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số GVHD: TS.
Huỳnh Phú Minh Cường Công suất tối đa, công suất tối thiểu (độ nhạy) Tiêu chuẩn Việt Nam yêu cầu thiết bị thu phải có khả năng đáp ứng được tín hiệu đầu vào DVB-T2 có công suất tối đa là Pmax = -25 dBm. Mức tín hiệu tối thiểu mà máy thu có thể đáp ứng được xác định theo phương trình [7]: Pmin 10log( KTB ) + NF [dB] + C / N [dB] (2.1) Trong đó, băng thông B = 8 MHz, T = 2900K, K là hằng số Boltzmann, NF = 6dB và tỉ số tín hiệu trên nhiễu C/N = 19.91 dB, suy ra: Pmin 105 dBm + 6 dB + 19.91 dB -79 dBm Độ tuyến tính của hệ thống Độ tuyến tính của hệ thống thường được đánh giá thông qua thông số IIP3. Giả sử công suất của tín hiệu can nhiễu (interferer) không mong muốn là Pint (dBm), công suất của tín hiệu mong muốn ngõ vào là Psig (dBm), G là độ lợi hệ thống. Giá trị IIP3 phải đủ lớn để thành phần 3nd IMD gây ra bởi thành phần can nhiễu nhỏ hơn nhiễu nền ngõ ra (Output Noise Floor): PIMD 3 Output Noise Floor G Pint 2( IIP 3 Pint ) G Psig SNR 3( Pint Psig ) SNR IIP 3 Psig 2 Tiêu chuẩn truyền hình số Việt Nam yêu cầu các máy thu phải chịu được can nhiễu từ các kênh lân cận với mức công suất lớn hơn mức công suất của tín hiệu cần thu tối đa là 38dB (Bảng 2.
Trong trường hợp xấu nhất, Psig = -79dBm, Pint = -79 + 38 = -41dBm, SNR = C/N = 19.91 dB, suy ra IIP3min = - 12dBm. Pint G+Pint PSig G+PSig 2(IIP3 – Psig) SNR SNR Input Noise Output Floor Noise Floor G, IIP3 N N+1 N+2 PIMD3 N+1 N+2 Hình 2.1: Tính toán IIP3 của hệ thống RF Front-End Chương 2. Tính toán thông số thiết kế cho khối xử lý tín hiệu trung tần 7 HVTH: Lê Văn Quyền Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số GVHD: TS. Huỳnh Phú Minh Cường Biên độ tín hiệu ngõ ra Việc xác định biên độ tín hiệu ngõ ra của chip thu cao tần phụ thuộc vào yêu cầu của các chip giải mã tín hiệu truyền hình số trên thị trường.
Ví dụ như các chip giải mã của hãng NXP, SiliconLab thì biên độ tín hiệu ngõ vào cần có giá trị từ 1Vpp vi sai đến 2Vpp vi sai. Trở kháng ngõ vào của các mạch ADC của các chip này có giá trị khoảng 2K vi sai. Do đó, ngõ ra của chip thu cao tần được thiết kế sao cho có thể đạt điện áp 2Vpp vi sai trên tải 2K vi sai. Độ lợi của hệ thống Với giá trị điện áp ngõ ra là 2Vpp vi sai trên tải 2K vi sai, mức công suất cần đạt được ở ngõ ra của chip thu cao tần tương ứng là -6dBm.
Trong khi đó, mức công suất tín hiệu ngõ vào thay đổi từ -79dBm đến -25dBm nên độ lợi công suất của hệ thống sẽ phải có khả năng thay đổi trong khoảng 19dB – 73dB. Độ triệt tín hiệu tần số ảnh Với thông số về nhiễu ảnh lớn hơn tín hiệu cần thu là 28dB (Bảng 2.1), tỉ số tín hiệu trên nhiễu SNR cần đạt được là 20dB, do đó, hệ thống phải có khả năng triệt được nhiễu ảnh với hệ số triệt tối thiểu là 48dB. Để dự phòng cho những sai lệch có thể xảy ra trong quá trình chế tạo, yêu cầu về độ triệt nhiễu ảnh được chọn là 60dB. Đây cũng là độ triệt nhiễu ảnh mà các chip thu thương mại hiện nay có thể đạt được [4] [5].
Các thông số kỹ thuật phần RF Front-End của chip cao tần thu tín hiệu truyền hình số mặt đất được tóm tắt như Bảng 2.2 Thông số của khối RF Front-End theo chuẩn truyền hình số DVB-T2 VHF: 174 – 230 MHz, Băng tần số hoạt động UHF: 470 – 790 MHz Băng thông một kênh 8 MHz Số kênh RF 47 Tần số trung tâm ngõ ra 5 MHz Biên độ tín hiệu ngõ ra 2 Vpp Hệ số nhiễu của chip < 6 dB Chương 2. Tính toán thông số thiết kế cho khối xử lý tín hiệu trung tần 8 HVTH: Lê Văn Quyền Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số GVHD: TS. Huỳnh Phú Minh Cường Công suất thu nhỏ nhất, Pmin -79 dBm Công suất thu lớn nhất, Pmax -25 dBm Độ lợi 19 – 73 dB Điểm chặn phi tuyến bậc 3 (IIP3) -12dBm Dãy nhiệt độ hoạt động 0 – 700C Tính toán thông số cho các khối trong phần xử lý tín hiệu trung tần IF RF Polyphase IF Polyphase Mixer LPF IF-VGA RF-VGA Filter Filter Khối xử lý tín hiệu RF Khối xử lý tín hiệu IF IF-AGC LO signal Hình 2.
