Chương 1. Giới thiệu đề tài. Giới thiệu đề tài. Một số nghiên cứu liên quan.
Tình hình nghiên cứu ngoải nước. _ Tình hình nghiên cứu trong nước. Mute co na. Bố cục Khóa luận.
ce 7 Chương 2. Sơ lược về kiến trúc tập lệnh RISC-V. Kiến trúc tập lệnh cơ bản.-----ccc+22ccvvscccce+rrrx 10 2. Kiến trúc tập lệnh mở rộng.
HH HH HH TH HH HH. Hệ thống xác minh chức năng bộ xử lý. Random Test GenerafOr. ¿5S Street 24 Chương 3.
Thiết kế đề xuất. Thiết kế hệ thống. Thiết kế chỉ tiẾt. Random Test Cen€TAfOT.
Mô phỏng và Đánh giá kết qua. Quy trình mô phỏng. Thống kê số liệu. So sánh kết quả.------22222222++t22E2EEYEEvrrrtEEEEEEvrrrrrrrrrrrrrrrrrrrrrrrrreg 62 Chương 5.
Kết luận và hướng phát trién. DANH MỤC HÌNH Hình 2.1: Hệ thống xác minh chức năng bộ xử lý.1: Thiét KE N6 ng 5NNNẠ7S5ổeaaa.2: Sơ dé thuật toán của bộ phát sinh chương trình kiểm tra ngẫu nhiên.3: Nội dung trong tép COH[ÏSHFđfÏOHH.4: Minh họa nội dung của 1 tescases với thông số “NumSequences Hình 3.5: Minh họa nội dung của 1 tescases với thông số “NumWeights”’.6: Sơ do thuật toán cua Assembler .7: Quy trinh cua giai doan Pre-Endcoding .8: Các bước thực thi chương trình AsseImbÏeF.- - - «se Ses++xscscee39 Hình 3.9: Minh họa cho tệp chương trình MG Há).1: Quy trình thực hiện của RISC-V RIG .2: Ví dụ minh hoa cho mỘt tép Configuaration .3: Ví dụ cho chương trình hợp ngữ là chuỗi lệnh có ý nghĩa.4: Ví dụ cho chương trình hợp ngữ là chuối lệnh phụ thuộc vào trọng số.5: Ví dụ cho nội dung của một tệp chương trình mã Imáy.6: Quy trình xác minh tính đúng đắn của RÑTG.7: Ví dụ về nội dung tiêu chí tính độ bao phủ cua RISC-V RTG.8: Ví dụ về nội dung tệp kết quả tính độ bao phú của RISC-V RTG.9: Biểu đồ thống kê phạm vi số lượng lệnh được tạo ra theo nhóm lệnh.10: Biểu đô thông kê chỉ tiết vé số lượng lệnh thuộc nhóm ALU được tạo .11: Biểu đô dé xác minh được tính ngẫu nhiên của RISC-V RTG.12: Biéu đô thống kê số lan sử dung thanh ghi của ba tệp tesfcases.13: Sơ đô thuật toán tính độ bao phủ của tiêu chí InstNuim .14: Nội dung của một mẫu thử nghiệm được tạo ra ngẫu nhiên.15: Biểu đô độ bao phủ của RISC-V RIG .1: Sơ đô hệ thống hướng phát triỄn .-cccccc5555ccccccvvxrsecrvverrrrreee 67 DANH MỤC BANG Bang 1.1: Những CPU RISC-V tiêu biểu [1] csscccsssssscsssssssesssssssessssssssssssssesssssssesesssvees 4 Bang 2.1: Bang các tập lệnh cơ sở và mở rộng của RISC-V.2: Phân loại các nhóm lệnh của tập lệnh RV32Ì.3: Dinh dạng lệnh của các lệnh RV321 ÏSA. 5+ c 5+c+csxsxe xce 12 Bảng 2.4: Cấu trúc của định dạng lệnh.5: Chức năng của nhóm lệnh rẽ nhánh Bảng 2.6: Chức năng của nhóm lệnh nạp.7: Chức năng của nhóm lệnh lưu.8: Chức năng cua nhóm lệnh số học và luận n1.9: Chức năng của nhóm lệnh số học và luận lý 2oeccsssssssssssseessssssesssssseesesssees 18 Bảng 2.10: Chức năng của nhóm lệnh số học và luận Ìý Ÿ.11: Chức năng của nhóm lệnh nhảy Bang 3.1: Cầu trúc dữ liêu, hàm và thư viện được sử dụng Bảng 3.2: Biểu diễn minh họa cho một nội dung tệp báo CáO.1: Vi dụ cho nội dung của một tệp DAO CAO.- + + ++sc+c+x+x+v+eeee 46 Bang 4.2: So sánh kết qua đạt được với hai công trình nghiên cứu đã có. 62 DANH MỤC TU VIET TAT Từ viết tắt Từ đầy đủ CPU Central Processing Unit ISA Instruction Set Architecture ISS Instruction Set Simulator RISC Reduced Instruction Set Computer RISC-V RTG RISC-V Random Test Generator SoC System on Chips TÓM TÁT KHÓA LUẬN RISC-V là một kiến trúc tập lệnh mở (Open-sourse ISA) được xây dựng dựa trên những nguyên tắc của kiến trúc tập lệnh RISC (được viết tắt từ Reduced Instruction Set Computer).
RISC-V đã và đang thu hút được sự phát triển và ứng dụng từ các nhà khoa học cũng như các công ty sử dụng vi xử lý trên thế giới. Kiến trúc tập lệnh này đem đến rất nhiều lợi ích quan trọng cho nền công nghiệp máy tính nói chung và sự phát triển của thiết kế vi mạch và phần cứng nói riêng, cũng như lôi kéo được nhiều ý tưởng sáng tạo thiết kế hơn, các thiết kế bộ vi xử lý có thể được trao đổi, tái sử dụng, dễ tối ưu hơn làm cho chỉ phí của bộ vi xử lý trở nên rẻ hơn và phù hợp với nhiều ứng dụng khác nhau. Dựa vào rất nhiều lợi ích quan trọng mà RISC-V đem lại, nhưng nhóm tìm hiểu thì nó lại rất mới tại Việt Nam và hiện nay chưa ghi nhận được công trình nghiên cứu nào liên quan đến Bộ phát sinh chương trình kiểm tra ngẫu nhiên. Đây cũng là lý do mà nhóm muốn thực hiện đề tài: “B6 phát sinh chương trình kiểm tra ngẫu nhiên cho thiết kế RISC-V”.
Thực hiện đề tại này nhóm mong muốn công trình nghiên cứu có thể góp một phần giúp Việt Nam bắt kịp với thế giới xu thế phát triển của thế giới trong lĩnh vực thiết kế vi mạch nói chung và thiết kế bộ vi xử lý RISC-V nói riêng. Trong đề tài này, kết quả nhóm muốn đạt được là tạo ra những tệp thử nghiệm. Tệp thử nghiệm thứ nhất là những chương trình hợp ngữ với những chuỗi lệnh có nghĩa dùng dé kiểm tra tính đúng đắn của bộ vi xử lý cho thiết RISC-V. Tệp thử nghiệm thứ hai là chương trình hợp ngữ có những chuỗi lệnh phụ thuộc vào những trọng số của nhóm lệnh với mục đích để kiểm tra các trường hợp mà người dùng mong muốn.
Ngoài ra nhóm đặt mục tiêu sẽ đạt được 90% độ bao phủ với những tiêu chí riêng ví dụ như lệnh, thanh ghi,. Để kiểm tra bộ phát sinh chương trình kiểm tra ngẫu nhiên cho thiết kế RISC-V (RISC-V RTG) thì nhóm sẽ mô phỏng qua bộ ISS (Instruction Set Simualator). Đồng thời qua khối mô phỏng ISS này, nhóm sẽ nắm được độ bao phủ mà chương trình RISC-V RTG đạt được bao nhiêu phần trăm. Sau đó so sánh với mục tiêu ban đầu đã đặt ra.
Ngoài ra ở khóa luận này, nhóm sẽ so sánh kết quả tạo được với hai công trình nghiên cứu liên quan là những bài báo khoa học quốc tế được đăng tải trên các hội nghị uy tín. Giới thiệu đề tài 1. Giới thiệu đề tài Tên đề tài: Bộ phát sinh chương trình kiểm tra ngẫu nhiên cho thiết kế RISC-V. Động lực thực hiện đề tài: RISC-V (phát âm là “risk-five”, RISC viết tắt từ Reduced Instruction Set Computer), là một kiến trúc tập lệnh, được xây dựng dựa trên những nguyên tắc của kiến trúc tập lệnh RISC, đã và đang thu hút được sự phát triển và ứng dụng từ các nhà khoa học cũng như các công ty sử dụng vi xử lý trên thế giới.
Trái ngược với hầu hết các kiến trúc tập lệnh khác, RISC-V hoàn toàn miễn phí cho bat kỳ mục đích sử dụng nào. Nó cho phép bắt kỳ ai có thé thiết kế, sản xuất và bán các sản phẩm phần cứng và phần mềm sử dụng RISC-V. Điều đó sẽ đem đến rất nhiều lợi ích quan trọng cho nền công nghiệp máy tính nói chung và sự phát triển của thiết kế vi mạch và phần cứng nói riêng, cũng như lôi kéo được nhiều ý tưởng sáng tạo thiết kế hơn, các thiết kế bộ vi xử lý có thể được trao đổi, tái sử dụng, dễ tối ưu hơn làm cho chi phí của bộ vi xử lý trở nên rẻ hơn và phù hợp với nhiều ứng dụng khác nhau. Ngoài ra, RISC-V còn có những mong muốn khác là tạo ra một kiến trúc tập lệnh tiêu chuẩn chung để có thể thống nhất và tái sử dụng phần mềm trên nhiều hệ thống khác nhau và 6n định trong vài chục năm thay vì sử dụng nhiều kiến trúc tập lệnh khác nhau trên cùng một hệ thống System on Chip (SoC) như trước đây.
Dé thực hiện điều đó, RISC-V cho phép mở rộng tập lệnh theo hướng phù hợp cho từng ứng dụng cụ thể, thông qua phân tập lệnh mở rộng (tiêu chuẩn hoặc do người thiết kế CPU tự định nghĩa). RISC-V được phát triển lần đầu tiên bởi Đại học California, Berkeley vào năm 2010. Cho đến nay đã có hàng chục bộ xử lý được phát triển dựa trên kiến trúc tập lệnh này nhắm vào nhiều mục đích ứng dụng và phân khúc khác nhau.1 trình bày một số sản phẩm CPU RISC-V tiêu biểu.1: Những CPU RISC-V tiêu biểu [1] RISC-V CPU | Nhà pháttriển | Kiến trúc tập lệnh | Sản phẩm mục tiêu Máy tính, thiết bị cá Rocket/BOOM| Đại học California | RV64G nhân ORCA Vector Blox RV32IM FGPA Sodor Dai hoc California | RV32I Education SCRI Syntacore RV32I/E[MC] Vi điều khiển/IoT PICORV32 Clifford Wolf RV32IMC Vi điều khiên/IoT Z-Scale Đại học Berkeley | RV32IM Vi điều khiển/IoT ETH Zurich & Đại 5. RISCY RV32IMC[F]X Vi điều khiển/IoT học Bologna Việc đề xuất và hiện thực một kiến trúc tập lệnh mới đề có thể sử dụng được là rất tốn kém.
Bởi vì những người thiết kế máy tính thường không đủ khả năng tài chính để làm việc miễn phí và việc phát triển vi xử lý dựa trên kiến trúc tập lệnh mới còn đòi hỏi chuyên môn, kinh nghiệm thiết kế rất cao cần nhiều chuyên ngành như điện tử kỹ thuật số, trình biên dịch, hệ điều hành, kỹ thuật phần mém,. Ngoài ra cần có các công cụ đề mô phỏng, kiểm tra chất lượng, kiểm thử chức năng, tông hợp ra các mạch điện tử và đo lường các thông số về tiêu tốn năng lượng của thiết kế. Các công nghệ này cần phải mua bản quyền và cũng rất tốn kém. Vì vậy, khó tìm được một đội thiết kế độc lập nào bên ngoài các công ty thiết kế vi xử lý chuyên nghiệp (như ARM, Intel, IBM, MIPS, .) để đứng ra xây dựng kiến trúc tập lệnh mới như RISC-V.
Do đó việc đóng góp của rất nhiều thành viên đến từ cộng đồng sử dụng RISC-V mang ý nghĩa quyết định đến sự thành công của kiến trúc tập lệnh mới này. Đó cũng là một trong những ý nghĩa mà Khóa luận này muốn hướng đến, đó là tham gia vào tìm biểu, sử dụng, thiết kế, kiểm định và đánh giá sản phẩm liên quan đến kiến trúc tập lệnh RISC-V. Do đó, khóa luận này muốn thiết kế ra bộ phát sinh chương trình kiểm tra ngẫu nhiên cho thiết kế RISC-V (viết tắt là RISC-V RTG) với mục đích tạo ra các testcases là các chương trình hợp ngữ nhằm kiểm tra tính đúng đắn kiến trúc tập lệnh của bộ vi xử lý. Một số nghiên cứu liên quan 1.
Tình hình nghiên cứu ngoài nước - Năm 2018 Chupilko và các cộng sự công bố nghiên cứu về bộ tạo chương trình kiểm tra cho tập lệnh RISC-V dựa trên nền tảng MicroTESK [2].