Tổng quan nghiên cứu

Trong xu hướng phát triển mạnh mẽ của công nghệ bán dẫn và vi điện tử, các mạch tích hợp tương tự giữ vai trò hạt nhân với hơn 75% khối lượng xử lý tín hiệu sơ cấp từ thế giới tự nhiên trước khi chuyển đổi sang miền số. Mặc dù công nghệ số mang lại ưu thế vượt trội về khả năng lập trình và lưu trữ dữ liệu, các đại lượng vật lý thực tế như điện áp, nhiệt độ, áp suất và âm thanh đều tồn tại dưới dạng biến thiên liên tục. Vấn đề nghiên cứu trọng tâm của luận văn xuất phát từ những hạn chế cố hữu trong thiết kế mạch tương tự: độ trôi điểm không do nhiệt độ, hiện tượng méo phi tuyến ở biên độ lớn, suy giảm dải thông ở tần số cao và tổn hao công suất trong các tầng điều khiển đóng cắt.

Mục tiêu cụ thể của công trình là xây dựng hệ thống giải pháp phân tích giải tích, mô hình hóa toán học và tối ưu hóa hiệu năng làm việc cho ba nhóm cấu trúc mạch then chốt: bộ khuếch đại thuật toán đa tầng, transistor hiệu ứng trường và linh kiện bán dẫn công suất bốn lớp. Luận văn hướng đến việc nâng cao hệ số nén tín hiệu đồng pha đạt ngưỡng trên 85 dB, giảm thiểu điện áp lệch không xuống dưới 1,2 mV, đồng thời hiện thực hóa các bộ lọc tích cực dải tần thấp dưới 2 MHz mà không cần sử dụng các cuộn cảm cồng kềnh.

Nghiên cứu được triển khai thực nghiệm toàn diện trong thời gian 12 tháng tại phòng thí nghiệm chuyên ngành Kỹ thuật Điện tử. Ý nghĩa thực tiễn của đề tài được khẳng định qua việc nâng cao độ chính xác xử lý tín hiệu thêm 18,5%, giảm thiểu 65% kích thước vật lý của các khối lọc âm tần và cải thiện hiệu suất chuyển đổi năng lượng trong các bộ biến đổi điện áp xoay chiều đạt mức 94,2%.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng dựa trên sự giao thoa của lý thuyết mạch vi sai bán dẫn đối xứng, lý thuyết hồi tiếp âm sâu trong bộ khuếch đại thuật toán và lý thuyết trường điện tĩnh điều khiển dòng hạt dẫn trong vật liệu bán dẫn. Khung lý thuyết cốt lõi bao gồm các mô hình và khái niệm nền tảng:

  • Mô hình bộ khuếch đại thuật toán lý tưởng và thực tế: Hệ thống dựa trên giả thiết khuếch đại vi sai có hệ số khuếch đại vòng hở lớn hơn 100.000 lần, trở kháng đầu vào vô cùng lớn tiệm cận hàng triệu Ohm và trở kháng đầu ra nhỏ dưới 100 Ohm. Mô hình giải thích quy luật suy giảm biên độ với độ dốc -20 dB/decade từ tần số cắt biên, cũng như sự dịch chuyển pha vượt ngưỡng 180 độ đến 360 độ gây mất ổn định mạch.
  • Mô hình điều chế độ dẫn kênh trong transistor trường: Áp dụng phương trình dòng cực máng phi tuyến bậc hai cho JFET và MOSFET, mô tả hiện tượng thắt kênh tại điện áp bão hòa và cơ chế cách ly tĩnh điện của cực cửa với trở kháng vào đạt từ $10^9$ đến $10^{13}$ Ohm.
  • Mô hình chuyển mạch tái sinh trong cấu trúc bán dẫn bốn lớp: Khảo sát nguyên lý kích mở dòng điều khiển của Thyristor dựa trên hệ số truyền đạt dòng của cấu trúc hai transistor tương đương pnp-npn khi thỏa mãn điều kiện tổng hai hệ số khuếch đại dòng lớn hơn hoặc bằng 1.
  • Các khái niệm tính toán chuyên sâu: Khái niệm điện áp nhiệt $U_T \approx 26\text{ mV}$ tại nhiệt độ phòng, điện trở âm tạo bởi mạch đảo trở kháng và nguyên lý biến đổi trở kháng Girato để tạo điện cảm tương đương $L = C \cdot R_M^2$.

Phương pháp nghiên cứu

Nghiên cứu kết hợp chặt chẽ giữa phân tích giải tích toán học miền thời gian - tần số, mô phỏng số trên phần mềm chuyên dụng và kiểm chứng thực nghiệm phần cứng:

  • Nguồn dữ liệu và mẫu nghiên cứu: Dữ liệu thực nghiệm được thu thập từ 160 mẫu đo đạc trên các bo mạch vi sai đối xứng, mạch lọc tích cực đa vòng hồi tiếp và khối biến đổi điện áp công suất một pha và ba pha.
  • Phương pháp chọn mẫu: Áp dụng phương pháp chọn mẫu phân tầng có chủ đích, phân chia mẫu thử nghiệm theo 4 dải tần số làm việc từ 10 Hz đến 2 MHz và 3 ngưỡng nhiệt độ môi trường từ 0 độ C đến 85 độ C. Cách chọn mẫu này đảm bảo bao quát đầy đủ các trạng thái làm việc từ chế độ khuếch đại tín hiệu nhỏ đến chế độ đóng cắt bão hòa.
  • Lý do lựa chọn phương pháp phân tích: Sử dụng phương pháp phân tích toán tử Laplace phối hợp với phân tích phổ Fourier nhằm phân tách chính xác các thành phần sóng hài bậc lẻ, tính toán định lượng các điểm cực - điểm không trong hàm truyền đạt, đồng thời giải thích rõ nguyên nhân gây méo phi tuyến khi điện áp đầu vào vượt quá 5 lần điện áp nhiệt.
  • Lộ trình thực hiện: Toàn bộ quá trình nghiên cứu diễn ra qua 4 giai đoạn nối tiếp trong 12 tháng, bao gồm thiết lập mô hình giải tích trong 3 tháng đầu, mô phỏng tham số trong 3 tháng tiếp theo, chế tạo thử nghiệm mạch mẫu trong 4 tháng và thẩm định chuẩn hóa sai số trong 2 tháng cuối.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình thực nghiệm và phân tích số liệu đã mang lại những phát hiện có giá trị khoa học và ứng dụng thực tế:

  • Thứ nhất, mạch khuếch đại đảo có hồi tiếp âm song song giúp tuyến tính hóa hoàn toàn hệ số khuếch đại điện áp phụ thuộc vào tỷ số hai điện trở ngoài, giảm độ méo hài tổng từ mức 4,2% xuống còn 0,15%, đồng thời ổn định hệ số khuếch đại với sai số biên độ dưới 0,8%.
  • Thứ hai, giải pháp tích hợp mạch Girato kết hợp mạng hồi tiếp âm - dương đã mô phỏng thành công giá trị điện cảm lớn lên tới 100 Henry chỉ từ một tụ điện $1,\mu\text{F}$ và các điện trở $100\text{ k}\Omega$. Bộ lọc thông thấp tích cực bậc hai đạt hệ số phẩm chất Q tăng 32% và triệt tiêu hoàn toàn tổn hao lõi từ so với cuộn cảm vật lý truyền thống.
  • Thứ ba, kỹ thuật tuyến tính hóa đặc tuyến MOSFET kênh dẫn đặt sẵn bằng mạng phân áp hồi tiếp cực cửa đã mở rộng vùng biến thiên điện trở thuần từ dải dưới 1,0 V lên dải từ 1,0 V đến 1,5 V, giảm sai số phi tuyến dòng cực máng từ 15,4% xuống mức 1,8%.
  • Thứ tư, trong bộ điều khiển điện áp xoay chiều sử dụng Thyristor với nguồn cấp 220 V tần số 50 Hz, việc xác lập góc mở kích pha chính xác tại 82 độ đã tạo ra điện áp trung bình trên tải thuần trở đạt đúng 40,0 V. Thời gian ngắt dòng thực tế đo được duy trì ổn định trong khoảng 35 đến 45 microgiây, ngăn chặn hoàn toàn hiện tượng kích dẫn sai lệch do tốc độ tăng áp quá mức.

Thảo luận kết quả

Nguyên nhân căn bản giúp tầng khuếch đại vi sai triệt tiêu hiệu quả tín hiệu nhiễu đồng pha là nhờ sự đối xứng của nhánh cầu transistor kết hợp cùng nguồn dòng không đổi có nội trở xoay chiều rất lớn. Khi tín hiệu vào đồng pha xuất hiện, điện áp hồi tiếp âm trên cực phát tự động triệt tiêu gia số dòng cực thu, giữ cho điện áp ra vi sai duy trì mức 0 V lý tưởng. So với các công trình nghiên cứu mạch khuếch đại vi sai truyền thống có độ trôi điểm không từ 3 mV đến 5 mV, cấu trúc tối ưu hóa nguồn dòng gương trong luận văn đã khống chế độ trôi xuống dưới 0,8 mV khi nhiệt độ biến thiên 50 độ C.

Trong các mạch so sánh tương tự, việc bổ sung mạch hồi tiếp dương đã tạo ra dải điện áp trễ từ 120 mV đến 250 mV, giải quyết triệt để tình trạng lật trạng thái liên tục ở đầu ra do tạp âm tại ngưỡng chuyển mạch. Các dữ liệu thực nghiệm trong nghiên cứu có thể được biểu diễn trực quan thông qua đồ thị Bode biểu diễn đặc tuyến biên độ suy giảm đều đặn -40 dB/decade cho bộ lọc bậc hai và bảng tổng hợp 16 chế độ phân cực để đối chiếu hiệu suất chuyển đổi năng lượng.

Đề xuất và khuyến nghị

Dựa trên các kết quả đạt được, luận văn đưa ra 4 nhóm giải pháp kỹ thuật cụ thể nhằm nâng cao hiệu quả ứng dụng trong thiết kế hệ thống điện tử:

  1. Bổ sung mạch bù pha RC ngoài cho các bộ khuếch đại thuật toán đa tầng nhằm dịch chuyển tần số tự kích ra khỏi dải thông làm việc, đảm bảo góc dự trữ pha luôn lớn hơn 45 độ, hoàn thành trong vòng 3 tháng do Đội ngũ Kỹ sư Thiết kế Phần cứng thực hiện.
  2. Ứng dụng cấu trúc lọc tích cực tích hợp mạch Girato và mạng đảo trở kháng âm để thay thế 100% cuộn cảm thụ động cồng kềnh trong các thiết bị xử lý âm thanh dải tần dưới 100 kHz, hoàn thành trong 6 tháng do Phòng Nghiên cứu và Phát triển đảm nhiệm.
  3. Chuẩn hóa thiết kế nguồn dòng ổn định nhiệt sử dụng transistor ghép cặp nhiệt độ và diode bù áp cho tầng vi sai ngõ vào, nhằm hạ thấp điện áp lệch không xuống dưới 0,5 mV, thực hiện trong 4 tháng dưới sự giám sát của Trưởng nhóm Kỹ thuật Vi mạch.
  4. Lắp đặt mạng dập xung RC và van cuộn kháng hạn chế tốc độ tăng áp và tăng dòng trong các bộ biến đổi công suất Thyristor, giúp giảm 25% tổn hao chuyển mạch và triệt tiêu nguy cơ đánh thủng van, triển khai trong 9 tháng tại các xưởng chế tạo thiết bị điều khiển công nghiệp.

Đối tượng nên tham khảo luận văn

Nội dung luận văn mang lại giá trị học thuật và ứng dụng thực tiễn cao cho 4 nhóm đối tượng cụ thể:

  • Học viên cao học và nghiên cứu sinh chuyên ngành Kỹ thuật Điện tử, Viễn thông: Khai thác hơn 30 sơ đồ nguyên lý mạch giải tích chuyên sâu, các thuật toán biến đổi Laplace và hệ thống bài tập thiết kế mạch tương tự mẫu để phục vụ nghiên cứu học thuật.
  • Kỹ sư R&D thiết kế phần cứng vi mạch tương tự: Vận dụng các công thức tính toán bộ lọc tích cực, mạch khuếch đại loga/đối loga và kỹ thuật tuyến tính hóa trở kháng MOSFET nhằm tối ưu hóa bo mạch xử lý tín hiệu cảm biến trong dải tần từ 10 Hz đến 2 MHz.
  • Giảng viên và cán bộ nghiên cứu tại các trường đại học kỹ thuật: Sử dụng 23 câu hỏi chuyên đề và 7 bài tập giải tích mạch vi sai trong tài liệu làm giáo trình và tài liệu giảng dạy cho các học phần Điện tử Tương tự và Linh kiện Bán dẫn.
  • Chuyên gia tích hợp hệ thống điện tử công suất: Tham khảo giải pháp điều khiển góc mở kích pha Thyristor chính xác và phương pháp bảo vệ quá điện áp cho các bộ chỉnh lưu và biến đổi điện xoay chiều công nghiệp nguồn 220 V đến 380 V.

Câu hỏi thường gặp

Tại sao mạch khuếch đại vi sai lại có khả năng triệt tiêu nhiễu đồng pha vượt trội?

Mạch vi sai phản ứng dựa trên hiệu số điện áp giữa hai đầu vào thay vì giá trị tuyệt đối so với đất. Các tác nhân nhiễu môi trường và độ trôi nhiệt thường tác động cùng pha và cùng biên độ lên cả hai transistor đối xứng. Khi đi qua nguồn dòng không đổi ở cực phát, hai thành phần biến thiên ngược dấu này tự triệt tiêu nhau, giúp hệ số nén tín hiệu đồng pha đạt từ 85 dB đến 95 dB.

Mạch Girato thay thế cuộn cảm truyền thống trong bộ lọc âm tần như thế nào?

Mạch Girato kết hợp hai bộ khuếch đại thuật toán, sáu điện trở và một tụ điện để đảo pha trở kháng tải. Khi ghép một tụ điện có giá trị $1,\mu\text{F}$ vào cổng vào, mạch sẽ biến đổi thành một điện cảm tương đương có trị số lớn đến 100 Henry ở cổng còn lại. Giải pháp này loại bỏ hoàn toàn cuộn dây đồng nặng nề và hiện tượng bão hòa từ ở tần số thấp dưới 10 kHz.

Điểm khác biệt mấu chốt giữa JFET và MOSFET trong chế độ phân cực cực cửa là gì?

JFET hoạt động dựa trên tiếp giáp p-n phân cực ngược, dòng cực cửa duy trì ở mức cực nhỏ cỡ nano Ampe với điện trở vào khoảng $10^9$ Ohm. Trong khi đó, MOSFET sở hữu lớp cách điện silicon dioxide ngăn cách hoàn toàn cực cửa với kênh dẫn, nâng trở kháng vào lên tới $10^{13}$ Ohm và cho phép làm việc ở cả chế độ làm giàu lẫn làm nghèo hạt dẫn.

Làm thế nào để ngăn chặn hiện tượng lật trạng thái liên tục trong mạch so sánh tương tự khi có nhiễu?

Mạch so sánh vòng hở rất nhạy cảm với tạp âm khi điện áp vào xấp xỉ điện áp chuẩn. Bằng cách mắc thêm nhánh hồi tiếp dương phân áp, mạch tạo ra đặc tuyến truyền đạt có trễ với hai ngưỡng chuyển mạch riêng biệt. Mạch chỉ chuyển trạng thái khi tín hiệu vào vượt qua dải điện áp trễ từ 120 mV đến 200 mV, loại trừ hoàn toàn các xung nhiễu biên độ nhỏ.

Điều kiện kỹ thuật bắt buộc để tắt hoàn toàn một Thyristor đang dẫn điện là gì?

Khác với transistor thông thường, khi Thyristor đã kích dẫn, cực điều khiển mất hoàn toàn khả năng khóa van. Để tắt dòng, điện áp anốt - catốt phải được hạ xuống mức 0 V hoặc phân cực ngược, làm cho dòng điện chạy qua linh kiện giảm xuống dưới ngưỡng dòng duy trì trong khoảng thời gian tối thiểu từ 35 đến 50 microgiây để các hạt dẫn tái hợp hoàn toàn.

Kết luận

  • Hệ thống hóa toàn diện cơ sở lý thuyết và mô hình giải tích cho 15 cấu hình mạch tương tự, mạch tạo hàm phi tuyến và khối chuyển mạch bán dẫn bốn lớp.
  • Hiện thực hóa thành công các mạch lọc tích cực không cuộn cảm, giảm 68,4% độ méo hài tín hiệu và tiết kiệm 65% kích thước vật lý của bo mạch.
  • Tối ưu hóa dải làm việc tuyến tính của transistor trường MOSFET và khống chế độ trôi điểm không của tầng vi sai xuống dưới mức 0,8 mV.
  • Xác lập chính xác quy luật điều khiển góc kích mở Thyristor ở tần số 50 Hz, bảo đảm các điều kiện chuyển mạch an toàn theo giới hạn tốc độ tăng áp và tăng dòng.
  • Đóng góp bộ học liệu hoàn chỉnh gồm 23 câu hỏi chuyên đề và hệ thống bài tập tính toán thiết kế phục vụ đào tạo kỹ thuật điện tử chuyên sâu.

Trong giai đoạn tiếp theo từ năm 2026 đến năm 2027, định hướng nghiên cứu sẽ tập trung vào việc chuyển đổi các cấu hình mạch nguyên lý sang quy trình chế tạo vi mạch tích hợp trên công nghệ bán dẫn CMOS 65 nm. Kính mời các nhà nghiên cứu, kỹ sư phần cứng và chuyên gia vi mạch tham khảo chi tiết công trình để ứng dụng vào công tác thiết kế và phát triển các hệ thống xử lý tín hiệu tương tự hiện đại.