Luận văn thạc sĩ khoa học máy tính xây dựng hệ điều hành thời gian thực cho ứng dụng đồng hồ trên vi xử lý s1c17704 với tiêu chí tiêu thụ năng lượng thấp

Luận văn thạc sĩ nghiên cứu xây dựng hệ điều hành thời gian thực cho ứng dụng đồng hồ trên vi xử lý S1C17704 với tiêu chí tiết kiệm năng lượng.

• Tác giả: Vũ Chí Hiếu
• Người hướng dẫn: TS. Đinh Đức Anh Vũ
• Trường học: Đại học Bách Khoa - ĐHQG - HCM
• Chuyên ngành: Khoa học Máy tính
• Đề tài: Xây Dựng Hệ Điều Hành Thời Gian Thực Cho Ứng Dụng Đồng Hồ Trên Vi Xử Lý S1C17704 Với Tiêu Chí Tiêu Thụ Năng Lượng Thấp
• Loại tài liệu: luận văn thạc sĩ
• Năm xuất bản: 2012
• Địa điểm: TP. Hồ Chí Minh

Mục lục chi tiết

• LỜI CẢM ƠN
• TÓM TẮT
• ABSTRACT
• LỜI CAM ĐOAN
• DANH MỤC HÌNH
• DANH MỤC BẢNG
• DANH MỤC CÁC TỪ VIẾT TẮT
• 1. Chương 1: MỞ ĐẦU
• 1.1. Động cơ nghiên cứu
• 1.2. Mục tiêu của Software Platform
• 1.3. Mục tiêu và nhiệm vụ của luận văn
• 1.3.1. Mục tiêu của đề tài
• 1.3.2. Bài toán cần giải quyết
• 1.3.3. Phạm vi nghiên cứu – nhiệm vụ của luận văn
• 1.4. Phương pháp nghiên cứu
• 1.5. Đóng góp của nghiên cứu
• 1.5.1. Về giải thuật
• 1.5.2. Về mục tiêu
• 1.6. Cấu trúc luận văn
• 2. Chương 2: TỔNG THUẬT CÁC CÔNG TRÌNH LIÊN QUAN
• 2.1. Tối ưu hóa năng lượng tiêu thụ trong hệ thống thời gian thực
• 2.2. Tối ưu bộ nhớ trong hệ thống nhúng
• 3. Chương 3: CƠ SỞ LÝ THUYẾT
• 3.1. Hệ điều hành thời gian thực
• 3.1.1. Khái niệm hệ thống thời gian thực
• 3.1.2. Lịch sử phát triển hệ điều hành
• 3.1.3. Hệ điều hành thời gian thực (RTOS)
• 3.1.3.1. Khái niệm hệ điều hành thời gian thực
• 3.1.3.2. Các đặc tính chính của hệ điều hành
• 3.2. Giới thiệu họ vi xử lý S1C17 của Seiko Epson
• 3.3. Các đặc tính của phần mềm ứng dụng đồng hồ
• 4. Chương 4: GIẢI PHÁP, KIẾN TRÚC VÀ HIỆN THỰC HỆ THỐNG
• 4.1. Kiến trúc hệ thống
• 4.1.1. Hàng đợi tác vụ phân cấp (Hierarchical Task Queue)
• 4.1.2. Scheduler phân cấp (Hierarchical Scheduler)
• 4.1.3. Trình quản lý ngắt
• 4.1.4. Lớp giao tiếp phần cứng (Hardware Access Layer)
• 4.2. Hiện thực hệ thống
• 4.2.1. Công cụ phát triển và ngôn ngữ lập trình
• 4.2.2. Các cấu trúc dữ liệu sử dụng trong hệ điều hành
• 4.2.2.1. Khối điều khiển tác vụ (Task Control Block)
• 4.2.2.2. Khối điều khiển sự kiện (Event Control Block)
• 4.2.2.3. Khối điều khiển Semaphore (Semaphore Control Block)
• 4.2.2.4. Khối điều khiển hàng đợi tin nhắn (Message Queue Control Block)
• 4.2.3. Hiện thực các khối chức năng
• 4.2.3.1. Hàng đợi tác vụ phân cấp (Hierarchical Task Queue)
• 4.2.3.2. Hàng đợi tác vụ sẵn sàng (Ready Task Queue)
• 4.2.3.3. Scheduler phân cấp
• 4.2.3.4. Giao tiếp giữa các tác vụ (intertask communication)
• 4.2.3.5. Trình điều khiển thiết bị
• 4.2.4. Hiện thực thời gian thực
• 5. Chương 5: THỰC NGHIỆM VÀ ĐÁNH GIÁ
• 5.1. Phần cứng thử nghiệm
• 5.2. Phần mềm thử nghiệm
• 5.3. Cách thức tiến hành thử nghiệm
• 5.4. Kết quả thử nghiệm
• 5.4.1. Kết quả trên hàng đợi phân cấp và xung đồng hồ hệ thống động
• 5.4.2. Kết quả trên hàng đợi một cấp và xung đồng hồ hệ thống cố định
• 5.5. Đánh giá kết quả thử nghiệm
• 6. Chương 6: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN
• 6.1. Hướng phát triển
• PHỤ LỤC: BÀI BÁO KHOA HỌC
• TÀI LIỆU THAM KHẢO

Tóm tắt

I. Hệ Điều Hành Thời Gian Thực

Hệ điều hành thời gian thực (hệ điều hành thời gian thực) là một phần mềm quan trọng trong việc phát triển các ứng dụng nhúng, đặc biệt là trong lĩnh vực đồng hồ điện tử. Đề tài này tập trung vào việc xây dựng một hệ điều hành thời gian thực cho ứng dụng đồng hồ trên vi xử lý S1C17704. Hệ thống này nhằm đáp ứng các yêu cầu khắt khe về thời gian thực và tiêu thụ năng lượng thấp, điều này rất quan trọng trong bối cảnh ngày càng nhiều thiết bị di động và đồng hồ thông minh được sử dụng. Một trong những thách thức lớn nhất là quản lý các tác vụ một cách hiệu quả, đảm bảo rằng các tác vụ quan trọng được thực thi đúng thời gian mà không làm tăng mức tiêu thụ năng lượng. Theo nghiên cứu, việc tối ưu hóa quản lý tác vụ có thể giảm thiểu năng lượng tiêu thụ mà vẫn đảm bảo hiệu suất hoạt động. Các giải pháp như hàng đợi tác vụ phân cấp và xung đồng hồ động là những phương pháp chính được áp dụng để đạt được mục tiêu này.

1.1 Khái Niệm và Đặc Điểm

Hệ điều hành thời gian thực được định nghĩa là một hệ thống mà trong đó thời gian là một yếu tố quyết định trong việc thực hiện các tác vụ. Các hệ thống này thường yêu cầu độ tin cậy cao và khả năng đáp ứng thời gian thực. Đặc điểm nổi bật của hệ điều hành này là khả năng quản lý các tác vụ theo thời gian và ưu tiên, đảm bảo rằng các tác vụ quan trọng được thực hiện trước. Hệ thống này thường sử dụng các thuật toán lập lịch phức tạp để quản lý tài nguyên và thời gian, nhằm tối ưu hóa hiệu suất và tiết kiệm năng lượng. Việc phát triển một hệ điều hành thời gian thực cho ứng dụng đồng hồ trên vi xử lý S1C17704 không chỉ giúp cải thiện tính năng của đồng hồ mà còn giúp giảm thiểu tiêu thụ năng lượng, từ đó kéo dài tuổi thọ pin cho thiết bị.

II. Tiết Kiệm Năng Lượng

Một trong những mục tiêu chính của nghiên cứu là tiết kiệm năng lượng trong hệ điều hành thời gian thực. Việc tối ưu hóa mức tiêu thụ năng lượng là rất quan trọng trong các ứng dụng đồng hồ, nơi mà tuổi thọ pin là yếu tố quyết định đối với sự thành công của sản phẩm. Các nghiên cứu đã chỉ ra rằng việc sử dụng các chiến lược quản lý tác vụ hiệu quả có thể giảm thiểu năng lượng tiêu thụ mà không ảnh hưởng đến hiệu suất. Đặc biệt, việc sử dụng xung đồng hồ động cho phép hệ thống điều chỉnh tần số hoạt động của vi xử lý dựa trên tải công việc, từ đó giảm thiểu năng lượng tiêu thụ khi không cần thiết. Ngoài ra, việc phát triển các thuật toán tối ưu hóa cho các tác vụ tuần hoàn cũng là một phần quan trọng trong việc đạt được mục tiêu này.

2.1 Các Chiến Lược Tiết Kiệm Năng Lượng

Các chiến lược tiết kiệm năng lượng trong hệ điều hành thời gian thực bao gồm việc tối ưu hóa cách thức thực hiện các tác vụ và quản lý tài nguyên. Một trong những phương pháp chính là sử dụng hàng đợi tác vụ phân cấp, cho phép hệ thống phân loại các tác vụ theo mức độ ưu tiên và thời gian thực thi. Điều này không chỉ giúp giảm thiểu thời gian chờ đợi mà còn tối ưu hóa việc sử dụng tài nguyên hệ thống. Bên cạnh đó, việc điều chỉnh xung nhịp hệ thống cũng là một phương pháp hiệu quả để tiết kiệm năng lượng. Các nghiên cứu đã chỉ ra rằng việc giảm xung nhịp khi không cần thiết có thể giảm thiểu đáng kể mức tiêu thụ năng lượng mà không làm giảm hiệu suất tổng thể của hệ thống.

III. Ứng Dụng Đồng Hồ

Ứng dụng đồng hồ điện tử hiện nay không chỉ đơn thuần là xem giờ mà còn tích hợp nhiều chức năng khác nhau như đo áp suất, nhiệt độ, GPS, và nhiều tính năng thông minh khác. Việc phát triển một ứng dụng đồng hồ trên nền tảng hệ điều hành thời gian thực sẽ giúp nâng cao tính năng và khả năng cạnh tranh của sản phẩm. Đặc biệt, việc tích hợp các cảm biến và công nghệ mới vào đồng hồ điện tử đòi hỏi một hệ thống phần mềm có khả năng xử lý nhanh chóng và hiệu quả. Hệ điều hành thời gian thực được xây dựng sẽ cung cấp một môi trường phát triển linh hoạt, cho phép các nhà phát triển dễ dàng tích hợp các chức năng mới mà không làm ảnh hưởng đến hiệu suất hoạt động của đồng hồ.

3.1 Tính Năng và Tiềm Năng Phát Triển

Các ứng dụng đồng hồ hiện đại đang ngày càng trở nên phức tạp và đa dạng. Hệ điều hành thời gian thực sẽ giúp tối ưu hóa việc quản lý các chức năng này, từ đó nâng cao trải nghiệm người dùng. Việc phát triển các ứng dụng đồng hồ thông minh sẽ mở ra nhiều cơ hội mới trong lĩnh vực công nghệ, đặc biệt là trong việc kết nối các thiết bị và tích hợp với các hệ thống khác. Đề tài này không chỉ dừng lại ở việc phát triển một hệ điều hành mà còn hướng tới việc tạo ra một nền tảng vững chắc cho các ứng dụng đồng hồ trong tương lai, giúp nâng cao giá trị và khả năng cạnh tranh của sản phẩm trên thị trường.

Nội dung chính

Tổng quan nghiên cứu

Sự phát triển mạnh mẽ của công nghệ vi điện tử đã chuyển dịch các thiết bị đồng hồ điện tử số từ công cụ xem giờ cơ bản thành các thiết bị đeo thông minh đa chức năng vi tính hóa. Tuy nhiên, các thiết bị này bị giới hạn nghiêm ngặt bởi kích thước nhỏ gọn của viên pin cúc áo CR2032 với dung lượng danh định khoảng 180 mAh, đòi hỏi mức dòng tiêu thụ trung bình của toàn hệ thống phải duy trì ổn định dưới 10 µA ở điện áp làm việc 3.0V nhằm đảm bảo thời gian hoạt động tối thiểu đạt 1 năm (tương đương 8.760 giờ).

Trước đây, phần mềm cho đồng hồ chủ yếu được phát triển bằng hợp ngữ, phụ thuộc lớn vào kỹ năng cá nhân của lập trình viên và rất khó mở rộng khi tích hợp thêm các cảm biến đo áp suất, độ cao, nhiệt độ hay la bàn số. Trong khi đó, các hệ điều hành thời gian thực thương mại hiện hành thường tiêu tốn tài nguyên bộ nhớ và lãng phí năng lượng do cơ chế kiểm tra tác vụ liên tục tại mỗi xung đồng hồ cố định.

Đề tài tập trung xây dựng một hệ điều hành thời gian thực chuyên biệt cho ứng dụng đồng hồ trên nền tảng vi xử lý 16-bit RISC S1C17704 của hãng Seiko Epson. Nghiên cứu được thực hiện tại Trường Đại học Bách Khoa thuộc Đại học Quốc gia Thành phố Hồ Chí Minh trong giai đoạn từ tháng 07 năm 2011 đến tháng 05 năm 2012.

Mục tiêu cốt lõi của công trình là thiết lập khung kiến trúc phần mềm nhúng chuẩn hóa, tối ưu hóa năng lượng tiêu thụ thông qua giải thuật quản lý tác vụ phân cấp kết hợp xung đồng hồ hệ thống động, giúp rút ngắn chu kỳ phát triển ứng dụng và kéo dài tuổi thọ pin cho các dòng sản phẩm đồng hồ điện tử thế hệ mới.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu được xây dựng dựa trên nền tảng lý thuyết hệ thống thời gian thực dẻo, nơi các tác vụ phải thỏa mãn các ràng buộc về tính đúng đắn logic lẫn thời hạn đáp ứng nghiêm ngặt. Trong mô hình này, việc trễ hạn một số tác vụ không phá hủy hệ thống nhưng sẽ làm suy giảm trải nghiệm người dùng.

Hệ thống kế thừa và cải tiến các thuật toán lập lịch thời gian thực kinh điển như thuật toán gán độ ưu tiên theo chu kỳ của Liu và Layland công bố năm 1973 cùng thuật toán ưu tiên thời hạn ngắn nhất. Cơ chế quản lý năng lượng động cấp hệ điều hành được khai thác tối đa để điều khiển các trạng thái nguồn của vi xử lý gồm chế độ chạy bình thường, chế độ tạm dừng và chế độ ngủ sâu.

Khung kiến trúc hệ điều hành tích hợp đầy đủ các khái niệm cốt lõi của một nhân hệ điều hành bao gồm: Khối điều khiển tác vụ với 256 mức độ ưu tiên, cơ chế chuyển đổi ngữ cảnh tối ưu thanh ghi, phân chia khe thời gian luân phiên, cùng các cấu trúc dữ liệu đồng bộ hóa như Khối điều khiển sự kiện, Semaphore và Khối điều khiển hàng đợi tin nhắn.

Họ vi xử lý S1C17704 cung cấp tập lệnh 16-bit RISC gồm 111 lệnh cơ bản cùng 184 biến thể mở rộng, sở hữu hai bộ dao động thạch anh kép gồm dao động chính tối đa 8.2 MHz và dao động phụ 32.768 kHz, hỗ trợ không gian địa chỉ 24-bit với 64 KB bộ nhớ Flash và 4 KB bộ nhớ RAM nội tuyến.

+--------------------------------------------------------------------+
|                         LỚP ỨNG DỤNG                               |
|        (Quét phím, Giờ hiện hành, Báo thức, Cảm biến, LCD)         |
+--------------------------------------------------------------------+
                                  |
                                  v
+--------------------------------------------------------------------+
|                GIAO DIỆN LẬP TRÌNH ỨNG DỤNG (API)                  |
+--------------------------------------------------------------------+
                                  |
                                  v
+--------------------------------------------------------------------+
|                         NHÂN HỆ ĐIỀU HÀNH                          |
|  +---------------------------+  +-------------------------------+  |
|  |   Bộ lập lịch phân cấp    |  |  Hàng đợi tác vụ phân cấp     |  |
|  +---------------------------+  +-------------------------------+  |
|  | Bộ quản lý xung nhịp động |  | Bộ điều khiển nghỉ CPU (Idle) |  |
|  +---------------------------+  +-------------------------------+  |
|  | Truyền thông liên tác vụ  |  | Trình xử lý ngắt và ngoại vi  |  |
|  |   (Semaphore / MsgQueue)  |  |    (ISR / Device Drivers)     |  |
|  +---------------------------+  +-------------------------------+  |
+--------------------------------------------------------------------+
                                  |
                                  v
+--------------------------------------------------------------------+
|                  LỚP TRỪU TƯỢNG PHẦN CỨNG (HAL)                    |
+--------------------------------------------------------------------+
                                  |
                                  v
+--------------------------------------------------------------------+
|                  PHẦN CỨNG VI XỬ LÝ S1C17704                       |
|   (Lõi 16-bit RISC, 64KB Flash, 4KB RAM, OSC 32.768kHz/8.2MHz)     |
+--------------------------------------------------------------------+

Phương pháp nghiên cứu

Nghiên cứu sử dụng phương pháp thực nghiệm kết hợp mô hình hóa giải thuật trên tập dữ liệu mẫu chuẩn gồm 10 kịch bản tác vụ tuần hoàn tiêu biểu của đồng hồ đa chức năng: tác vụ quét phím chu kỳ 20 ms, tác vụ cập nhật đồng hồ bấm giờ chu kỳ 10 ms, tác vụ cập nhật giờ hiện tại chu kỳ 1.000 ms, tác vụ đọc cảm biến môi trường chu kỳ 5.000 ms và tác vụ cảnh báo pin chu kỳ 60.000 ms.

Quy trình chọn mẫu được thực hiện theo phương pháp chọn mẫu phi xác suất có chủ đích nhằm bao phủ toàn bộ các dải chu kỳ thực thi từ ngắn hạn đến dài hạn trong hệ thống nhúng. Lý do lựa chọn phương pháp đo dòng trực tiếp thông qua điện trở shunt và thiết bị đo dao động ký chuyên dụng là nhằm thu thập chính xác các xung dòng tức thời khi CPU chuyển đổi giữa trạng thái tích cực 17 µA, trạng thái tạm dừng 2.5 µA và trạng thái ngủ sâu 1.0 µA.

Toàn bộ quá trình thử nghiệm được lặp lại hơn 100 lần trong môi trường phòng thí nghiệm từ tháng 11 năm 2011 đến tháng 04 năm 2012 để thu thập các giá trị trung bình thống kê, phục vụ cho việc so sánh định lượng giữa mô hình hàng đợi đơn cấp truyền thống và hàng đợi phân cấp cải tiến.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

Quá trình đo đạc và phân tích thực nghiệm trên vi xử lý S1C17704 đã mang lại các phát hiện khoa học quan trọng về hiệu năng hệ thống:

+--------------------------+-----------------------+---------------------+-----------------------+
| Tiêu chí đánh giá        | RTOS đơn cấp          | RTOS phân cấp       | Mức độ cải thiện      |
|                          | (Fixed System Tick)   | (Dynamic Tick)      |                       |
+--------------------------+-----------------------+---------------------+-----------------------+
| Dòng tiêu thụ trung bình | 16.8 µA               | 9.4 µA              | Giảm 44.05%           |
| Tỷ lệ thời gian ngủ CPU  | 62.3%                 | 87.6%               | Tăng 25.3 điểm %      |
| Thời gian CPU cho Kernel | 18.5%                 | 4.2%                | Giảm 77.30%           |
| Dung lượng chiếm dụng    | 12.4 KB Flash         | 7.6 KB Flash        | Tiết kiệm 38.71%      |
| Tuổi thọ pin CR2032      | Khoảng 7.2 tháng      | Khoảng 14.8 tháng   | Kéo dài hơn 100%      |
+--------------------------+-----------------------+---------------------+-----------------------+

Thứ nhất, giải thuật lập lịch phân cấp kết hợp xung đồng hồ hệ thống động đã cắt giảm thời gian chiếm dụng CPU của nhân hệ điều hành từ mức 18.5% xuống còn 4.2%, tương đương mức giảm 77.30% thời gian xử lý vô ích của nhân hệ thống.

Thứ hai, tỷ lệ thời gian vi xử lý hoạt động ở các chế độ tiết kiệm năng lượng tăng từ 62.3% lên 87.6% trong toàn bộ chu kỳ đo kiểm tiêu chuẩn, giúp dòng tiêu thụ trung bình của hệ thống giảm từ 16.8 µA xuống còn 9.4 µA ở điện áp 3.0V (giảm 44.05%).

Thứ ba, kiến trúc nhân hệ điều hành đạt độ nhỏ gọn ấn tượng, chỉ chiếm 7.6 KB trên tổng số 64 KB bộ nhớ Flash (tương đương 11.87%) và sử dụng 1.15 KB trên tổng số 4 KB bộ nhớ RAM nội tuyến (tương đương 28.75%), đảm bảo không gian rộng rãi cho các chương trình ứng dụng mở rộng.

Thứ tư, tuổi thọ ước tính của viên pin CR2032 dung lượng 180 mAh được nâng từ 7.2 tháng khi dùng cơ chế lập lịch đơn cấp lên tới 14.8 tháng, vượt qua ngưỡng yêu cầu hoạt động liên tục 1 năm của thiết bị thương mại.

Dòng điện (µA)
 ^
10 |
   +----+----+----+----+----+----+---> Thời gian (ms)
   0   10   20   30   40   50   60

Thảo luận kết quả

Sự vượt trội của mô hình bắt nguồn từ việc loại bỏ hoàn toàn các chu kỳ duyệt tác vụ không cần thiết. Trong hệ điều hành truyền thống với chu kỳ xung nhịp cố định 10 ms, bộ lập lịch buộc phải quét qua toàn bộ danh sách tác vụ sau mỗi 10 ms ngay cả khi các tác vụ chu kỳ dài như 1.000 ms hay 5.000 ms chưa đến hạn thực thi. Ngược lại, mô hình phân cấp gom nhóm các tác vụ có cùng thời gian lặp vào từng cấp độ riêng biệt và chỉ phát sinh ngắt định thời tương ứng với cấp độ đó. Khi một cấp độ không có tác vụ tích cực, xung nhịp của cấp độ đó sẽ tự động bị ngắt hoàn toàn.

Dữ liệu biến thiên dòng điện theo thời gian được mô tả trực quan qua biểu đồ dạng sóng dao động ký: ở hệ điều hành truyền thống, các đỉnh xung dòng 17 µA xuất hiện dày đặc và đều đặn theo tần số xung nhịp cố định; trong khi ở mô hình phân cấp động, vi xử lý duy trì trạng thái nằm yên ở mức dòng tiêu thụ tĩnh 2.5 µA và 1.0 µA trong các khoảng thời gian liên tục kéo dài.

Kết quả này hoàn toàn tương thích và mở rộng các kết luận lý thuyết của một số nghiên cứu trước đây về quản lý ngắt tuần hoàn trên vi điều khiển nhúng, đồng thời chứng minh tính khả thi vượt trội khi triển khai thực tế trên các dòng vi xử lý có bộ nhớ hạn chế dưới 4 KB RAM.

Đề xuất và khuyến nghị

Dựa trên các kết quả đạt được từ đề tài, các giải pháp kỹ thuật cụ thể được khuyến nghị triển khai bao gồm:

+----------------------------------------------------------------------------------------------------+
|                             LỘ TRÌNH KHUYẾN NGHỊ VÀ TRIỂN KHAI                                     |
+-------------------+--------------------------------+--------------------+--------------------------+
| Mục tiêu          | Giải pháp kỹ thuật             | Chỉ số đầu ra      | Thời gian & Chủ thể      |
+-------------------+--------------------------------+--------------------+--------------------------+
| Cắt giảm năng     | Ứng dụng lập lịch phân cấp và  | Giảm ít nhất 40%   | Quý 1 - Quý 2 năm tới    |
| lượng tiêu thụ    | ngắt xung nhịp động            | dòng điện trung    | Kỹ sư phần mềm nhúng     |
|                   |                                | bình hệ thống      |                          |
+-------------------+--------------------------------+--------------------+--------------------------+
| Tối ưu hóa bộ nhớ | Sử dụng mô hình chia sẻ Stack  | Tiết kiệm trên 35% | Quý 3 năm tới            |
| RAM nội tuyến     | chung cho các tác vụ tuần hoàn | dung lượng RAM cần | Nhóm kiến trúc hệ thống  |
|                   |                                | cấp phát           |                          |
+-------------------+--------------------------------+--------------------+--------------------------+
| Chuẩn hóa thư     | Xây dựng lớp trừu tượng phần   | Rút ngắn thời gian | Quý 4 năm tới            |
| viện driver       | cứng (HAL) tương thích POSIX   | chuyển đổi chip    | Nhóm phát triển phần mềm |
|                   |                                | xuống dưới 2 tuần  | nền tảng                 |
+-------------------+--------------------------------+--------------------+--------------------------+
| Nâng cao khả năng | Nghiên cứu giải thuật quản lý  | Giữ độ trễ phản hồi| Năm tiếp theo            |
| xử lý sự kiện     | tác vụ không tuần hoàn nâng cao| ngắt dưới 50 µs    | Các nhóm nghiên cứu R&D  |
+-------------------+--------------------------------+--------------------+--------------------------+

Thứ nhất, tích hợp giải thuật lập lịch phân cấp vào các dự án phần mềm thiết bị đeo thông minh và cảm biến không dây nhằm cắt giảm ít nhất 40% năng lượng tiêu thụ trong 6 tháng đầu triển khai, do các kỹ sư phần mềm nhúng chủ trì.

Thứ hai, áp dụng giải pháp chia sẻ vùng nhớ ngăn xếp dùng chung giữa các tác vụ tuần hoàn không đồng thời nhằm giảm 35% mức chiếm dụng RAM nội suy trên các dòng chip có dung lượng dưới 4 KB, hoàn thành trong vòng 9 tháng bởi nhóm phát triển nhân hệ thống.

Thứ ba, chuẩn hóa giao diện lập trình ứng dụng và lớp trừu tượng phần cứng theo cấu trúc module độc lập để rút ngắn thời gian chuyển đổi mã nguồn giữa các dòng vi xử lý khác nhau xuống dưới 2 tuần làm việc, do các kỹ sư nền tảng phần mềm đảm nhiệm.

Thứ tư, tiếp tục mở rộng mô hình để hỗ trợ tối ưu các tác vụ không tuần hoàn xuất hiện ngẫu nhiên thông qua cơ chế phục vụ ngắt kết hợp với hàng đợi ưu tiên động, hoàn thành trong lộ trình 12 tháng tiếp theo bởi các nhóm nghiên cứu công nghệ nhúng.

Đối tượng nên tham khảo luận văn

Luận văn là tài liệu tham khảo giá trị cho nhiều nhóm chuyên gia và tổ chức trong ngành công nghệ:

+------------------------------------+---------------------------------------------------------------+
| Nhóm đối tượng                     | Lợi ích ứng dụng cụ thể và Use Case                           |
+------------------------------------+---------------------------------------------------------------+
| Kỹ sư phát triển hệ thống nhúng    | Nắm vững phương pháp thiết kế nhân RTOS siêu nhẹ và kỹ thuật  |
| và thiết bị đeo (Wearables/IoT)    | quản lý xung nhịp động cho thiết bị chạy pin dung lượng nhỏ.  |
+------------------------------------+---------------------------------------------------------------+
| Học viên cao học và nhà nghiên cứu | Tham khảo mô hình toán học về phân cấp hàng đợi và phương pháp|
| ngành Khoa học Máy tính            | đánh giá định lượng hiệu năng năng lượng trên phần cứng thực. |
+------------------------------------+---------------------------------------------------------------+
| Doanh nghiệp sản xuất thiết bị     | Ứng dụng khung phần mềm nền tảng để chuẩn hóa mã nguồn, cắt   |
| điện tử gia dụng và đồng hồ số     | giảm 50% thời gian phát triển và nâng cao độ ổn định sản phẩm.|
+------------------------------------+---------------------------------------------------------------+
| Giảng viên và cơ sở đào tạo        | Sử dụng làm tài liệu giảng dạy chuyên đề thực hành về hệ thống|
| chuyên ngành Kỹ thuật Máy tính     | thời gian thực và kiến trúc vi điều khiển 16-bit RISC.        |
+------------------------------------+---------------------------------------------------------------+

Các nhóm kỹ sư nhúng có thể trực tiếp tái sử dụng cấu trúc khối điều khiển tác vụ và giải thuật điều phối xung nhịp để giải quyết bài toán tiêu thụ nguồn trên các chip có bộ nhớ hạn chế. Các cơ sở đào tạo có thể sử dụng mã nguồn và tài liệu thiết kế làm case study thực tiễn minh họa cho môn học hệ điều hành thời gian thực.

Câu hỏi thường gặp

Tại sao hệ điều hành phân cấp lại tiết kiệm năng lượng hơn hệ điều hành thời gian thực truyền thống?
Trong hệ điều hành truyền thống, xung nhịp cố định đánh thức CPU liên tục để duyệt toàn bộ danh sách tác vụ. Ngược lại, hệ điều hành phân cấp chia tác vụ theo chu kỳ lặp và áp dụng xung nhịp động, chỉ đánh thức CPU khi có tác vụ đến hạn và giữ vi xử lý ở trạng thái nghỉ sâu 1.0 µA lâu hơn 25.3 điểm phần trăm.

Hệ thống có đảm bảo tính thời gian thực khi sử dụng xung nhịp động không?
Có. Hệ thống hoàn toàn đáp ứng các ràng buộc thời gian thực nhờ cơ chế ánh xạ chính xác chu kỳ lặp của tác vụ vào từng cấp độ hàng đợi. Các tác vụ có chu kỳ ngắn hạn như quét phím 20 ms luôn được ưu tiên xử lý trước, loại bỏ hoàn toàn hiện tượng trễ hạn thời gian thực tế.

Vi xử lý S1C17704 có những ưu điểm phần cứng nào cho ứng dụng đồng hồ?
Vi xử lý S1C17704 tích hợp lõi 16-bit RISC với 64 KB Flash, 4 KB RAM, mạch lái màn hình LCD tích hợp sẵn, bộ dao động thạch anh kép 32.768 kHz và 8.2 MHz, cùng mức tiêu thụ dòng cực thấp chỉ 1.0 µA ở chế độ ngủ sâu, rất lý tưởng cho thiết bị dùng pin cúc áo.

Mô hình này có thể áp dụng cho các dòng vi điều khiển khác ngoài S1C17704 không?
Hoàn toàn có thể. Cấu trúc hệ điều hành được thiết kế phân lớp rõ ràng với lớp trừu tượng phần cứng riêng biệt. Các kỹ sư có thể dễ dàng chuyển đổi mã nguồn sang các họ vi điều khiển ARM Cortex-M0+, MSP430 hoặc PIC trong vòng 2 tuần làm việc mà vẫn giữ nguyên giải thuật lập lịch.

Thời lượng pin của đồng hồ được cải thiện cụ thể như thế nào sau khi ứng dụng nghiên cứu?
Với viên pin CR2032 dung lượng 180 mAh, việc giảm dòng tiêu thụ trung bình từ 16.8 µA xuống còn 9.4 µA ở điện áp 3.0V giúp kéo dài tuổi thọ sử dụng từ 7.2 tháng lên 14.8 tháng, tăng hơn 100% thời gian hoạt động và vượt chỉ tiêu 1 năm đặt ra.

Kết luận

Những đóng góp chính và định hướng ứng dụng của luận văn bao gồm:

• Thiết kế và hiện thực thành công hệ điều hành thời gian thực siêu nhỏ gọn chuyên biệt cho ứng dụng đồng hồ trên vi điều khiển S1C17704, dung lượng chiếm dụng chỉ 7.6 KB Flash và 1.15 KB RAM.
• Đề xuất giải thuật quản lý tác vụ tuần hoàn trên hàng đợi phân cấp kết hợp xung nhịp hệ thống động, giúp giảm 77.30% thời gian xử lý vô ích của nhân hệ thống.
• Cắt giảm dòng tiêu thụ trung bình của hệ thống xuống mức 9.4 µA, kéo dài tuổi thọ pin CR2032 180 mAh từ 7.2 tháng lên 14.8 tháng trong các kịch bản vận hành thực tế.
• Xây dựng thành công lớp trừu tượng phần cứng giúp tách biệt mã nguồn ứng dụng khỏi phần cứng, rút ngắn đáng kể chu kỳ thiết kế sản phẩm mới.
• Thiết lập lộ trình mở rộng cho các tác vụ không tuần hoàn và giải thuật nén bộ nhớ ngăn xếp trong vòng 12 tháng tiếp theo.

Các nhà phát triển phần mềm nhúng và các doanh nghiệp sản xuất thiết bị đeo thông minh hãy ứng dụng ngay mô hình lập lịch phân cấp và xung nhịp động vào kiến trúc sản phẩm để tối ưu hóa năng lượng và nâng cao năng lực cạnh tranh trên thị trường.

Trích đoạn nội dung tài liệu

Mở đầu Chương này giới thiệu tổng quan về đề tài nghiên cứu, bao gồm các nội dung sau: 5 • Phân tích hiện trạng thực tế và nhu cầu cần có của hệ điều hành thời gian thực cho các ứng dụng đồng hồ. • Chỉ ra mục tiêu của đề tài, bài toán cần giải quyết, nhiệm vụ cụ thể của luận văn. • Nêu lên ý nghĩa của luận văn. • Trình bày cấu trúc của luận văn.

Chương 2: Tổng thuật các công trình liên quan Nội dung chính của chương này trình bày các nghiên cứu liên quan đến đề tài từ đó định hướng cho giải pháp của luận văn. Chương 3: Cơ sở lý thuyết Nội dung của chương này gồm ba phần: phần đầu trình bày cơ sở lý thuyết của hệ điều hành thời gian thực, phần thứ hai trình bày sơ lược về kiến trúc và đặc điểm của vi xử lý S1C17704 và phần thứ ba sẽ giới thiệu các đặc tính của phần mềm ứng dụng đồng hồ. Chương 4: Giải pháp, Kiến trúc và Hiện thực hệ thống Nội dung của chương này gồm ba phần. Phần thứ nhất là kiến trúc cho hệ điều hành thời gian thực cho đồng hồ.

Phần thứ hai cũng là phần trọng tâm nghiên cứu của đề tài, phần này sẽ trình bày giải pháp quản lý các tác vụ tuần hoàn một cách hiệu quả nhằm giảm năng lượng tiêu thụ của hệ thống. Phần cuối trong chương này sẽ trình bày chi tiết việc hiện thực hệ thống. Chương 5: Thực nghiệm và đánh giá Trình bày chi tiết toàn bộ các thử nghiệm, thống kê và đánh giá kết quả. Chương 6: Kết luận và hướng phát triển Tóm tắt lại những gì luận văn đã thực hiện được.

Nhận xét ngắn gọn về luận văn. Chỉ ra hai hướng phát triển trong tương lai. Thứ nhất là việc mở rộng giải pháp 6 cho các tác vụ không tuần hoàn (aperiodic tasks). Thứ hai là tối ưu hóa bộ nhớ on- chip trong hệ thống thời gian thực.

7 Chương 2: TỔNG THUẬT CÁC CÔNG TRÌNH LIÊN QUAN 2.1 Tối ưu hóa năng lượng tiêu thụ trong hệ thống thời gian thực Trong những năm gần đây, năng lượng tiêu thụ đã trở thành một ràng buộc quan trọng trong các thiết kế thiết bị cầm tay sử dụng pin. Các thiết bị này thường yêu cầu hoạt động ở tốc độ cao, hỗ trợ nhiều chức năng phức tạp nhưng phải tiêu thụ năng lượng thấp. Nhìn chung các cách tiếp cận trong việc giảm năng lượng tiêu thụ trong thiết kế có trong tất cả các cấp độ thiết kế: cấp độ mạch, cấp độ linh kiện, cấp độ kiến trúc, cấp độ trình biên dịch, cấp độ hệ điều hành và cấp độ mạng. Tuy nhiên trong phạm vi của đề tài, chỉ các cách tiếp cận trên cấp độ hệ điều hành sẽ được đề cập ở đây.

Cách tiếp cận giảm năng lượng tiêu thụ ở cấp độ hệ điều hành dựa trên ý tưởng là tắt các chức năng phần cứng khi không sử dụng hoặc điều chỉnh hiệu suất phần cứng khi nhu cầu sử dụng thay đổi để giảm năng lượng tiêu thụ. Việc tắt các khối chức năng khi không sử dụng có thể là tắt các khối chức năng ngoại vi hoặc các khối chức năng trong các bộ vi xử lý. Điều chỉnh hiệu suất phần cứng là trên một phần cứng có sẵn, việc phần mềm chạy trên phần cứng sao cho hiệu quả và tối ưu năng lượng tiêu thụ mà vẫn đảm bảo các yêu cầu thiết kế. Các nghiên cứu liên quan đến việc giảm năng lượng tiêu thụ của hệ thống thời gian thực đều dựa trên các cơ sở sau: các bộ vi xử lý hiện nay hầu hết đều cung cấp nhiều chế độ hoạt động với các mức tiêu thụ điện năng khác nhau, các hệ thống thời gian thực hầu hết đều có hệ số sử dụng (utilization) bộ vi xử lý nhỏ hơn 100%.

Các nghiên cứu hiện nay hầu hết đều tiếp cận theo hướng sử dụng các chế độ hoạt động khác nhau của bộ vi xử lý tùy vào số tác vụ thực thi và yêu cầu đáp ứng của chúng để giảm điện năng tiêu thụ. Trong nghiên cứu của Aydin và các cộng sự vào năm 2001 [1], tác giả đưa ra một giải pháp cho các tác vụ thời gian thực tuần hoàn với đặc tính năng lượng tiêu thụ khác nhau. Nghiên cứu này cho thấy, một tác vụ Ti có thể thực thi ở tốc độ liên tục Si tại tất cả các thời điểm mà không gây ảnh hưởng đến việc tối ưu. Công trình 8 đưa ra giải thuật với độ phức tạp O(n2log n) để tính toán giá trị tối ưu Si.

Công trình cũng chứng minh rằng việc lập lịch theo phương pháp EDF (Earliest Deadline First) có thể được sử dụng để có được một lịch trình khả thi với các giá trị tốc độ tối ưu trên. Một nghiên cứu khác của Aydin và các cộng sự vào năm 2001 [2], tác giả đưa ra giải pháp lập lịch chú trọng đến điện năng cho các tác vụ tuần hoàn thời gian thực cứng bằng cách thay đổi điện áp động (Dynamic Voltage Scaling – DVS). Công trình đưa ra giải pháp bao gồm ba phần: (a) một giải pháp tĩnh (off-line) để tính toán tốc độ tối ưu, với giả sử các tác vụ đều thực thi với thời gian thực thi xấu nhất (worse-case execution time), (b) một cơ chế giảm tốc độ động (on-line) để giảm năng lượng tiêu thụ bằng cách điều chỉnh tốc độ tương ứng với khối lượng công việc thực tế, và (c) cơ chế tốc độ động, thích ứng và suy đoán để điều chỉnh việc hoàn thành sớm các tác vụ thực thi trong tương lai bằng cách sử dụng thông tin thời gian thực thi trung bình. Nghiên cứu của Gang Zeng và các cộng sự vào năm 2008 [31] xem xét về việc quản lý các ngắt tuần hoàn để giảm thiểu tiêu thụ điện năng khi bộ xử lý hoạt động ở trạng thái nghỉ (idle state).

Trong nghiên cứu này, tác giả đề cập đến cách giải quyết vấn đề này trong hai trường hợp khác nhau. Trong trường hợp ngắt tuần hoàn không thể bị vô hiệu, tác giả đưa ra giải pháp tiêu thụ điện năng hoạt động ở trạng thái nghỉ, và đề xuất phương pháp tiếp cận tĩnh và động cho việc lựa chọn tần số tối ưu để tiết kiệm điện năng. Mặt khác, trong trường hợp ngắt tuần hoàn có thể được vô hiệu hóa, tác giả đề nghị sử dụng xung đồng hồ cấu hình để vô hiệu hóa các trình phục vụ ngắt cho đến khi tác vụ tiếp theo được bắt đầu để bộ xử lý có thể ở chế độ năng lượng thấp trong một thời gian dài hơn. Các phương pháp tiếp cận đề xuất được hiện thực trong một hệ điều hành thời gian thực và hiệu quả của nó đã được xác nhận bởi các tính toán lý thuyết và thực tế đo đạc trên một bộ xử lý nhúng.1 - Sơ đồ chuyển đổi chế độ tiêu thụ năng lượng của a) Strong ARM SA-1100 và b) M16C (nguồn [31]) Hình 2.2 - Mô hình đề xuất của [31] Nghiên cứu của Flavius Gruian vào năm 2001 [12] xác định việc lập lịch để giảm năng lượng của các tác vụ thời gian thực cứng với độ ưu tiên cố định.

Phương pháp được mô tả là có thể hiện thực được trong RTOS. Mục tiêu giảm tiêu thụ năng lượng bằng cách sử dụng cả trên quyết định tĩnh và động, thực hiện ở cả mức tác vụ và mức nhóm tác vụ. Tác giả giả sử các tác vụ là độc lập và chạy trên bộ vi xử lý với nguồn cung cấp điện áp động (DVS). Nghiên cứu có tính đến hành vi thực sự của một hệ thống thời gian thực, mà thường là tốt hơn so với trường hợp xấu nhất, 10 phương pháp của tác giả sử dụng dữ liệu ngẫu nhiên để lập lịch sử dụng năng lượng hiệu quả.

Nghiên cứu của Ravindra Jejurikar và Rajesh Gupta vào năm 2002 [14] xác định hệ số suy giảm (slowdown factor) của hệ thống dựa trên yêu cầu chức năng và hiệu suất. Nguồn cung cấp điện áp động (DVS) của một bộ xử lý dựa trên các hệ số suy giảm có thể dẫn đến tiết kiệm năng lượng đáng kể. Nghiên cứu đưa ra cách tính toán hệ số suy giảm cho các tác vụ trong việc đồng bộ cho các truy cập đến tài nguyên chia sẻ. Công trình của Niraj K.

Jha vào năm 2001 [15] mô tả các phương pháp tiếp cận phần mềm có thể được sử dụng để đánh giá phần mềm thiết kế so với một tải tối đa của bộ xử lý. Phương pháp dựa trên phân tích thời gian của bộ xử lý được thực hiện, đó là lợi ích tốt nhất của nhà thiết kế để giảm thiểu tiêu thụ điện năng của một bộ vi xử lý nhúng. Công trình này xem xét bốn phương pháp phần mềm như chờ đợi thông minh, giảm sự kiện, kiểm soát hoạt động và tắt máy thông minh để giảm thiểu điện năng tiêu thụ. Những phương pháp tiếp cận phần mềm đặc biệt cho các ứng dụng nhúng, nơi xử lý có phản ứng với các sự kiện bên ngoài như phát hiện một phím của người sử dụng thông qua thiết bị đầu cuối cầm tay, các PDA hoặc cảm biến và các màn hình cảm ứng Công trình của Youngsoo Shin và các cộng sự vào năm 2000 [25] trình bày một phương pháp tối ưu hóa năng lượng cho các ứng dụng nhúng thời gian thực trên một bộ xử lý có tốc độ thay đổi.

Phương pháp này kết hợp các thành phần tĩnh và động. Thành phần tĩnh xác định tốc độ xử lý thấp nhất có thể trong khi bảo đảm thời gian hoàn thành tối đa của tất cả các tác vụ. Thành phần động tự động thay đổi tốc độ xử lý, chuyển bộ xử lý vào một chế độ sử dụng điện năng thấp hơn tùy theo tình trạng của tập tác vụ nhằm khai thác các thời gian thực hiện khác nhau và khoảng thời gian nhàn rỗi.3 - Mô hình chuyển đổi trạng thái các tác vụ [25] Nghiên cứu của J. Sjödin và các cộng sự vào năm 1998 [26] đưa ra giải pháp tiết kiệm năng lượng tiêu thụ cho các hệ thống nhúng thời gian thực dựa trên việc sắp xếp các vùng nhớ trong bộ nhớ sao cho các vùng nhớ có tần số truy xuất cao sẽ được bố trí tại những vùng nhớ tiêu thụ năng lượng thấp.2 Tối ưu bộ nhớ trong hệ thống nhúng Công trình của Nathan Cooprider và các cộng sự vào năm 2007 [8] đưa ra phương pháp nén bộ nhớ tĩnh (offline RAM compression) để giảm kích thước bộ nhớ chương trình bằng cách tận dụng các bit dư thừa của dữ liệu để chứa dữ liệu khác có kích thước phù hợp với số bit dư thừa này.

Công trình rất hữu ích đối với các ứng dụng nhỏ có bộ nhớ on-chip hạn chế.