Bài 5: Tranzitor hiệu ứng trƣờng Mã bài: MĐ19.05 Giới thiệu: Tranzitor hiệu ứng trường (đèn trường) Là loại linh kiện được sử dụng khá phổ biến trong kỹ thuật điện tử nhất là trong ứng dụng làm chuyển mạch điện tử. Tranzitor hiệu ứng trường có đặc tính làm việc khá linh hoạt và có thể điều khiển ở nhiều chế độ, trạng thái làm việc khác nhau giống như BJT. Mục tiêu: - Trình bày được đặc điểm cấu tạo và đặc tính làm việc của các loại Tranzitor trường cũng như phạm vi ứng dụng của chúng; - Nhận dạng, phân loại được các loại JFET,MOSFET; - Xác định được các cực và kiểm tra được tình trạng kỹ thuật của JFET, MOSFET. Nội dung: Transistor trình bày trước được gọi là transistor mối nối lưỡng cực (BJT = Bipolar Junction Transistor).
BJT có điện trở ngõ vào nhỏ ở cách mắc thông thường CE, dòng IC = IB, muốn cho IC càng lớn ta phải tăng IB (thúc dòng lối vào). Đối với transistor hiệu ứng trường có tổng trở vào rất lớn. Dòng điện ở lối ra được tăng bằng cách tăng điện áp ở lối vào mà không đòi hỏi dòng điện. Vậy ở loại này điện áp sẽ tạo ra một trường và trường này tạo ra một dòng điện ở lối ra.
Field Effect Transistor (FET) FET có hai loại: JFET v à MOSFET.Cấu tạo – kí hiệu JFET (Junction Field Effect Transistor) được gọi là FET nối. JFET có cấu tạo như (hình 5.1: Cấu tạo của JFET kênh N (a), JFET kênh P (b). Khoa Điện – Điện TĐH CĐ Việt Xô 75 Trên thanh bán dẫn hình trụ có điện trở suất khá lớn (nồng độ tạp chất tương đối thấp), đáy trên và đáy dưới lần lượt cho tiếp xúc kim loại đưa ra hai cực tương ứng là cực máng (cực thoát) và cực nguồn. Vòng theo chu vi của thanh bán dẫn người ta tạo một mối nối P – N.
Kim loại tiếp xúc với mẫu bán dẫn mới, đưa ra ngoài cực cổng (cửa). D: Drain: cực máng (cực thoát). G: Gate: cực cổng (cực cửa). S: Source: cực nguồn.
Vùng bán dẫn giữa D và S được gọi là thông lộ (kênh). Tùy theo loại bán dẫn giữa D và S mà ta phân biệt JFET thành hai loại: JFET kênh N, JFET kênh P. Nó có kí hiệu như (hình 5.2: Hình vẽ qui ước của JFET kênh N (a), JFET kênh P (b). Nguyên lí hoạt động Giữa D và S đặt một điện áp VDS tạo ra một điện trường có tác dụng đẩy hạt tải đa số của bán dẫn kênh chạy từ S sang D hình thành dòng điện I D.
Dòng ID tăng theo điện áp VDS đến khi đạt giá trị bão hòa IDSS (saturation) và điện áp tương ứng gọi là điện áp thắt kênh VPO (pinch off), tăng VDS lớn hơn VPO thì ID vẫn không tăng. Giữa G và S đặt một điện áp VGS sao cho không phân cực hoặc phân cực nghịch mối nối P – N. Nếu không phân cực mối nối P – N ta có dòng ID đạt giá trị lớn nhất IDSS. Nếu phân cực nghịch mối nối P – N làm cho vùng tiếp xúc thay đổi diện tích.
Điện áp phân cực nghịch càng lớn thì vùng tiếp xúc (vùng hiếm) càng nở rộng ra, làm cho tiết diện của kênh dẫn bị thu hẹp lại, điện trở kênh tăng lên nên Khoa Điện – Điện TĐH CĐ Việt Xô 76 dòng điện qua kênh ID giảm xuống và ngược lại. VGS tăng đến giá trị VPO thì ID giảm về 0.Cách mắc JFET - Cũng tương tự như BJT, JFET cũng có 3 cách mắc chủ yếu là: Chung cực nguồn(CS), chung cực máng (DC), và chung cực cửa(CG) - Trong đó kiểu CS thường được dùng nhiều hơn cả vì kiểu mắc này cho hệ số khuếch đại điện áp cao, trở kháng vào cao. Còn các kiểu mắc CD, CG thường được dùng trong tầng khuếch đại đệm và khuếch đại tần số cao.3: Các cách mắc của JFET trong các mạch ứng dụng - CS: Tín hiệu vào G so với S, tín hiệu ra D so với S. - CG: Tín hiệu vào S so với G, tín hiệu ra D so với G.
- CD: Tín hiệu vào G so với D, tín hiệu ra S so với D. Đặc tuyến của JFET.4: Sơ đồ mạch khảo sát đặc tuyến của JFET. Khoa Điện – Điện TĐH CĐ Việt Xô 77 Khảo sát sự thay đổi dòng thoát ID theo hiệu điện thế VDS và VGS, từ đó người ta đưa ra hai dạng đặc tuyến của JFET. Đặc tuyến truyền dẫn ID(VGS) ứng với VDS = const.
Giữ VDS = const, thay đổi VGS bằng cách thay đổi nguồn VDC, khảo sát sự biến thiên của dòng thoát ID theo VGS. Ta có: VGS 2 I D I DSS (1 ) VP 0 - Khi VGS = 0V, dòng điện ID lớn nhất và đạt giá trị bão hòa, kí hiệu: IDSS. - Khi VGS âm thì dòng ID giảm, VGS càng âm thì dòng ID càng giảm. Khi VGS = VPO thì dòng ID = 0.
VPO lúc này được gọi là điện thế thắt kênh (nghẽn kênh). Đặc tuyến ngõ ra ID(VDS) ứng với VGS = const. Giữ nguyên VGS ở một trị số không đổi (nhất định). Thay đổi VCC và khảo sát sự biến thiên của dòng thoát ID theo VDS.5: Đặc tuyến làm việc của JFET - Giả sử chỉnh nguồn VDC về 0v, không thay đổi nguồn VDC, ta có VGS = 0V = const.
Thay đổi nguồn VCC → VDS thay đổi → ID thay đổi. Đo dòng ID và VDS. Ta thấy lúc đầu ID tăng nhanh theo VDS, sau đó ID đạt giá trị bão hòa, ID không tăng mặc dù VDS cứ tăng. - Chỉnh nguồn VDC để có VGS = 1v.
Không thay đổi nguồn VDC, ta có VGS = Khoa Điện – Điện TĐH CĐ Việt Xô 78 1V = const. Thay đổi nguồn VCC → VDS thay đổi → ID thay đổi. Đo dòng ID và VDS tương ứng. Ta thấy lúc đầu ID tăng nhanh theo VDS, sau đó ID đạt giá trị bão hòa, ID không tăng mặc dù VDS cứ tăng.
- Lặp lại tương tự như trên ta vẽ được họ đặc tuyến ngõ ra I D(VDS) ứng với VGS = const.6: Họ đặc tuyến ngõ ra của JFET. MOSFET (Metal Oxide Semiconductor FET) MOSFET hay còn được gọi IGFET (Insulated Gate FET) là FET có cực cổng cách li. MOSFET chia làm hai loại: MOSFET kênh liên tục (MOSFET loại hiếm) và MOSFET kênh gián đoạn (MOSFET loại tăng). Mỗi loại có phân biệt theo chất bán dẫn: kênh N hoặc kênh P.MOSFET kênh liên tục a.
Cấu tạo – kí hiệu Hình 5.7: Cấu tạo và hình qui ước của Mosfet kênh dẫn N Khoa Điện – Điện TĐH CĐ Việt Xô 79 Hình 5.8: Cấu tạo – kí hiệu MOSFET kênh dẫn loại P. Trên đó phủ một lớp mỏng SiO2 là chất cách điện. Hai vùng bán dẫn N+ tiếp xúc kim loại (Al) đưa ra cực thoát (D) và cực nguồn (S). Cực G có tiếp xúc kim loại bên ngoài lớp oxit nhưng vẫn cách điện với kênh N có nghĩa là tổng trở vào cực là lớn.
Để phân biệt kênh (thông lộ) N hay P nhà sản xuất cho thêm chân thứ tư gọi là chân Sub, chân này hợp với thông lộ tạo thành mối nối P-N. Thực tế, chân Sub của MOSFET được nhà sản xuất nối với cực S ở bên trong MOSFET. Đặc tuyến VDS là hiệu điện thế giữa cực D và cực S. VGS là hiệu điện thế giữa cực G và cực S.
Xét mạch như (hình 5.9: Mạch khảo sát đặc tuyến của MOSFET kênh liên tục loại N. Khoa Điện – Điện TĐH CĐ Việt Xô 80 Khi VGS = 0V: điện tử di chuyển tạo dòng điện ID, khi tăng điện thế VDS thì dòng ID tăng, ID sẽ tăng đến một trị số giới hạn là IDsat (dòng ID bão hòa). Điện thế VDS ở trị số IDsat được gọi là điện thế nghẽn VP0 giống như JFET. Khi VGS < 0: cực G có điện thế âm nên đẩy điện tử ở kênh N vào vùng P làm thu hẹp tiết diện kênh dẫn điện N và dòng ID sẽ giảm xuống do điện trở kênh dẫn điện tăng.
Khi điện thế cực G càng âm thì dòng ID càng nhỏ, và đến một trị số giới hạn dòng điện ID gần như không còn. Điện thế này ở cực G gọi là điện thế nghẽn –VP0. Đặc tuyến chuyển này tương tự đặc tuyến chuyển của JFET kênh N. Khi VGS > 0, cực G có điện thế dương thì điện tử thiểu số ở vùng nền P bị hút vào kênh N nên làm tăng tiết diện kênh, điện trở kênh bị giảm xuống và dòng I D tăng cao hơn trị số bão hòa IDsat.
Trường hợp này ID lớn dễ làm hư MOSFET nên ít được dùng. Tương tự JFET, ta khảo sát hai dạng đặc tuyến của MOSFET kênh liên tục: - Đặc tuyến truyền dẫn ID(VGS) ứng với VDS = const. - Đặc tuyến ngõ ra ID(VDS) ứng với VGS = const. Cách khảo sát tương tự như khảo sát JFET nhưng đến khi cần VGS > 0, ta đổi cực của nguồn VDC nhưng lưu ý chỉ cần nguồn dương nhỏ thì ID đã tăng cao.
Ta có hai dạng đặc tuyến Hình 5.10: Đặc tuyến truyền dẫn ID(VGS) của MOSFET kênh liên tục loại N.11: Họ đặc tuyến ngõ ra I (V ) của MOSFET kênh liên tục loại N. Khoa Điện – Điện TĐH CĐ Việt Xô 81 2. MOSFET kênh gián đoạn a. Cấu tạo – kí hiệu: Hình 5.12: Cấu tạo - kí hiệu MOSFET kênh gián đoạn loại N.13: Cấu tạo- kí hiệu MOSFET kênh gián đoạn loại P.
Cực cửa: Gate (G) ;Cực thoát: Drain (D) ;Cực nguồn: Source (S) ; Nền (đế ): Substrate (Sub) Cấu tạo MOSFET kênh gián đoạn loại N tương tự như cấu tạo MOSFET kênh liên tục loại N nhưng không có sẵn kênh N. Có nghĩa là hai vùng bán dẫn loại N pha nồng độ cao (N+) không dính liền nhau nên còn gọi là MOSFET kênh gián đoạn. Mặt trên kênh dẫn điện cũng được phủ một lớp oxit cách điện SiO2. Hai dây dẫn xuyên qua lớp cách điện nối vào vùng bán dẫn N+ gọi là cực S và D.
Cực G được lấy ra từ kim loại tiếp xúc bên ngoài lớp oxit SiO2 nhưng cách điện với bên trong. Cực Sub được nối với cực S ở bên trong MOSFET. Đặc tuyến Xét mạch sau:. Khoa Điện – Điện TĐH CĐ Việt Xô 82 Hình 5.14: Mạch khảo sát đặc tuyến của MOSFET kênh gián đoạn loại N.
Khi VGS = 0V, điện tử không di chuyển được nên ID = 0, điện trở giữa D và S rất lớn. Khi VGS > 0V thì điện tích dương ở cực G sẽ hút điện tử của nền P về phía giữa hai vùng bán dẫn N+ và khi lực hút đủ lớn thì số điện tử bị hút nhiều hơn, đủ để nối liền hai vùng bán dẫn N+ và kênh N nối liền hai vùng bán dẫn N+ đã hình thành nên có dòng ID chạy từ D sang S.