mở đầu - Đối với người dạy: Sử dụng phương pháp giảng giảng dạy tích cực (diễn giảng, vấn đáp, dạy học theo vấn đề); yêu cầu người học nhớ các giá trị đại lượng, đơn vị của các đại lượng. - Đối với người học: Chủ động đọc trước giáo trình trước buổi học Điều kiện thực hiện bài học - Phòng học chuyên môn hóa/nhà xưởng: Phòng học chuyên môn - Trang thiết bị máy móc: Máy chiếu và các thiết bị dạy học khác - Học liệu, dụng cụ, nguyên vật liệu: Chương trình môn học, giáo trình, tài liệu tham khảo, giáo án, phim ảnh, và các tài liệu liên quan. - Các điều kiện khác: Không có Kiểm tra và đánh giá bài học - Nội dung: Kiến thức: Kiểm tra và đánh giá tất cả nội dung đã nêu trong mục tiêu kiến thức Kỹ năng: Đánh giá tất cả nội dung đã nêu trong mục tiêu kĩ năng. Năng lực tự chủ và trách nhiệm: Trong quá trình học tập, người học cần: + Nghiên cứu bài trước khi đến lớp + Chuẩn bị đầy đủ tài liệu học tập.
+ Tham gia đầy đủ thời lượng môn học. + Nghiêm túc trong quá trình học tập. - Phương pháp: Điểm kiểm tra thường xuyên: 1 điểm kiểm tra (hình thức: hỏi miệng) 18 Kiểm tra định kỳ lý thuyết: không có Kiểm tra định kỳ thực hành: không có Nội dung chính: 1. Tổng quan Mục tiêu: - Hiểu được đặc điểm chung của vi điều khiển - Hiểu được sơ đồ khối của vi điều khiển - Biết được chức năng các chân tín hiệu của vi điều khiển 1.
Đặc điểm chung Vi mạch tổng quát chung của họ MCS-51 là chip 8051, linh kiện đầu tiên của họ này được đưa ra thị trường. Chip 8051 có các đặc điểm như sau: 4 KB FLASH ROM, 128 Byte RAM nội. 4 Port xuất /nhập (8 bit.) 2 bộ định thời 16 bit. Mạch giao tiếp nối tiếp.
Không gian nhớ chương trình ngoài 64KB. Không gian nhớ dữ liệu ngoài 64KB. Bộ xử lý bit. 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit.
Các thành viên khác của họ MCS-51 có các tổ hợp ROM, RAM trên chip khác nhau hoặc có thêm bộ định thời thứ ba 1.2 Sơ đồ khối 19 Hình 32-02-1 Sơ đồ khối 8051 2. Sơ đồ chân Hình 32-02-2 Sơ đồ chân 8051 * Port 0 20 Port 0 là port có 2 chức năng ở các chân 32 – 39 của 8051. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường IO. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, P0 là port đa hợp địa chỉ và dữ liệu.
* Port 1 Port 1 là port IO trên các chân 1-8. Các chân được ký hiệu P1. Port 1 được dùng cho giao tiếp và điều khiển với các thiết bị bên ngoài. * Port 2 Port 2 là port có tác dụng kép trên các chân 21 - 28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ đối với thiết kế lớn có mở rộng port và bộ nhơ mở rộng.
* Port 3 Port 3 là port có tác dụng kép trên các chân 10 - 17. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8051 như ở bảng sau: Bit Tên Chức năng chuyển đổi P3.0 RXT Ngõ vào dữ liệu nối tiếp.1 TXD Ngõ xuất dữ liệu nối tiếp.2 INT0\ Ngõ vào ngắt cứng thứ 0.3 INT1\ Ngõ vào ngắt cứng thứ 1.4 T0 Ngõ vào của timer/counter thứ 0.5 T1 Ngõ vào của timer/counter thứ 1.6 WR\ Tín hiệu ghi dữ liệu lên bộ nhớ ngoài.7 RD\ Tín hiệu đọc bộ nhớ dữ liệu ngoài. * Ngõ tín hiệu PSEN (Program store enable) PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nói đến chân 0E\ (output enable) của Eprom cho phép đọc các byte mã lệnh. PSEN ở mức thấp trong thời gian Microcontroller 8051 lấy lệnh.
Các mã lệnh của chương trình được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong 8051 để giải mã lệnh. Khi 8951 thi hành chương trình trong ROM nội PSEN sẽ ở mức logic 1. 21 * Ngõ tín hiệu điều khiển ALE (Address Latch Enable ) Khi 8051 truy xuất bộ nhớ bên ngoài, port 0 có chức năng là bus địa chỉ và bus dữ liệu do đó phải tách các đường dữ liệu và địa chỉ. Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối chúng với IC chốt.
Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động. Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống. Chân ALE được dùng làm ngõ vào xung lập trình cho Eprom trong 8051. * Ngõ tín hiệu EA\(External Access) Tín hiệu vào EA\ ở chân 31 nối nguồn 5VDC (mức 1) hoặc nối GND (mức 0).
Nếu ở mức 1, 8051 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp 8 Kbyte. Nếu ở mức 0, 8051 sẽ thi hành chương trình từ bộ nhớ mở rộng. Chân EA\ được lấy làm chân cấp nguồn 21V khi lập trình cho Eprom trong 8051. * Ngõ tín hiệu RST (Reset) Ngõ vào RST ở chân 9 là ngõ vào Reset của 8051.
Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống. Khi cấp điện mạch tự động Reset. * Các ngõ vào bộ dao động X1, X2 Bộ dao động được tích hợp bên trong 8051, khi sử dụng 8051 người thiết kế chỉ cần kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ. Tần số thạch anh thường sử dụng cho 8051 là 12MHz.
Chân 40 (Vcc) được nối lên nguồn 5V. Cấu trúc bộ nhớ vi điều khiển 8051 Mục tiêu: - Biết được tổ chức các bộ nhớ trong vi điều khiển - Biết được địa chỉ của RAM đa dụng và các thanh ghi 4 Tổ chức bộ nhớ 22 Hình 32-02-3 Tổ chức bộ nhớ 8051 Địa Địa chỉ Tên chỉ Địa chỉ bit Địa chỉ bit byte byte 7F FF .3 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 A8 AF AC AB AAA9 A8 IE 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 A0 A7 A6 A5 A4 A3 A2 A1 A0 P2 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 99 Không được địa chỉ hoá bit SBUF 27 3F 3E 3D 3C 3B 3A 39 38 98 9F 9E 9D 9C 9B9A 99 98 SCO 23 N 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 90 97 96 95 94 93 92 91 90 P1 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 8D không được địa chỉ hoá bit TH1 22 17 16 15 14 13 12 11 10 8C không được địa chỉ hoá bit TH0 21 0F 0E 0D 0C 0B 0A 09 08 8B không được địa chỉ hoá bit TL1 20 07 06 05 04 03 02 01 00 8A không được địa chỉ hoá bit TL0 1F 89 không được địa chỉ hoá bit TMO D Bank 3 18 88 8F 8E 8D 8C 8B8A 89 88 TCO N 17 87 không được địa chỉ hoá bit PCO Bank 2 N 10 0F 83 không được địa chỉ hoá bit DPH Bank 1 08 82 không được địa chỉ hoá bit DPL 07 81 không được địa chỉ hoá bit SP Bank thanh ghi 0 (R0.R7) 00 80 87 86 85 84 83 82 81 80 P0 Vùng Ram Thanh ghi đặc biệt Hình 32-02-4 Cấu trúc RAM nội của 8051 Bộ nhớ trong 8051 bao gồm Rom và Ram. Ram trong 8051 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ định địa chỉ byte và bit, các băng thanh ghi và vùng các thanh ghi chức năng đặc biệt. 8051 có 4KByte bộ nhớ Rom nội.
Với những thiết kế đòi hỏi dung lượng bộ nhớ, 8051 cho phép kết nối với 64K byte bộ nhớ chương trình và 64K byte dữ liệu ngoài. RAM đa dụng 24 Trong vùng Ram từ địa chỉ 30 đến 7F đều có thể dùng chung mục đích sao chép và lưu trữ dữ liệu tạm thời. truy xuất dữ liệu tự do bằng các lệnh trực tiếp hoặc gián tiếp. RAM có thể truy xuất từng bit Vi điều khiển 8051 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte có chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt.
Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của microcontroller xử lý chung. Các bit có thể được đặt, xóa, AND, OR,. Đa số các microcontroller xử lý đòi hỏi một chuổi lệnh đọc – sửa - ghi để đạt được mục đích tương tự. Ngoài ra các port cũng có thể truy xuất được từng bit, 128 bit truy xuất từng bit này cũng có thể truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng.
Các bank thanh ghi 32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi. Bộ lệnh 8051 hổ trợ 8 thanh ghi có tên là R0 đến R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ 00H đến 07H. Các lệnh dùng các thanh ghi R0 đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp. Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này.
Có 4 bank thanh ghi có tên R0 đến R7 (khác nhau địa chỉ trực tiếp). Để chuyển đổi việc truy xuất các bank thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái. Các thanh ghi chức năng đặc biệt Mục tiêu: - Biết được chức năng các thanh ghi đặc biệt - Biết được địa chỉ, ký hiệu các bit trong các thanh ghi đặc biệt 5. Thanh ghi trạng thái chương trình Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau: BIT SYMBO ADDRESS DESCRIPTION L PSW.7 CY D7H Cary Flag PSW.6 AC D6H Auxiliary Cary Flag 25 PSW.5 F0 D5H Flag 0 PSW4 RS1 D4H Register Bank Select 1 PSW.