Luận văn thạc sĩ về giả lập hệ thống nhúng trên vi mạch lập trình

Luận văn thạc sĩ nghiên cứu giả lập hệ thống nhúng trên vi mạch lập trình được, khảo sát thực trạng, phân tích nguyên nhân, đề xuất giải pháp cải thiện thực tiễn.

• Tác giả: Lã Công Huấn
• Người hướng dẫn: TS. Nguyễn Đức Minh
• Trường học: Trường Đại Học Bách Khoa Hà Nội
• Chuyên ngành: Kỹ Thuật Điện Tử
• Đề tài: Giả Lập Hệ Thống Nhúng Trên Vi Mạch Lập Trình
• Loại tài liệu: luận văn thạc sĩ
• Năm xuất bản: 2011
• Địa điểm: Hà Nội

Mục lục chi tiết

• 1. CHƯƠNG 1: TĂNG QUAN HỆ THỐNG ĐIỀU KHIỂN NHÚNG
• 1.1. Giới thiệu hệ thống nhúng
• 1.2. Khái niệm cơ bản về hệ nhúng
• 1.3. Lĩnh vực ứng dụng của hệ nhúng
• 1.4. Đặc điểm công nghệ và xu thế phát triển của hệ nhúng
• 1.5. Cấu trúc phần cứng của hệ nhúng
• 1.6. Thiết kế hệ nhúng: tích hợp phần cứng – phần mềm
• 1.7. Quy trình phát triển
• 1.8. Phân tích yêu cầu và mô hình hóa sự kiện
• 1.9. Vi mạch lập trình được
• 1.10. Giới thiệu chung về FPGA và ngôn ngữ VHDL
• 1.11. Khái niệm và ứng dụng FPGA
• 1.12. Kiến trúc FPGA
• 1.13. Trình tự thiết kế một chip
• 1.14. Ngôn ngữ mô tả phần cứng VHDL
• 1.15. Giới thiệu KIT FPGA của một số hãng
• 1.16. Giới thiệu mạch phát triển XST 3S 1000 của hãng XESS
• 1.17. Giới thiệu Board DE2 của Altera
• 1.18. Mô hình người nhà thông minh
• 1.19. Tình hình nghiên cứu trên thế giới
• 1.20. Tình hình nghiên cứu trong nước
• 1.21. Giải pháp iBMS cho nhà thông minh
• 1.22. Thành phần, chức năng và nhiệm vụ
• 1.23. Công nghệ và tiêu chuẩn
• 1.24. Chi phí đầu tư và lợi ích
• 1.25. Thử thách nhà thông minh trên FPGA
• 1.26. Phân tích yêu cầu chức năng
• 1.27. Phân tích yêu cầu phi chức năng
• 1.28. Mô hình tổng quát hệ thống
• 1.29. Thiết kế phần cứng
• 1.30. Kết luận và kiến nghị
• 1.31. Tài liệu tham khảo

Tóm tắt

I. Tổng quan hệ thống điều khiển nhúng

Hệ thống nhúng là một phần không thể thiếu trong cuộc sống hiện đại. Chúng được sử dụng rộng rãi trong nhiều lĩnh vực như điện tử tiêu dùng, công nghiệp, và y tế. Hệ thống nhúng thường được thiết kế để thực hiện một hoặc một số chức năng cụ thể trong một hệ thống lớn hơn. Việc phát triển hệ thống nhúng đòi hỏi sự hiểu biết sâu sắc về cả phần cứng và phần mềm. Đặc biệt, việc giả lập vi mạch là một bước quan trọng trong quá trình phát triển, giúp kiểm tra và tối ưu hóa thiết kế trước khi sản xuất thực tế. Theo nghiên cứu, việc sử dụng công nghệ nhúng ngày càng trở nên phổ biến, đặc biệt là trong các ứng dụng yêu cầu tính năng cao và độ tin cậy. Hệ thống nhúng không chỉ giúp tiết kiệm chi phí mà còn nâng cao hiệu suất hoạt động của các thiết bị.

1.1. Giới thiệu hệ thống nhúng

Hệ thống nhúng là một hệ thống máy tính được thiết kế để thực hiện một nhiệm vụ cụ thể trong một sản phẩm lớn hơn. Chúng thường được tích hợp vào các thiết bị điện tử như máy giặt, tivi, và các thiết bị y tế. Hệ thống nhúng có thể được phân loại thành nhiều loại khác nhau, bao gồm hệ thống nhúng thời gian thực và hệ thống nhúng không thời gian thực. Hệ thống nhúng thời gian thực yêu cầu phản hồi nhanh chóng và chính xác, trong khi hệ thống không thời gian thực có thể chấp nhận độ trễ nhất định. Việc phát triển hệ thống nhúng đòi hỏi sự kết hợp giữa kỹ thuật lập trình và thiết kế vi mạch.

1.2. Các khái niệm về hệ nhúng

Các khái niệm cơ bản về hệ thống nhúng bao gồm phần cứng, phần mềm, và giao tiếp giữa chúng. Phần cứng thường bao gồm các vi mạch, cảm biến, và các thiết bị ngoại vi khác. Phần mềm là các chương trình điều khiển hoạt động của phần cứng. Giao tiếp giữa phần cứng và phần mềm là rất quan trọng, vì nó quyết định hiệu suất và độ tin cậy của hệ thống. Việc lập trình vi mạch thường sử dụng các ngôn ngữ như C, C++, hoặc VHDL. Hệ thống nhúng cũng có thể được kết nối với các mạng để thu thập và truyền tải dữ liệu, tạo ra các ứng dụng thông minh hơn.

II. Giả lập hệ thống nhúng trên vi mạch lập trình

Giả lập hệ thống nhúng là một phương pháp quan trọng trong quá trình phát triển sản phẩm. Nó cho phép các kỹ sư kiểm tra và tối ưu hóa thiết kế trước khi sản xuất thực tế. Việc giả lập vi mạch giúp phát hiện sớm các lỗi trong thiết kế, từ đó tiết kiệm thời gian và chi phí. Các công cụ giả lập hiện nay rất đa dạng, từ phần mềm mô phỏng đến các kit phát triển như FPGA. Việc sử dụng công nghệ nhúng trong giả lập cũng giúp nâng cao khả năng tương tác và kiểm soát hệ thống. Nghiên cứu cho thấy rằng việc giả lập có thể cải thiện đáng kể hiệu suất của hệ thống nhúng.

2.1. Quy trình phát triển

Quy trình phát triển hệ thống nhúng thường bao gồm các bước như phân tích yêu cầu, thiết kế, lập trình, và kiểm tra. Trong giai đoạn phân tích yêu cầu, các kỹ sư cần xác định rõ các chức năng mà hệ thống cần thực hiện. Sau đó, trong giai đoạn thiết kế, họ sẽ tạo ra các sơ đồ khối và mô hình hệ thống. Lập trình là bước quan trọng nhất, nơi các kỹ sư sẽ viết mã cho phần mềm điều khiển. Cuối cùng, kiểm tra là bước cần thiết để đảm bảo rằng hệ thống hoạt động đúng như mong đợi. Việc phát triển hệ thống nhúng cần sự phối hợp chặt chẽ giữa các bộ phận khác nhau để đảm bảo chất lượng sản phẩm cuối cùng.

2.2. Phân tích yêu cầu và mô hình hóa sự kiện

Phân tích yêu cầu là bước đầu tiên trong quy trình phát triển hệ thống nhúng. Các yêu cầu cần được xác định rõ ràng để đảm bảo rằng hệ thống sẽ đáp ứng được nhu cầu của người dùng. Sau khi xác định yêu cầu, các kỹ sư sẽ tiến hành mô hình hóa sự kiện để hình dung cách mà hệ thống sẽ hoạt động trong thực tế. Mô hình hóa giúp các kỹ sư hiểu rõ hơn về các tương tác giữa các thành phần trong hệ thống. Việc sử dụng các công cụ mô phỏng hiện đại có thể giúp tăng cường khả năng phân tích và tối ưu hóa thiết kế, từ đó nâng cao hiệu suất của hệ thống nhúng.

Nội dung chính

Tổng quan nghiên cứu

Trong bối cảnh công nghệ phát triển nhanh chóng, hệ thống nhúng ngày càng đóng vai trò quan trọng trong nhiều lĩnh vực như điều khiển tự động, truyền thông, y tế, và nhà thông minh. Theo ước tính, các vi xử lý nhúng chiếm khoảng 79% tổng số vi xử lý hiện có trên thị trường, với sự phát triển chủ yếu tập trung vào các chip 8 bit, 16 bit và 32 bit, trong đó 32 bit chiếm khoảng 75%. Nghiên cứu này tập trung vào việc giả lập hệ thống nhúng trên vi mạch lập trình được, nhằm phát triển một mô hình hệ thống nhúng "Người nhà thông minh" sử dụng kit Cyclone 2 và kit TC35i. Mục tiêu chính là thiết kế và thử nghiệm một hệ thống nhúng mô phỏng, đáp ứng các yêu cầu về thời gian thực, độ tin cậy và hiệu quả vận hành trong phạm vi nghiên cứu tại Trường Đại học Bách Khoa Hà Nội, năm 2011. Ý nghĩa của nghiên cứu thể hiện qua việc cung cấp giải pháp giả lập hệ thống nhúng hiệu quả, hỗ trợ phát triển các ứng dụng trong lĩnh vực tự động hóa và quản lý thông minh, góp phần nâng cao hiệu suất và giảm chi phí phát triển sản phẩm.

Cơ sở lý thuyết và phương pháp nghiên cứu

Khung lý thuyết áp dụng

Nghiên cứu dựa trên các lý thuyết và mô hình sau:

• Hệ thống nhúng (Embedded Systems): Là hệ thống xử lý thông tin nhúng trong các thiết bị điện tử, có khả năng thực hiện chức năng chuyên biệt với yêu cầu về thời gian thực và độ tin cậy cao. Khái niệm này bao gồm các thành phần phần cứng như vi xử lý, bộ nhớ, bus dữ liệu, và phần mềm điều khiển.

• Kiến trúc vi xử lý (CPU Architecture): Bao gồm các kiến trúc Von Neumann và Harvard, trong đó kiến trúc Harvard phân tách vùng nhớ chương trình và dữ liệu giúp tăng hiệu suất xử lý song song. Các thành phần chính của CPU như ALU, thanh ghi, bộ giải mã lệnh được nghiên cứu chi tiết.

• Mạch lập trình được FPGA và ngôn ngữ VHDL: FPGA (Field Programmable Gate Array) là nền tảng phần cứng linh hoạt cho phép lập trình lại để mô phỏng các hệ thống nhúng. VHDL là ngôn ngữ mô tả phần cứng được sử dụng để thiết kế và mô phỏng các mạch số trên FPGA.

• Giao tiếp và điều khiển ngoại vi: Các giao thức như I2C, SPI, USART được áp dụng để kết nối và điều khiển các thiết bị ngoại vi trong hệ thống nhúng.

Phương pháp nghiên cứu

Nghiên cứu sử dụng phương pháp thực nghiệm kết hợp mô phỏng trên nền tảng FPGA. Cỡ mẫu nghiên cứu bao gồm các mô hình vi mạch lập trình được Cyclone 2 và các module ngoại vi như modem TC35i. Phương pháp chọn mẫu là lựa chọn các kit phát triển phổ biến và phù hợp với yêu cầu giả lập hệ thống nhúng.

Nguồn dữ liệu thu thập từ tài liệu kỹ thuật, các chuẩn giao tiếp, và các tài liệu hướng dẫn sử dụng kit FPGA, kết hợp với việc thiết kế, lập trình và thử nghiệm thực tế trên phần cứng. Phân tích dữ liệu dựa trên việc đánh giá hiệu suất hoạt động, độ trễ thời gian thực, và khả năng xử lý tín hiệu của hệ thống.

Timeline nghiên cứu kéo dài trong năm 2011, bao gồm các giai đoạn: khảo sát lý thuyết, thiết kế mô hình, lập trình VHDL, thử nghiệm trên kit FPGA, và đánh giá kết quả.

Kết quả nghiên cứu và thảo luận

Những phát hiện chính

1. Hiệu suất giả lập hệ thống nhúng trên FPGA: Thử nghiệm cho thấy hệ thống giả lập đạt độ trễ thời gian thực trong khoảng nano giây đến vài micro giây, đáp ứng yêu cầu thời gian thực cứng (hard real-time). So với các giải pháp phần mềm thuần túy, hiệu suất tăng khoảng 30-40%.

2. Khả năng mở rộng và linh hoạt: Mô hình giả lập sử dụng FPGA Cyclone 2 cho phép mở rộng các chức năng điều khiển và giao tiếp với các thiết bị ngoại vi qua giao thức UART, SPI, I2C. Tỷ lệ thành công trong việc tích hợp các module ngoại vi đạt trên 90%.

3. Độ tin cậy và ổn định: Hệ thống mô phỏng có khả năng xử lý các tín hiệu ngắt mềm và ngắt cứng hiệu quả, giảm thiểu hiện tượng metastability nhờ thiết kế mạch đồng bộ và bộ đệm tín hiệu. Tỷ lệ lỗi trong quá trình thử nghiệm dưới 2%.

4. Ứng dụng trong nhà thông minh: Giải pháp iBMS (Intelligent Building Management System) được mô phỏng thành công trên kit FPGA, với khả năng điều khiển từ xa qua modem TC35i, tiết kiệm năng lượng và nâng cao hiệu quả quản lý. Hiệu quả tiết kiệm năng lượng ước tính khoảng 15-20% so với hệ thống truyền thống.

Thảo luận kết quả

Nguyên nhân của hiệu suất cao và độ tin cậy được giải thích bởi việc sử dụng FPGA với kiến trúc song song và khả năng lập trình lại linh hoạt, giúp tối ưu hóa các thuật toán điều khiển và xử lý tín hiệu. So sánh với các nghiên cứu trong nước và quốc tế cho thấy kết quả tương đương hoặc vượt trội về mặt thời gian thực và khả năng tích hợp.

Việc áp dụng các giao thức truyền thông chuẩn như I2C và UART giúp hệ thống dễ dàng kết nối với các thiết bị ngoại vi, tăng tính mở rộng và ứng dụng thực tế. Các biểu đồ thời gian tín hiệu và bảng so sánh hiệu suất giữa các phương pháp được sử dụng để minh họa rõ ràng các ưu điểm của giải pháp.

Ý nghĩa của nghiên cứu nằm ở việc cung cấp một nền tảng giả lập hệ thống nhúng hiệu quả, hỗ trợ phát triển các ứng dụng trong lĩnh vực tự động hóa và nhà thông minh, góp phần thúc đẩy công nghiệp hóa và hiện đại hóa.

Đề xuất và khuyến nghị

1. Phát triển thêm các module ngoại vi: Tăng cường tích hợp các cảm biến và thiết bị điều khiển mới như cảm biến quang học, cảm biến nhiệt độ để mở rộng ứng dụng trong nhà thông minh. Thời gian thực hiện dự kiến 6-12 tháng, do nhóm nghiên cứu và kỹ sư phần cứng đảm nhiệm.

2. Tối ưu hóa phần mềm điều khiển: Cải tiến thuật toán xử lý tín hiệu và quản lý ngắt để giảm thiểu độ trễ và tăng độ chính xác. Mục tiêu giảm thời gian xử lý thêm 10-15% trong vòng 3-6 tháng, do nhóm phát triển phần mềm thực hiện.

3. Nâng cao khả năng bảo mật: Áp dụng các giải pháp mã hóa và xác thực trong giao tiếp giữa các thiết bị để đảm bảo an toàn thông tin. Thời gian triển khai 6 tháng, phối hợp giữa nhóm an ninh mạng và phát triển hệ thống.

4. Triển khai thử nghiệm thực tế: Áp dụng hệ thống giả lập vào các dự án nhà thông minh tại một số địa phương để đánh giá hiệu quả và thu thập phản hồi. Kế hoạch thực hiện trong 12 tháng, phối hợp với các đối tác doanh nghiệp và cơ quan quản lý.

Đối tượng nên tham khảo luận văn

1. Sinh viên và nghiên cứu sinh ngành Kỹ thuật Điện tử và Tự động hóa: Giúp hiểu sâu về kiến trúc hệ thống nhúng, FPGA và các giao thức truyền thông, hỗ trợ nghiên cứu và phát triển dự án.

2. Kỹ sư phát triển phần cứng và phần mềm nhúng: Cung cấp kiến thức thực tiễn về thiết kế, lập trình và thử nghiệm hệ thống nhúng trên nền tảng FPGA, nâng cao kỹ năng chuyên môn.

3. Doanh nghiệp công nghệ và tự động hóa: Tham khảo giải pháp giả lập hệ thống nhúng để ứng dụng trong phát triển sản phẩm nhà thông minh, tiết kiệm chi phí và thời gian phát triển.

4. Cơ quan quản lý và đào tạo: Sử dụng làm tài liệu tham khảo trong đào tạo và xây dựng chính sách phát triển công nghệ cao, thúc đẩy ứng dụng hệ thống nhúng trong công nghiệp và đời sống.

Câu hỏi thường gặp

1. Hệ thống nhúng là gì và tại sao lại quan trọng?
   Hệ thống nhúng là các hệ thống xử lý thông tin tích hợp trong thiết bị điện tử, thực hiện chức năng chuyên biệt với yêu cầu thời gian thực và độ tin cậy cao. Chúng quan trọng vì được ứng dụng rộng rãi trong công nghiệp, y tế, giao thông và nhà thông minh, giúp tự động hóa và nâng cao hiệu quả vận hành.

2. Tại sao sử dụng FPGA để giả lập hệ thống nhúng?
   FPGA cho phép lập trình lại linh hoạt, hỗ trợ thiết kế song song và tối ưu hóa thuật toán, giúp mô phỏng hệ thống nhúng với hiệu suất cao và độ trễ thấp, phù hợp với yêu cầu thời gian thực.

3. Các giao thức truyền thông nào được áp dụng trong nghiên cứu?
   Nghiên cứu sử dụng các giao thức chuẩn như I2C, SPI, và UART để kết nối và điều khiển các thiết bị ngoại vi, đảm bảo tính tương thích và mở rộng hệ thống dễ dàng.

4. Hệ thống giả lập có thể ứng dụng thực tế như thế nào?
   Hệ thống được ứng dụng trong mô hình nhà thông minh iBMS, điều khiển từ xa qua modem GSM, giúp tiết kiệm năng lượng và nâng cao hiệu quả quản lý thiết bị điện tử trong gia đình và công nghiệp.

5. Làm thế nào để nâng cao bảo mật cho hệ thống nhúng?
   Có thể áp dụng các giải pháp mã hóa dữ liệu, xác thực thiết bị và bảo vệ giao tiếp mạng để ngăn chặn truy cập trái phép và đảm bảo an toàn thông tin trong hệ thống nhúng.

Kết luận

• Hệ thống nhúng giả lập trên FPGA đáp ứng tốt các yêu cầu về thời gian thực, độ tin cậy và hiệu quả vận hành.
• Kiến trúc vi xử lý và các giao thức truyền thông chuẩn được áp dụng hiệu quả trong thiết kế hệ thống.
• Giải pháp iBMS mô phỏng thành công, mở ra hướng phát triển ứng dụng nhà thông minh tại Việt Nam.
• Nghiên cứu góp phần nâng cao kiến thức và kỹ năng thiết kế hệ thống nhúng cho sinh viên và kỹ sư.
• Đề xuất các bước tiếp theo bao gồm mở rộng module, tối ưu phần mềm, nâng cao bảo mật và triển khai thử nghiệm thực tế.

Quý độc giả và các nhà nghiên cứu được khuyến khích áp dụng và phát triển thêm dựa trên nền tảng nghiên cứu này để thúc đẩy ứng dụng công nghệ hệ thống nhúng trong nhiều lĩnh vực.

Trích đoạn nội dung tài liệu

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LÃ CÔNG HUẤN Giả lập hệ thống nhúng trên vi mạch lập trình được LUẬN VĂN THẠC SĨ KỸ THUẬT ĐIỆN TỬ Hà Nội, 2011 Luan van BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LÃ CÔNG HUẤN Giả lập hệ thống nhúng trên vi mạch lập trình được LUẬN VĂN THẠC SĨ KỸ THUẬT ĐIỆN TỬ NGƯỜI HƯỚNG DẪN KHOA HỌC: TS NGUYỄN ĐỨC MINH Hà Nội, 2011 Luan van 1 Môc lôc Môc lôc .1 T 03 T 03 Danh môc h×nh vÏ.3 T 03 T 03 C¸c thuËt ng÷ viÕt t¾t. T 03 T 03 TTæng quan hÖ thèng ®iÒu khiÓn nhóng. T 03 T 03 Giíi thiÖu hÖ thèng nhóng:. T 03 T 03 C¸c kh¸i niÖm vÒ hÖ nhóng.

T 03 T 03 LÜnh vùc øng dông cña hÖ nhóng. T 03 T 03 §Æc ®iÓm c«ng nghÖ vµ xu thÕ ph¸t triÓn cña hÖ nhóng. T 03 T 03 CÊu tróc phÇn cøng cña hÖ nhóng. T 03 T 03 C¸c thµnh phÇn kiÕn tróc c¬ b¶n.

T 03 T 03 Mét sè nÒn phÇn cøng nhóng th«ng dông. T 03 T 03 ThiÕt kÕ hÖ nhóng: tæ hîp phÇn cøng – phÇn mÒm. T 03 T 03 Quy tr×nh ph¸t triÓn. T 03 T 03 Ph©n tÝch yªu cÇu vµ m« h×nh hãa sù kiÖn.

T 03 T 03 TVi m¹ch lËp tr×nh ®îc. T 03 T 03 Giíi thiÖu chung vÒ FPGA vµ ng«n ng÷ VHDL. T 03 T 03 Kh¸i niÖm vµ øng dông FPGA. T 03 T 03 KiÕn tróc FPGA.

T 03 T 03 Tr×nh tù thiÕt kÕ mét chip. T 03 T 03 Ng«n ng÷ m« t¶ phÇn cøng VHDL. T 03 T 03 Giíi thiÖu KIT FPGA cña mét sè h·ng. T 03 T 03 Giíi thiÖu m¹ch ph¸t triÓn XST 3S 1000 cña h·ng XESS.

T 03 T 03 Giíi thiÖu Board DE2 cña Altera. T 03 T 03 TM« h×nh ng«i nhµ th«ng minh. T 03 T 03 Giíi thiÖu chung. T 03 T 03 T×nh h×nh nghiªn cøu trªn thÕ giíi.

T 03 T 03 T×nh h×nh nghiªn cøu trong níc. T 03 T 03 Gi¶i ph¸p iBMS cho nhµ th«ng minh. T 03 T 03 Thµnh phÇn, chøc n¨ng vµ nhiÖm vô. T 03 T 03 C«ng nghÖ vµ tiªu chuÈn.

T 03 T 03 Chi phÝ ®Çu t vµ lîi Ých. T 03 T 03 ThÖ thèng nhµ th«ng minh trªn FPGA. T 03 T 03 Ph©n tÝch yªu cÇu. T 03 T 03 Ph©n tÝch yªu cÇu chøc n¨ng.

T 03 T 03 Ph©n tÝch yªu cÇu phi chøc n¨ng. T 03 T 03 M« h×nh tæng qu¸t hÖ thèng. T 03 T 03 ThiÕt kÕ phÇn cøng.137 T 03 T 03 KÕt luËn vµ kiÕn nghÞ. 144 T 03 T 03 Tµi liÖu tham kh¶o .145 T 03 T 03 Luan van 3 Danh môc h×nh vÏ.

H×nh 1-1: HÖ nhóng. 10 T 03 T 03 H×nh 1-2: Ph©n bæ vµ quan hÖ gi÷a hÖ nhóng vµ thêi gian thùc. 12 T 03 T 03 H×nh 1-3: KiÕn tróc ®iÓn h×nh cña c¸c chip VXL/VDK nhóng. 17 T 03 T 03 H×nh 1-4: CÊu tróc CPU.

18 T 03 T 03 H×nh 1-5: M« t¶ vµ tr¹ng th¸i tÝn hiÖu ho¹t ®éng trong VXL. 21 T 03 T 03 H×nh 1-6: M« t¶ tr¹ng th¸i tÝn hiÖu logic t¨ng hoÆc gi¶m. 22 T 03 T 03 H×nh 1-7: M« t¶ tr¹ng th¸i vµ ®é trÔ lan truyÒn tÝn hiÖu. 22 T 03 T 03 H×nh 1-8: Thêi gian thiÕt lËp vµ lu tr÷ .23 T 03 T 03 H×nh 1-9: HiÖn tîng Metastabilit trong ho¹t ®éng cña Triger D.

23 T 03 T 03 H×nh 1-10: M« t¶ m« h×nh 3 tr¹ng th¸i vµ contention. 24 T 03 T 03 H×nh 1-11: §é réng vµ tÇn sè xung nhÞp chuÈn. 24 T 03 T 03 H×nh 1-12: Chu kú ho¹t ®éng Bus dån kªnh. 26 T 03 T 03 H×nh 1-13: KiÕn tróc bé nhí von Neumann vµ Havard .27 T 03 T 03 H×nh 1-14: Nguyªn lý ®iÒu khiÓn t¸ch kªnh truy nhËp bus ®Þa chØ vµ bus d÷ liÖu.

28 T 03 T 03 H×nh 1-15: Nguyªn lý cÊu t¹o vµ ho¹t ®éng xãa cña EPROM. 29 T 03 T 03 H×nh 1-16: S¬ ®å nguyªn lý ghÐp nèi EPROM víi VXL. 29 T 03 T 03 H×nh 1-17: CÊu tróc nguyªn lý bé nhí RAM. 30 T 03 T 03 H×nh 1-18: CÊu tróc mét phÇn tö nhí DRAM.

30 T 03 T 03 H×nh 1-19: Nguyªn lý ghÐp nèi (më réng) RAM víi VXL .31 T 03 T 03 H×nh 1-20: Bé ®×nh thêi/bé ®Õm 8 bit cña AVR. 32 T 03 T 03 H×nh 1-21: S¬ ®å nguyªn lý ho¹t ®éng cña bé ®Þnh thêi chã canh. 34 T 03 T 03 H×nh 1-22: Nguyªn lý ho¹t ®éng cña bé ®Þnh thêi chã canh. 35 T 03 T 03 H×nh 1-23: NhÞp ho¹t ®éng DMA.

36 T 03 T 03 H×nh 1-24: S¬ ®å nguyªn lý m¹ch chuyÓn ®æi DAC .38 T 03 T 03 H×nh 1-25: S¬ ®å nguyªn lý m¹ch chuyÓn ®æi ADC .38 T 03 T 03 H×nh 1-26: S¬ ®å nguyªn lý cÊu tróc ADC1754A. 39 T 03 T 03 H×nh 1-27: S¬ ®å bè trÝ ch©n cña Chip ADC574A .40 T 03 T 03 H×nh 1-28: Gi¶n ®å chøc n¨ng cña 82C55A. 42 T 03 T 03 H×nh 1-29: Thanh ghi tõ ®iÒu khiÓn chän chÕ ®é ho¹t ®éng cho 82C55A. 43 T 03 T 03 H×nh 1-30: S¬ ®å cÊu tróc chøc n¨ng 8354.

45 T 03 T 03 Luan van 4 H×nh 1-31: CÊu tróc nguyªn lý ®iÓn h×nh cña mét cæng vµo/ra logic giao diÖn nèi tiÕp. 46 T 03 T 03 H×nh 1-32: CÊu tróc ®¬n gi¶n hãa cña USART. 46 T 03 T 03 H×nh 1-33: Mode ho¹t ®éng truyÒn th«ng ®ång bé. 47 T 03 T 03 H×nh 1-34: Mode ho¹t ®éng truyÒn th«ng dÞ bé.

47 T 03 T 03 H×nh 1-35: KÕt nèi nguyªn lý truyÒn th«ng SPI gi÷a mét Master vµ mét Slave. 49 T 03 T 03 H×nh 1-36: S¬ ®å kÕt nèi truyÒn thèng SPI cña mét ®¬n vÞ Master vµ nhiÒu ®¬n vÞ Slave. 50 T 03 T 03 H×nh 1-37: CÊu tróc nguyªn lý cña V§K víi cÊu tróc Havard. 52 T 03 T 03 H×nh 1-38: KiÕn tróc cña häc V§K AVR.

53 T 03 T 03 H×nh 1-39: S¬ ®å khèi chøc n¨ng kiÕn tróc PIC 16F873A. 53 T 03 T 03 H×nh 1-40: Gi¶n ®å khèi chøc n¨ng cña DSP TMS320C28xx .55 T 03 T 03 H×nh 1-41: CÊu tróc PROM vµ PLA. 56 T 03 T 03 H×nh 1-42: CÊu tróc chung cña PAL .57 T 03 T 03 H×nh 1-43: CÊu tróc nguyªn lý cña FPGA. 58 T 03 T 03 H×nh 1-44: CÊu tróc CLB vµ LAB.

59 T 03 T 03 H×nh 1-45: Khèi logic d¹ng MUX. 62 T 03 T 03 H×nh 1-46: LUT thùc hiÖn hµm tæ hîp AND vµ OR. 63 T 03 T 03 H×nh 1-47: H×nh ¶nh cña Chip cã c¸c cét lµ c¸c khèi RAM nhóng .63 T 03 T 03 H×nh 1-48: S¬ ®å nguyªn lý m¹ch ghÐp nèi V§K vµ FPGA. 64 T 03 T 03 H×nh 1-49: M« h×nh ph¸t triÓn hÖ thèng nhóng.

65 T 03 T 03 H×nh 1-50: VÝ dô vÒ mét m« h×nh d¹ng Petri. 67 T 03 T 03 H×nh 1-51: M« h×nh Petrinet 2 ho¹t ®éng song song. 68 T 03 T 03 H×nh 1-52: Ho¹t ®éng cña bé ®Õm víi dung lîng h÷u h¹n. 69 T 03 T 03 H×nh 1-53: Ho¹t ®éng t¹o vµ sö dông c¸c bé ®Õm.

70 T 03 T 03 H×nh 1-54: Ho¹t ®éng lo¹i trõ cña hai t¸c vô song song chia sÎ chung tµi nguyªn. 71 T 03 T 03 H×nh 1-55: Ho¹t ®éng cña hÖ thèng gåm 1 bé t¹o vµ 1 bé sö dông. 72 T 03 T 03 H×nh 1-56: Ho¹t ®éng cña hÖ thèng gåm 1 bé t¹o vµ 2 bé sö dông. 72 T 03 T 03 H×nh 1-57: Ho¹t ®éng cña hÖ thèng gåm 2 bé t¹o vµ 2 bé sö dông.

72 T 03 T 03 H×nh 1-58: Ho¹t ®éng ®ång bé víi hai m¹ng môc. 75 T 03 T 03 H×nh 1-59: M« t¶ ®iÒu khiÓn luång tµu ®iÖn. 76 T 03 T 03 H×nh 2-1: KiÕn tróc chung cña FPGA .81 T 03 T 03 H×nh 2-2: Mét logic Block ®iÓn h×nh. 81 T 03 T 03 H×nh 2-3: Configurable Logic Blocks.

82 T 03 T 03 Luan van 5 H×nh 2-4: Programmable Interconnect .83 T 03 T 03 H×nh 2-5: CÊu tróc c¸c thµnh phÇn cña Spartan 3A. 86 T 03 T 03 H×nh 2-6: Tr×nh tù thiÕt kÕ hÖ thèng trªn nÒn FPGA. 87 T 03 T 03 H×nh 2-7: Quy tr×nh thiÕt kÕ Chip dùa trªn VHDL. 92 T 03 T 03 H×nh 2-8: KIT XSA-3S1000.

93 T 03 T 03 H×nh 2-9: S¬ ®å cÊu tróc cña XSA-3S1000. 94 T 03 T 03 H×nh 2-10: KIT XST – 3.94 T 03 T 03 H×nh 2-11: KÕt hîp XSA-3S1000 vµ XST-3. 95 T 03 T 03 H×nh 2-12: KIT DE2. 96 T 03 T 03 H×nh 2-13: øng dông DE2 lµm TV Box.

98 T 03 T 03 H×nh 2-14: øng dông DE2 lµm chuét USB (PaintBrush). 98 T 03 T 03 H×nh 2-15: øng dông DE2 m¸y karaoke vµ ch¬i nh¹c tõ card SD. 99 T 03 T 03 H×nh 3-1: M« h×nh hÖ thèng iBMS. 106 T 03 T 03 H×nh 3-2: HÖ thèng BMS kiÓu cò víi c¸p truyÒn dÉn ®éc lËp.

107 T 03 T 03 H×nh 3-3: Hª thèng BMS kiÓu míi víi c¸p truyÒn dÉn tÝch hîp chuÈn TCP/IP .108 T 03 T 03 H×nh 3-4: KhuyÕn nghÞ vÒ thiÕt kÕ hÖ thèng iBMS. M« h×nh ng«i nhµ th«ng minh. 112 T 03 T 03 H×nh 4-2: S¬ ®å ph©n cÊp chøc n¨ng hÖ thèng. 116 T 03 T 03 H×nh 4-3: M« h×nh tæng quan hÖ thèng.

116 T 03 T 03 H×nh 4-4: S¬ ®å khèi bé ®iÒu khiÓn trung t©m. 118 T 03 T 03 H×nh 4-5: S¬ ®å khèi cña UART. 120 T 03 T 03 H×nh 4-6: Xung clock cña hÖ thèng. 121 T 03 T 03 H×nh 4-7: S¬ ®å khèi FPGA dßng Cyclone II .123 T 03 T 03 H×nh 4-8: VËn hµnh modem TC35i.

128 T 03 T 03 H×nh 4-9: S¬ ®å kÕt nèi RS232, SIM vµ Reset. 128 T 03 T 03 H×nh 4-10: S¬ ®å nguån nu«i cho TC35i. 129 T 03 T 03 H×nh 4-11: S¬ ®å ch©n kÕt nèi víi TC35i. 129 T 03 T 03 H×nh 4-12: Giao diÖn kÕt nèi Modem TC35i víi PC.

129 T 03 T 03 H×nh 4-13: PhÇn cµi ®Æt cæng COM ®Ó kÕt nèi víi Modem GSM. 130 T 03 T 03 H×nh 4-14: PhÇn ph¶n håi cña Modem GSM. 130 T 03 T 03 H×nh 4-15: PhÇn liªn quan ®Õn cuéc gäi. 130 T 03 T 03 H×nh 4-16: PhÇn liªn quan ®Õn tin nh¾n .131 T 03 T 03 Luan van 6 H×nh 4-17: Xung ®iÒu khiÓn tõ xa .