Bài giảng Chương 3 - Hệ Thống Bộ Nhớ: RAM, ROM, Cache | CuuDuongThanCong.com

Chuyên khảo phân tích Chương 3 bộ nhớ, đánh giá các khía cạnh quan trọng, đề xuất hướng nghiên cứu tiếp theo., phục vụ nghiên cứu và ứng dụng thực tiễn

• Đề tài: Chương 3 Bộ Nhớ

Mục lục chi tiết

• 3. Chương 3: BỘ NHỚ
• 3.1. Tổng quan về bộ nhớ
• 3.2. Bộ nhớ ROM và RAM
• 3.3. Bộ nhớ cache
• 3.4. Bộ nhớ ngoài

Tóm tắt

I. Tổng quan hệ thống bộ nhớ Khám phá cấu trúc nền tảng

Hệ thống bộ nhớ là thành phần trung tâm trong kiến trúc máy tính, đóng vai trò không gian lưu trữ và truy xuất dữ liệu cho CPU. Hiệu suất của toàn bộ hệ thống phụ thuộc rất lớn vào tốc độ và cách tổ chức của bộ nhớ. Một hệ thống bộ nhớ hiệu quả phải cân bằng được ba yếu tố chính: tốc độ, dung lượng và chi phí. Để đạt được sự cân bằng này, các nhà thiết kế đã xây dựng hệ thống phân cấp bộ nhớ (Memory Hierarchy). Cấu trúc này bao gồm nhiều tầng, bắt đầu từ các thanh ghi (registers) có tốc độ cao nhất nhưng dung lượng thấp nhất bên trong CPU, tiếp đến là bộ nhớ đệm (cache), bộ nhớ chính (main memory), và cuối cùng là bộ nhớ ngoài (external memory) như ổ đĩa cứng với dung lượng khổng lồ nhưng tốc độ chậm hơn. Nguyên tắc hoạt động dựa trên quy luật tham chiếu cục bộ (locality of reference), nghĩa là CPU có xu hướng truy cập lặp lại một vùng dữ liệu nhỏ trong một khoảng thời gian ngắn. Do đó, việc di chuyển các khối dữ liệu thường xuyên được sử dụng lên các tầng bộ nhớ nhanh hơn sẽ giảm đáng kể thời gian chờ của CPU. Các phương pháp truy xuất dữ liệu cũng rất đa dạng, từ truy xuất tuần tự (sequential access) trên băng từ, truy xuất trực tiếp (direct access) trên đĩa từ, đến truy xuất ngẫu nhiên (random access) trên RAM và ROM. Mỗi phương pháp phù hợp với một loại thiết bị lưu trữ và mục đích sử dụng khác nhau, tạo nên một hệ sinh thái lưu trữ phức tạp nhưng hiệu quả. Việc hiểu rõ cấu trúc và nguyên lý này là bước đầu tiên để làm chủ các kỹ thuật quản lý bộ nhớ tiên tiến.

1.1. Khám phá hệ thống phân cấp bộ nhớ trong máy tính

Hệ thống phân cấp bộ nhớ được tổ chức thành nhiều cấp độ, mỗi cấp độ có đặc điểm riêng về tốc độ, dung lượng và chi phí trên mỗi bit. Ở đỉnh của hệ thống là các thanh ghi (registers) nằm ngay trong CPU, cung cấp khả năng truy xuất gần như tức thời nhưng có dung lượng cực kỳ hạn chế. Ngay dưới đó là bộ nhớ đệm (cache), một loại bộ nhớ tốc độ cao làm trung gian giữa CPU và bộ nhớ chính. Cache lưu trữ các dữ liệu và lệnh được truy cập gần đây nhất. Tầng tiếp theo là bộ nhớ chính hay RAM, nơi chứa các chương trình và dữ liệu đang được thực thi. Cuối cùng, ở đáy của hệ thống phân cấp là bộ nhớ ngoài (đĩa từ, SSD), có dung lượng lớn nhất và chi phí thấp nhất, dùng để lưu trữ dữ liệu lâu dài. Mục tiêu của cấu trúc phân cấp này là tạo ra một hệ thống có tốc độ truy cập trung bình gần bằng tốc độ của bộ nhớ nhanh nhất và dung lượng tương đương với bộ nhớ lớn nhất, trong khi chi phí vẫn ở mức chấp nhận được. Nguyên tắc này được chứng minh hiệu quả qua trích dẫn từ tài liệu gốc: “Tốc độ truy cập trung bình của hệ thống được cải thiện đáng kể khi 95% các yêu cầu truy xuất là hits (tìm thấy trong cache)”. Điều này cho thấy tầm quan trọng của việc tối ưu hóa luồng dữ liệu giữa các cấp bộ nhớ.

1.2. Phân biệt hai loại bộ nhớ chính RAM và ROM

Trong bộ nhớ chính, hai thành phần không thể thiếu là RAM và ROM. ROM (Read-Only Memory) là bộ nhớ bất khả biến (non-volatile), nghĩa là dữ liệu không bị mất khi ngắt nguồn điện. Nó thường chứa các chương trình hệ thống cơ bản như BIOS (Basic Input/Output System) hay firmware, những mã lệnh cần thiết để khởi động máy tính. Tài liệu gốc phân loại ROM thành nhiều dạng: ROM sản xuất sẵn, PROM (ghi được một lần), và EPROM (có thể xóa bằng tia cực tím và ghi lại). Ngược lại, RAM (Random Access Memory) là bộ nhớ khả biến (volatile), dữ liệu sẽ bị mất khi không có nguồn điện. Đây là không gian làm việc chính của hệ điều hành và các ứng dụng. RAM cho phép đọc và ghi dữ liệu với tốc độ cao, hỗ trợ truy xuất ngẫu nhiên, nghĩa là thời gian truy cập đến một ô nhớ bất kỳ là không đổi. RAM được chia thành hai loại chính: SRAM (Static RAM) và DRAM (Dynamic RAM). SRAM dùng flip-flop để lưu trữ bit, nhanh hơn, đắt hơn và thường được dùng làm bộ nhớ đệm. DRAM dùng tụ điện, cần được làm tươi định kỳ, cấu trúc đơn giản hơn, rẻ hơn và có dung lượng lớn, phù hợp để làm bộ nhớ chính.

II. Thách thức quản lý bộ nhớ Tối ưu tốc độ và dung lượng

Thách thức lớn nhất trong quản lý bộ nhớ xuất phát từ sự chênh lệch tốc độ khổng lồ giữa CPU và bộ nhớ chính. CPU hiện đại có thể thực thi hàng tỷ lệnh mỗi giây, trong khi thời gian truy cập vào DRAM vẫn chậm hơn nhiều lần. Khoảng cách này, thường được gọi là "bức tường bộ nhớ" (memory wall), là nút thắt cổ chai chính làm giảm hiệu suất tổng thể của hệ thống. Nếu CPU phải liên tục chờ đợi dữ liệu từ RAM, sức mạnh xử lý của nó sẽ bị lãng phí. Một thách thức khác là dung lượng bộ nhớ vật lý luôn có giới hạn. Các ứng dụng ngày càng phức tạp đòi hỏi không gian bộ nhớ lớn hơn, vượt quá khả năng của RAM vật lý. Hệ điều hành phải giải quyết bài toán làm thế nào để chạy các chương trình lớn hơn bộ nhớ có sẵn một cách hiệu quả. Vấn đề phân mảnh bộ nhớ (memory fragmentation) cũng là một thách thức kinh điển. Sau một thời gian cấp phát bộ nhớ và thu hồi, không gian trống trong bộ nhớ có thể bị chia thành nhiều mảnh nhỏ, rời rạc. Điều này dẫn đến tình trạng dù tổng dung lượng trống vẫn còn nhưng không thể cấp phát cho một tiến trình yêu cầu một khối bộ nhớ liên tục đủ lớn. Để giải quyết các vấn đề này, các kỹ thuật như bộ nhớ đệm, bộ nhớ ảo, phân trang bộ nhớ và phân đoạn bộ nhớ đã được phát triển. Những kỹ thuật này không chỉ che giấu độ trễ của bộ nhớ chính mà còn mở rộng không gian địa chỉ khả dụng, mang lại trải nghiệm đa nhiệm mượt mà cho người dùng.

2.1. Vấn đề chênh lệch tốc độ giữa CPU và bộ nhớ chính

Sự chênh lệch tốc độ giữa bộ xử lý và bộ nhớ chính là một trong những thách thức cố hữu của kiến trúc máy tính hiện đại. Trong khi tốc độ của CPU tăng theo định luật Moore, tốc độ của DRAM lại cải thiện chậm hơn nhiều. Điều này tạo ra một "nút thắt cổ chai von Neumann", nơi CPU thường xuyên phải ở trong trạng thái chờ để lấy dữ liệu hoặc lệnh từ RAM. Tài liệu nghiên cứu chỉ ra rằng thời gian truy cập của SRAM (dùng cho cache) có thể là 6-8ns, trong khi DRAM là 60-80ns, một sự khác biệt lên đến 10 lần. Khoảng trống này làm giảm hiệu suất tính toán thực tế. Nếu không có các cơ chế tối ưu, CPU sẽ dành phần lớn chu kỳ của mình để chờ đợi thay vì xử lý. Đây chính là lý do hệ thống phân cấp bộ nhớ, đặc biệt là sự tồn tại của bộ nhớ đệm (cache) nhiều cấp (L1, L2, L3), trở nên cực kỳ quan trọng. Cache hoạt động như một vùng đệm tốc độ cao, lưu trữ trước những dữ liệu mà CPU có khả năng cần đến, giúp giảm thiểu số lần phải truy cập trực tiếp vào DRAM chậm chạp.

2.2. Bài toán cấp phát bộ nhớ và hiện tượng phân mảnh

Cấp phát bộ nhớ là một nhiệm vụ cốt lõi của hệ điều hành. Khi một tiến trình được tạo, hệ điều hành phải cấp cho nó một vùng không gian trong bộ nhớ chính. Thách thức nằm ở việc quản lý không gian này một cách hiệu quả khi có nhiều tiến trình cùng chạy, được tạo ra và kết thúc liên tục. Quá trình cấp phát và thu hồi bộ nhớ không liên tục này dẫn đến hiện tượng phân mảnh. Có hai loại phân mảnh: phân mảnh ngoài (external fragmentation), xảy ra khi các vùng nhớ trống bị chia nhỏ và không liền kề, không đủ lớn để cấp cho yêu cầu mới mặc dù tổng dung lượng trống vẫn còn; và phân mảnh trong (internal fragmentation), xảy ra khi một khối bộ nhớ được cấp phát lớn hơn yêu cầu thực tế, phần dư thừa bên trong khối đó bị lãng phí. Các kỹ thuật như phân trang bộ nhớ (paging) và phân đoạn bộ nhớ (segmentation) được sinh ra để giải quyết vấn đề này. Paging chia không gian địa chỉ logic thành các trang (page) có kích thước cố định, trong khi segmentation chia theo các đoạn (segment) có ý nghĩa logic, giúp việc quản lý và cấp phát trở nên linh hoạt và hiệu quả hơn, giảm thiểu lãng phí tài nguyên.

III. Bí quyết tăng tốc CPU Vai trò của bộ nhớ đệm Cache

Bộ nhớ đệm (cache) là giải pháp phần cứng hiệu quả nhất để giải quyết vấn đề chênh lệch tốc độ giữa CPU và bộ nhớ chính. Đây là một bộ nhớ nhỏ, tốc độ cao, được đặt giữa hai thành phần này. Nguyên tắc hoạt động của cache dựa trên "nguyên tắc tham chiếu cục bộ" (principle of locality), bao gồm cục bộ về không gian (spatial locality) và cục bộ về thời gian (temporal locality). Cục bộ thời gian nghĩa là nếu một vị trí bộ nhớ được truy cập, nó có khả năng cao sẽ được truy cập lại sớm. Cục bộ không gian nghĩa là nếu một vị trí được truy cập, các vị trí lân cận nó cũng có khả năng cao sẽ được truy cập. Khi CPU cần một từ nhớ, nó sẽ kiểm tra trong cache trước tiên. Nếu dữ liệu có sẵn (cache hit), nó sẽ được lấy trực tiếp từ cache với tốc độ rất nhanh. Nếu không (cache miss), một khối dữ liệu chứa từ nhớ đó sẽ được nạp từ bộ nhớ chính vào cache, sau đó mới được chuyển đến CPU. Theo tài liệu, tỉ lệ cache hit cao (ví dụ 95%) có thể giảm đáng kể thời gian truy cập trung bình. Để quản lý việc ánh xạ dữ liệu từ bộ nhớ chính vào cache, có ba phương pháp chính: ánh xạ trực tiếp, ánh xạ liên kết toàn phần và ánh xạ liên kết tập hợp. Mỗi phương pháp có ưu nhược điểm riêng về độ phức tạp của phần cứng và hiệu quả sử dụng cache. Việc lựa chọn thuật toán thay thế trang (block) khi cache đầy cũng ảnh hưởng lớn đến hiệu suất.

3.1. Nguyên lý và cấu trúc hoạt động của bộ nhớ cache

Về cơ bản, bộ nhớ đệm là một bản sao thu nhỏ và nhanh hơn của bộ nhớ chính. Nó được chia thành các dòng (lines), mỗi dòng có thể chứa một khối (block) dữ liệu từ bộ nhớ chính. Mỗi dòng trong cache còn có một thẻ (tag) để xác định khối bộ nhớ chính nào đang được lưu trữ tại đó. Khi CPU phát ra một địa chỉ logic, hệ thống sẽ kiểm tra xem khối dữ liệu tương ứng có trong cache hay không. Tài liệu gốc mô tả quy trình này như sau: CPU yêu cầu nội dung, kiểm tra cache, nếu có (hit) thì nhận dữ liệu nhanh chóng, nếu không (miss) thì đọc block từ bộ nhớ chính vào cache rồi mới chuyển cho CPU. Cấu trúc này, mặc dù tăng thêm độ phức tạp cho kiến trúc máy tính, lại là chìa khóa để khai thác tối đa tốc độ của bộ xử lý. Ví dụ, bộ xử lý Intel Pentium 4 được trang bị hai cấp cache trên chip: Cache L1 cho lệnh và dữ liệu, và Cache L2 có dung lượng lớn hơn, cho thấy sự đầu tư nghiêm túc vào công nghệ này để tối ưu hóa hiệu năng.

3.2. So sánh các phương pháp ánh xạ địa chỉ trong cache

Để xác định một khối từ bộ nhớ chính sẽ được đặt vào dòng nào trong cache, các phương pháp ánh xạ địa chỉ được sử dụng. Có ba phương pháp chính: 1) Ánh xạ trực tiếp (Direct Mapping): Mỗi khối bộ nhớ chỉ có thể được nạp vào một dòng cache duy nhất, xác định bởi công thức j mod m (với j là chỉ số khối, m là số dòng cache). Phương pháp này đơn giản nhưng dễ gây xung đột. 2) Ánh xạ liên kết toàn phần (Fully Associative Mapping): Một khối bộ nhớ có thể được nạp vào bất kỳ dòng nào trong cache. Phương pháp này linh hoạt nhất, hiệu suất cao nhất nhưng đòi hỏi phần cứng so sánh song song rất phức tạp và đắt tiền. 3) Ánh xạ liên kết tập hợp (Set Associative Mapping): Là sự kết hợp của hai phương pháp trên. Cache được chia thành các tập (sets), mỗi khối bộ nhớ được ánh xạ vào một tập nhất định, nhưng có thể nằm ở bất kỳ dòng nào trong tập đó. Đây là phương pháp được sử dụng phổ biến nhất trong các CPU hiện đại vì nó cân bằng được giữa hiệu suất và chi phí phần cứng.

3.3. Các thuật toán thay thế trang block hiệu quả

Khi một cache miss xảy ra và cache đã đầy, một dòng hiện có phải được chọn để thay thế. Việc lựa chọn này được quyết định bởi một thuật toán thay thế trang (hay thay thế block). Tài liệu gốc liệt kê một số thuật toán phổ biến: LRU (Least Recently Used): Thay thế khối ít được sử dụng nhất trong thời gian gần đây. Đây được xem là thuật toán hiệu quả nhất về mặt lý thuyết. FIFO (First-In, First-Out): Thay thế khối đã nằm trong cache lâu nhất. LFU (Least Frequently Used): Thay thế khối có số lần truy cập ít nhất. Random: Thay thế một khối ngẫu nhiên. Lựa chọn thuật toán phù hợp ảnh hưởng trực tiếp đến tỉ lệ cache hit và do đó là hiệu suất tổng thể. Bên cạnh đó, chính sách ghi dữ liệu khi có cache hit cũng rất quan trọng, bao gồm Ghi xuyên qua (Write-through), ghi đồng thời vào cache và bộ nhớ chính, và Ghi trả sau (Write-back), chỉ ghi vào cache và cập nhật bộ nhớ chính sau.

IV. Hướng dẫn quản lý bộ nhớ ảo Paging và Segmentation

Bộ nhớ ảo (Virtual Memory) là một kỹ thuật quản lý bộ nhớ đột phá, cho phép một chương trình có không gian địa chỉ lớn hơn nhiều so với bộ nhớ vật lý thực tế. Kỹ thuật này được quản lý bởi hệ điều hành và đơn vị quản lý bộ nhớ MMU (Memory Management Unit). Ý tưởng cốt lõi là chỉ nạp những phần cần thiết của chương trình vào bộ nhớ chính tại một thời điểm, trong khi phần còn lại được lưu trữ trên bộ nhớ ngoài (ví dụ như ổ đĩa cứng). Điều này mang lại hai lợi ích lớn: cho phép chạy các chương trình có kích thước lớn hơn RAM và tăng mức độ đa chương (multiprogramming) bằng cách cho phép nhiều tiến trình cùng chia sẻ bộ nhớ chính một cách hiệu quả. Không gian địa chỉ mà tiến trình nhìn thấy là không gian địa chỉ logic, trong khi không gian thực tế trên RAM là không gian địa chỉ vật lý. MMU chịu trách nhiệm chuyển đổi từ địa chỉ logic sang địa chỉ vật lý một cách nhanh chóng. Hai phương pháp chính để triển khai bộ nhớ ảo là phân trang bộ nhớ (paging) và phân đoạn bộ nhớ (segmentation). Paging chia không gian địa chỉ thành các trang (pages) có kích thước cố định, trong khi segmentation chia thành các đoạn (segments) có kích thước thay đổi và mang ý nghĩa logic (ví dụ: đoạn mã, đoạn dữ liệu, stack).

4.1. Khái niệm bộ nhớ ảo và vai trò của MMU

Bộ nhớ ảo tạo ra một ảo ảnh về một không gian bộ nhớ lớn, liên tục cho mỗi tiến trình, độc lập với bộ nhớ vật lý có sẵn. Điều này giúp lập trình viên không cần lo lắng về giới hạn dung lượng RAM. Thành phần phần cứng quan trọng hỗ trợ cơ chế này là MMU (Memory Management Unit). Khi CPU tạo ra một địa chỉ logic, MMU sẽ chặn nó lại và thực hiện việc ánh xạ sang địa chỉ vật lý tương ứng trong RAM. Nếu trang hoặc đoạn tương ứng không có trong bộ nhớ chính (gọi là page fault), MMU sẽ tạo ra một ngắt (interrupt) để hệ điều hành xử lý. Hệ điều hành sau đó sẽ tìm trang/đoạn cần thiết trên đĩa, nạp nó vào một khung trống trong RAM (có thể phải hoán đổi một trang khác ra ngoài), cập nhật bảng trang/đoạn, và sau đó cho phép lệnh được thực thi lại. Toàn bộ quá trình này diễn ra một cách trong suốt đối với tiến trình đang chạy.

4.2. Kỹ thuật phân trang bộ nhớ Paging chi tiết

Phân trang bộ nhớ (Paging) là kỹ thuật phổ biến nhất để triển khai bộ nhớ ảo. Nó chia không gian địa chỉ logic của tiến trình thành các khối có kích thước cố định gọi là trang (page). Đồng thời, bộ nhớ vật lý cũng được chia thành các khối có cùng kích thước gọi là khung (frame). Hệ điều hành duy trì một bảng trang (page table) cho mỗi tiến trình để theo dõi ánh xạ từ trang logic sang khung vật lý. Ưu điểm lớn của paging là nó loại bỏ hoàn toàn vấn đề phân mảnh ngoài, vì bất kỳ khung trống nào cũng có thể được sử dụng để chứa một trang bất kỳ. Tuy nhiên, nó có thể gây ra phân mảnh trong ở trang cuối cùng của tiến trình. Kích thước trang là một yếu tố thiết kế quan trọng: trang nhỏ giảm phân mảnh trong nhưng làm tăng kích thước bảng trang, trong khi trang lớn thì ngược lại. Hiệu suất của hệ thống paging phụ thuộc rất nhiều vào tốc độ truy cập bảng trang, do đó các cơ chế như TLB (Translation Lookaside Buffer) – một cache cho bảng trang – thường được sử dụng.

4.3. Tìm hiểu về phân đoạn bộ nhớ Segmentation

Phân đoạn bộ nhớ (Segmentation) là một kỹ thuật quản lý bộ nhớ khác, xem không gian địa chỉ của người dùng như một tập hợp các đoạn (segments). Mỗi đoạn là một đơn vị logic, chẳng hạn như chương trình chính, hàm, đối tượng, biến toàn cục, stack, v.v. Một địa chỉ logic trong hệ thống segmentation bao gồm hai phần: số hiệu đoạn và độ lệch (offset) trong đoạn đó. Mỗi đoạn có thể có kích thước khác nhau và có thể được bảo vệ riêng biệt (ví dụ: đoạn mã chỉ được đọc/thực thi, đoạn dữ liệu có thể đọc/ghi). Ưu điểm của segmentation là nó hỗto trợ việc chia sẻ mã và dữ liệu giữa các tiến trình một cách tự nhiên và cung cấp cơ chế bảo vệ tốt hơn. Tuy nhiên, nó lại gặp phải vấn đề phân mảnh ngoài, vì các đoạn có kích thước thay đổi có thể tạo ra các lỗ hổng không sử dụng được trong bộ nhớ. Một số hệ thống, như kiến trúc Intel x86, kết hợp cả paging và segmentation để tận dụng ưu điểm của cả hai phương pháp.

V. Ứng dụng bộ nhớ ngoài Tăng hiệu suất với công nghệ RAID

Bộ nhớ ngoài đóng vai trò là tầng lưu trữ cuối cùng trong hệ thống phân cấp bộ nhớ, cung cấp dung lượng lớn để lưu trữ dữ liệu và chương trình một cách bền vững. Đĩa từ (hard disk) là đại diện tiêu biểu, với cấu trúc vật lý bao gồm các đĩa quay (platters), các track đồng tâm và các sector. Dữ liệu được đọc/ghi bởi các đầu từ di chuyển trên bề mặt đĩa. Mặc dù tốc độ truy cập chậm hơn nhiều so với bộ nhớ chính, bộ nhớ ngoài là không thể thiếu. Để cải thiện hiệu suất và độ tin cậy của hệ thống lưu trữ, công nghệ RAID (Redundant Array of Independent Disks) đã ra đời. RAID kết hợp nhiều ổ đĩa vật lý thành một đơn vị logic duy nhất, phân phối hoặc sao chép dữ liệu trên các đĩa đó. Mục tiêu của RAID là tăng tốc độ truy xuất dữ liệu, tăng khả năng chịu lỗi, hoặc cả hai. Có nhiều cấp độ RAID khác nhau, mỗi cấp độ cung cấp một sự cân bằng khác nhau giữa hiệu suất, dung lượng và độ an toàn. Các cấp độ phổ biến bao gồm RAID 0, RAID 1, RAID 5, và RAID 6. Việc lựa chọn cấp độ RAID phù hợp phụ thuộc vào yêu cầu cụ thể của ứng dụng, từ các hệ thống máy tính cá nhân hiệu năng cao đến các máy chủ doanh nghiệp yêu cầu độ tin cậy tuyệt đối. RAID là một ví dụ điển hình về việc áp dụng các nguyên tắc kiến trúc máy tính vào thực tiễn để giải quyết các bài toán về hiệu suất và an toàn dữ liệu.

5.1. Cấu trúc vật lý và nguyên tắc hoạt động của đĩa từ

Đĩa từ là thiết bị lưu trữ bộ nhớ ngoài phổ biến nhất trong nhiều thập kỷ. Theo tài liệu, cấu trúc vật lý của nó bao gồm nhiều đĩa tròn (platters) xếp chồng lên nhau và quay với tốc độ cao (ví dụ: 7200 rpm). Mỗi bề mặt đĩa được chia thành các vòng tròn đồng tâm gọi là track, và mỗi track lại được chia thành các cung tròn gọi là sector. Một sector thường chứa 512 bytes hoặc 4096 bytes dữ liệu. Tập hợp các track cùng vị trí trên tất cả các đĩa tạo thành một cylinder. Mỗi mặt đĩa có một đầu đọc/ghi riêng. Để truy cập một khối dữ liệu, hệ thống phải thực hiện ba bước: di chuyển đầu đọc đến đúng track (seek time), chờ đĩa quay đến đúng sector (rotational latency), và sau đó truyền dữ liệu (transfer time). Chính thời gian tìm kiếm và độ trễ quay này làm cho tốc độ truy cập đĩa từ chậm hơn đáng kể so với bộ nhớ bán dẫn như RAM.

5.2. RAID 0 và RAID 1 Giải pháp tăng tốc và an toàn dữ liệu

Hai cấp độ RAID cơ bản và phổ biến nhất là RAID 0 và RAID 1. RAID 0, hay còn gọi là Striping, phân chia dữ liệu thành các khối nhỏ và ghi chúng xen kẽ trên nhiều ổ đĩa. Tài liệu mô tả phương thức này là "1-1, 2-2, 3-3,...". Ưu điểm lớn của RAID 0 là tăng tốc độ đọc/ghi một cách đáng kể vì nhiều ổ đĩa có thể hoạt động song song. Tuy nhiên, nó không có khả năng dự phòng; nếu một ổ đĩa hỏng, toàn bộ dữ liệu sẽ bị mất. Ngược lại, RAID 1, hay Mirroring, sao chép toàn bộ dữ liệu từ một ổ đĩa sang một hoặc nhiều ổ đĩa khác. Ưu điểm chính của nó là độ an toàn dữ liệu rất cao. Nếu một ổ đĩa bị lỗi, dữ liệu vẫn có thể được truy xuất từ ổ đĩa nhân bản. Nhược điểm của RAID 1 là dung lượng lưu trữ hiệu dụng chỉ bằng dung lượng của một ổ đĩa duy nhất và không cải thiện tốc độ ghi.

VI. Kết luận Tương lai của kiến trúc bộ nhớ trong máy tính

Chương 3 đã cung cấp một cái nhìn toàn diện về bộ nhớ, thành phần xương sống của mọi hệ thống máy tính. Từ cấu trúc cơ bản của RAM và ROM đến sự phức tạp của hệ thống phân cấp bộ nhớ, mỗi yếu tố đều đóng một vai trò quan trọng trong việc quyết định hiệu năng và khả năng của máy tính. Các thách thức về tốc độ và dung lượng đã thúc đẩy sự ra đời của những giải pháp sáng tạo như bộ nhớ đệm và bộ nhớ ảo. Các kỹ thuật quản lý bộ nhớ như phân trang bộ nhớ và phân đoạn bộ nhớ do hệ điều hành quản lý đã cho phép chúng ta vượt qua những giới hạn vật lý, tạo ra một môi trường đa nhiệm mạnh mẽ và linh hoạt. Công nghệ RAID trong bộ nhớ ngoài cũng cho thấy nỗ lực không ngừng để cải thiện tốc độ và độ tin cậy của hệ thống lưu trữ. Nhìn về tương lai, kiến trúc bộ nhớ sẽ tiếp tục phát triển. Các công nghệ bộ nhớ mới như MRAM, ReRAM hứa hẹn sẽ xóa nhòa ranh giới giữa RAM và bộ nhớ lưu trữ, mang lại các hệ thống có khả năng khởi động tức thì và tiết kiệm năng lượng hơn. Vai trò của MMU và các thuật toán quản lý của hệ điều hành sẽ ngày càng trở nên tinh vi hơn để khai thác tối đa tiềm năng của phần cứng mới, đáp ứng nhu cầu ngày càng tăng của các ứng dụng trí tuệ nhân tạo, dữ liệu lớn và điện toán đám mây. Việc nắm vững các nguyên tắc cơ bản về bộ nhớ vẫn sẽ là kiến thức nền tảng cho bất kỳ chuyên gia công nghệ nào.

6.1. Tầm quan trọng của hệ thống phân cấp bộ nhớ hiệu quả

Tóm lại, hệ thống phân cấp bộ nhớ không chỉ là một khái niệm lý thuyết mà là một giải pháp thiết kế thực tiễn, tối quan trọng. Nó cho phép các nhà kiến trúc máy tính tạo ra các hệ thống vừa nhanh, vừa có dung lượng lớn với chi phí hợp lý. Bằng cách đặt các loại bộ nhớ khác nhau (thanh ghi, cache, RAM, đĩa cứng) vào một hệ thống có tổ chức, hiệu suất truy cập dữ liệu trung bình được cải thiện đáng kể. Sự thành công của kiến trúc này phụ thuộc vào nguyên tắc tham chiếu cục bộ. Nếu không có hệ thống phân cấp, CPU sẽ bị "đói" dữ liệu và hiệu suất tổng thể sẽ giảm sút nghiêm trọng. Vì vậy, việc thiết kế và tối ưu hóa từng cấp của hệ thống phân cấp, từ kích thước cache, chính sách thay thế, đến thuật toán nạp trước, đều là những bài toán then chốt trong việc xây dựng các hệ thống máy tính hiệu năng cao.

6.2. Xu hướng phát triển của công nghệ bộ nhớ tương lai

Công nghệ bộ nhớ đang bước vào một kỷ nguyên mới. Các loại bộ nhớ bất khả biến (Non-Volatile Memory - NVM) thế hệ mới đang được nghiên cứu và phát triển, hứa hẹn sẽ thay đổi cách chúng ta xây dựng kiến trúc máy tính. Những công nghệ này có thể giữ lại dữ liệu khi mất điện giống như bộ nhớ ngoài, nhưng lại có tốc độ truy cập gần bằng DRAM. Điều này có thể dẫn đến sự ra đời của "bộ nhớ phổ quát" (universal memory), hợp nhất vai trò của bộ nhớ chính và bộ nhớ lưu trữ. Hơn nữa, việc xử lý dữ liệu ngay tại nơi nó được lưu trữ (processing-in-memory) cũng là một hướng đi đầy tiềm năng để phá vỡ "bức tường bộ nhớ". Hệ điều hành và các ứng dụng trong tương lai sẽ cần được thiết kế lại để tận dụng tối đa những khả năng mới này, mở ra một kỷ nguyên mới cho hiệu suất và hiệu quả năng lượng trong ngành công nghiệp máy tính.

Trích đoạn nội dung tài liệu

Chương 3 BỘ NHỚ 1 CuuDuongThanCong.com https://fb.com/tailieudientucntt 1 NỘI DUNG 1. Tổng quan về bộ nhớ 2. Bộ nhớ ROM và RAM 3. Bộ nhớ cache 4.

Bộ nhớ ngoài CuuDuongThanCong.com https://fb.com/tailieudientucntt 2 Tổng quan về bộ nhớ  Vị trí  Bên trong CPU: tập thanh ghi  Bộ nhớ trong  Bộ nhớ chính  Bộ nhớ cache  Bộ nhớ ngoài: Ổ đĩa quang, ổ đĩa từ, …  Dung lượng  Số từ nhớ (word): tính bằng bit (16, 32 bit)  Số lượng byte  Đơn vị truyền  Từ nhớ (word)  Khối nhớ (block) CuuDuongThanCong.com https://fb.com/tailieudientucntt 3 Tổng quan về bộ nhớ  Phương pháp truy xuất:  Truy xuất tuần tự (băng từ)  Truy xuất trực tiếp (các loại đĩa)  Truy xuất ngẫu nhiên (bộ nhớ bán dẫn)  Truy xuất liên kết (cache) CuuDuongThanCong.com https://fb.com/tailieudientucntt 4 Tổng quan về bộ nhớ  Phương pháp truy xuất tuần tự (Sequential access)  Bắt đầu ở first location – đọc theo thứ tự  Access time phụ thuộc vào vị trí dữ liệu và vị trí trước đó  Ví dụ: Băng từ  Phương thức truy xuất trực tiếp (Direct access)  Các khối dữ liệu riêng có địa chỉ duy nhất  Truy xuất bằng cách:  Nhảy đến vùng kế cận  Tìm kiếm tuần tự (hoặc đợi, ví dụ như đợi đĩa quay)  Access time phụ thuộc vào vị trí đích và vị trí trước đó  Ví dụ: Ổ đĩa CuuDuongThanCong.com 5 https://fb.com/tailieudientucntt Tổng quan về bộ nhớ  Phương thức truy xuất ngẫu nhiên (Random access)  Các địa chỉ riêng xác định các vị trí cụ thể  Access time độc lập vị trí đích hoặc vị trí trước đó  Ví dụ: RAM  Phương thứ truy xuất liên kết (Associative access)  Dữ liệu được định vị bằng cách so sánh với nội dung của một phần dữ liệu được lưu trữ  Access time độc lập với vị trí dữ liệu và vị trí truy xuất trước đó.com https://fb.com/tailieudientucntt 6 Tổng quan về bộ nhớ  Hiệu năng  Thời gian truy cập  Chu kỳ nhớ  Tốc độ truyền: Truy cập ngẫu nhiên: 1/(TChu kỳ) Không ngẫu nhiên: TN = TA + N/R TN = thời gian trung bình để đọc/ghi N bit TA = thời gian truy cập trung bình N = số các bit R = tốc độ truyền, theo đơn vị bit/giây (bps)  Kiểu vật lý  Bộ nhớ bán dẫn  Bộ nhớ từ  Bộ nhớ quang CuuDuongThanCong.com https://fb.com/tailieudientucntt 7 Tổng quan về bộ nhớ  Các đặc trưng của hệ thống nhớ  Các đặc tính vật lý  Khả biến/Không khả biến (volatile/nonvolatile)  Xóa được/Không xóa được  Tổ chức  Cách sắp xếp vật lý các bit để tạo thành các word  Phân cấp hệ thống nhớ  Registers: trong CPU, dung lượng thấp, nhanh, đắt  Bộ nhớ trong: Có thể gồm 1 hoặc nhiều mức cache, dung lượng trung bình;  Bộ nhớ ngoài: Lưu trữ và backup, dung lượng cao CuuDuongThanCong.com https://fb.com/tailieudientucntt 8 Bộ nhớ ROM và RAM  Bộ nhớ chính  Các đặc trưng cơ bản:  Chứa các chương trình đang được thực hiện và các dữ liệu đang được sử dụng  Tồn tại trên mọi hệ thống máy tính  Bao gồm các ngăn nhớ được đánh địa chỉ trực tiếp bởi CPU  Dung lượng của bộ nhớ chính nhỏ hơn không gian địa chỉ bộ nhớ mà CPU quản lý  Việc quản lý logic bộ nhớ chính tùy thuộc vào hệ điều hành CuuDuongThanCong.com https://fb.com/tailieudientucntt 9 Bộ nhớ ROM và RAM  Tổ chức ô nhớ CuuDuongThanCong.com https://fb.com/tailieudientucntt 10 Bộ nhớ ROM và RAM  ROM (Read Only Memory)  Bộ nhớ chỉ đọc  Lưu trữ các thông tin sau:  Thư viện các chương trình con  Các chương trình điều khiển hệ thống (BIOS)  Vi chương trình  Các kiểu ROM:  ROM: thông tin được ghi khi sản xuất. Chi phí cao  PROM (Programmable ROM): Chỉ ghi được 1 lần bằng thiết bị chuyên dụng.  EPROM (Erasable PROM): có thể ghi nhiều lần bằng thiết bị chuyên dụng. Phải xóa bằng tia cực tím trước khi ghi lại.com 11 https://fb.com/tailieudientucntt Bộ nhớ ROM và RAM  RAM (Random Access Memory)  Bộ nhớ truy xuất ngẫu nhiên  Có khả năng đọc/ghi (Read/Write Memory)  Lưu trữ thông tin tạm thời  Có 2 loại: SRAM và DRAM CuuDuongThanCong.com https://fb.com/tailieudientucntt 12 Bộ nhớ ROM và RAM  SRAM (Static RAM)  Các bit được lưu trữ bằng các Flip-Flop  thông tin ổn định  Cấu trúc phức tạp  Dung lượng chip nhỏ  Tốc độ nhanh (6-8ns)  Đắt tiền  Dùng làm bộ nhớ cache Logic 1: Logic 0: C1=high, C2=low C1=low, C2=high T1,T4: off T1,T4: on T2,T3: on CuuDuongThanCong.com T2,T3: off https://fb.com/tailieudientucntt 13 Bộ nhớ ROM và RAM  DRAM (Dynamic RAM):  Các bit được lưu trữ trên tụ điện  cần phải có mạch làm tươi  Cấu trúc đơn giản  Dung lượng lớn  Tốc độ chậm hơn (60-80ns)  Rẻ tiền hơn  Dùng làm bộ nhớ chính CuuDuongThanCong.com https://fb.com/tailieudientucntt 14 Bộ nhớ ROM và RAM  Các DRAM tiên tiến  Enhanced DRAM  DRAM có bao gồm một phần nhỏ SRAM  Cache DRAM (1Mb DRAM, 8kb SRAM)  Synchronous DRAM (SDRAM)  Đồng bộ hóa với xung nhịp của CPU  DDR-SDRAM (Double Data Rate SDRAM)  Gấp đôi tốc độ của SDRAM, 184-pin  Rambus DRAM (RDRAM)  2 kênh truyền thông riêng biệt (dual channel)  Tốc độ chuyển dữ liệu lên tới 3.2Gbytes/giây CuuDuongThanCong.com https://fb.com/tailieudientucntt 15 Bộ nhớ ROM và RAM  Tổ chức của chip nhớ  Các đường địa chỉ: An-1 ÷ A0: có 2n từ nhớ  Các đường dữ liệu: Dm-1 ÷ D0: độ dài từ nhớ = m bit  Dung lượng chip nhớ = 2n x m bit  Các đường điều khiển:  Tín hiệu chọn chip CS (Chip Select)  Tín hiệu điều khiển đọc OE (Output Enable)  Tín hiệu điều khiển ghi WE (Write Enable)  Các tín hiệu điều khiển tích cực với mức 0 CuuDuongThanCong.com https://fb.com/tailieudientucntt 16 Bộ nhớ ROM và RAM  Thiết kế module nhớ bán dẫn  Dung lượng chip nhớ = 2n x m bit.

Cần thiết kế để tăng dung lượng:  Thiết kế tăng độ dài từ nhớ  Thiết kế tăng số lượng từ nhớ  Thiết kế kết hợp Ví dụ: Cho chip nhớ SRAM 4Kx4 bit. Thiết kế module nhớ 4Kx8 bit Giải: Dung lượng chip nhớ = 212 x 4 bit. chip nhớ có:  12 chân địa chỉ  4 chân dữ liệu module nhớ cần có:  12 chân địa chỉ  8 chân dữ liệu CuuDuongThanCong.com 18 https://fb.com/tailieudientucntt Bộ nhớ ROM và RAM  Thiết kế tăng độ dài từ nhớ  Cho chip nhớ 2n x m bit  Thiết kế mô-đun nhớ 2n x (k.m) bit  Dùng k chip nhớ CuuDuongThanCong.com https://fb.com/tailieudientucntt 19 Bộ nhớ ROM và RAM 1. Thiết kế tăng số lượng từ nhớ Ví dụ: Cho chip nhớ SRAM 4K x 8 bit.

Thiết kế module nhớ 8K x 8 bit Giải: Dung lượng chip nhớ = 212 x 8 bit. chip nhớ có: 12 chân địa chỉ 8 chân dữ liệu Dung lượng mô-đun nhớ = 213 x 8 bit: 13 chân địa chỉ 8 chân dữ liệu CuuDuongThanCong.com https://fb.com/tailieudientucntt 20 Bộ nhớ ROM và RAM 2. Thiết kế tăng số lượng từ nhớ CuuDuongThanCong.com https://fb.com/tailieudientucntt 21 Bộ nhớ ROM và RAM  Bộ giải mã 2  4 CuuDuongThanCong.com https://fb.com/tailieudientucntt 22 Bộ nhớ ROM và RAM 3. Thiết kế kết hợp  m=8 bit -> một băng nhớ tuyến tính CuuDuongThanCong.com https://fb.com/tailieudientucntt 23 Bộ nhớ ROM và RAM 3.

Thiết kế kết hợp  m=16 bit  hai băng nhớ đan xen CuuDuongThanCong.com https://fb.com/tailieudientucntt 24 Bộ nhớ ROM và RAM 3. Thiết kế kết hợp  m=32 bit  bốn băng nhớ đan xen CuuDuongThanCong.com https://fb.com/tailieudientucntt 25 Bộ nhớ ROM và RAM 3. Thiết kế kết hợp  m=64 bit  tám băng nhớ đan xen CuuDuongThanCong.com https://fb.com/tailieudientucntt 26 Bộ nhớ cache  Nguyên tắc chung:  Cache có tốc độ nhanh hơn bộ nhớ chính  Cache được đặt giữa CPU và bộ nhớ chính.  Cache có thể được đặt trên chip của CPU - CPU yêu cầu nội dung của ngăn nhớ - CPU kiểm tra trên cache với dữ liệu này - Nếu có, CPU nhận dữ liệu từ cache (nhanh); nếu không, đọc block nhớ chứa dữ liệu từ bộ nhớ chính vào cache - Tiếp đó chuyển dữ liệu từ cache vào CPU CuuDuongThanCong.com 27 https://fb.com/tailieudientucntt Bộ nhớ cache  Truy xuất dữ liệu từ cache và từ bộ nhớ chính  Bộ nhớ chính có 100,000 words, access time là 0.

 Cache có1000 words và access time là 0.  CPU sẽ truy xuất trực tiếp word có trong cache (hit).  Word chỉ có trong memory (miss), thì phải được chuyển đến cache trước khi truy xuất.  Giả sử 95% các yêu cầu truy xuất là hits.

Average time truy xuất 1 word là: (0.com https://fb.com/tailieudientucntt Bộ nhớ cache  Cấu trúc bộ nhớ cache  Một số Block của bộ nhớ chính được nạp vào các Line của cache.  Tag (thẻ nhớ) cho biết block nào của bộ nhớ chính hiện đang được chứa ở line đó.  Khi CPU truy xuất một từ nhớ, có thể:  Từ nhớ có trong cache (cache hit)  Từ nhớ không có trong cache (cache miss)  Vì số line của cache ít hơn số block của bộ nhớ chính, cần có một thuật giải ánh xạ thông tin trong bộ nhớ chính vào cache.com https://fb.com/tailieudientucntt 29 Bộ nhớ cache  Các phương pháp ánh xạ địa chỉ a) Ánh xạ trực tiếp (Direct mapping) Mỗi block của bộ nhớ chính chỉ có thể được nạp vào 1 line duy nhất của cache. Quy ước nạp: B0 → L0 B1 → L1.

Bm-1 → Lm-1 Bm → L0 Bm+1 → L1 L0 : B0, Bm, B2m.  B chỉ có thể được nạp vào L (j mod m) CuuDuongThanCong.com 30 https://fb.com/tailieudientucntt Bộ nhớ cache  Các phương pháp ánh xạ địa chỉ a) Ánh xạ trực tiếp (Direct mapping) CuuDuongThanCong.com https://fb.com/tailieudientucntt 31 Bộ nhớ cache a) Ánh xạ trực tiếp (Direct mapping)  Địa chỉ CPU phát ra có N bit, được chia thành 3 trường:  Trường Byte (có n1 bit) để xác định byte nhớ trong Line (Block) 2n1 = kích thước 1 Line  Trường Line (có n2 bit) để xác định Line trong Cache 2n2 = số Line trong Cache  Dung lượng Cache = 2n1 * 2n2 = 2n1+n2  Trường Tag (có n3 bit): số bit còn lại n3 = N - (n1 + n2) > 0 vì 2N >> 2n1+n2 CuuDuongThanCong.com 32 https://fb.com/tailieudientucntt Bộ nhớ cache b) Ánh xạ liên kết toàn phần  Fully Associative Mapping  Mỗi block có thể được nạp vào bất kỳ line nào của cache.  Địa chỉ bộ nhớ do CPU phát ra được chia thành 2 phần: tag và byte.  Để kiểm tra xem một block có trong cache hay không, phải đồng thời kiểm tra tất cả tag của các line trong cache.

 Cần các mạch phức tạp để kiểm tra.com https://fb.com/tailieudientucntt 33 Bộ nhớ cache b) Ánh xạ liên kết toàn phần CuuDuongThanCong.com https://fb.com/tailieudientucntt 34 Bộ nhớ cache c) Ánh xạ liên kết tập hợp  Set Associative Mapping  Là phương pháp dung hòa của 2 phương pháp trên  Chia cache thành các tập: S0, S1, S2 .