Giới thiệu dự án

Sự bùng nổ của ngành công nghiệp xe điện (Electric Vehicle - EV) trên toàn cầu đặt ra yêu cầu cấp thiết về việc tối ưu hóa hệ thống sạc, đặc biệt là bộ sạc tích hợp trên xe (Onboard Charger - OBC). Theo các báo cáo công nghiệp ô tô điện, thị trường OBC đang mở rộng mạnh mẽ từ dải công suất 1.5 kW đến 22 kW nhằm đáp ứng đa dạng các phân khúc xe từ Mini EV, Hybrid (HEV/PHEV) đến xe thuần điện (BEV). Đặt trực tiếp trong không gian giới hạn của khoang động cơ, bộ OBC không chỉ đòi hỏi hiệu suất chuyển đổi năng lượng vượt trội (> 92%) mà còn phải đáp ứng nghiêm ngặt các tiêu chuẩn về mật độ công suất (Power Density), khối lượng nhẹ, khả năng tương thích điện từ (EMI/EMC) và độ tin cậy vận hành lâu dài.

+-----------------------------------------------------------------------------------+
|                            CẤU TRÚC TỔNG QUAN HỆ THỐNG OBC                        |
+-----------------------------------------------------------------------------------+
| Nguồn Lưới AC    +-------------+   Bus DC Trung Gian   +-----------------+  Pack Pin EV   |
| (180V - 240VAC) ->| AC/DC (PFC) |->  (390V - 410V)   ->| DC/DC Cộng Hưởng|-> (270V - 465V)|
|  43Hz - 67Hz     +-------------+                       |      (LLC)      |                |
+--------------------------------------------------------+-----------------+----------------+

Vấn đề kỹ thuật đặt ra

Thách thức lớn nhất trong tầng biến đổi DC/DC cách ly của bộ sạc OBC là dải điện áp đầu ra phải biến thiên rất rộng (từ 270 VDC đến 465 VDC) để tương thích với dung lượng và trạng thái sạc (SoC) của khối pin lưu trữ, trong khi điện áp DC-link từ tầng chỉnh lưu PFC dao động trong khoảng hẹp (390 VDC - 410 VDC, định mức 400 VDC). Nếu sử dụng các cấu trúc nghịch lưu truyền thống (Hard-switching PWM), tổn hao đóng cắt tỷ lệ thuận với tần số sẽ khiến kích thước tản nhiệt và linh kiện thụ động tăng vọt, đồng thời sinh nhiệt lớn làm giảm tuổi thọ hệ thống.

Mục tiêu dự án

  1. Thiết kế cấu trúc mạch lực DC/DC cộng hưởng LLC công suất định mức 3.3 kW, điện áp đầu vào 400 VDC, dải điện áp đầu ra 270 VDC - 465 VDC tại tần số cộng hưởng $f_{res} = 200\text{ kHz}$.
  2. Xây dựng phương pháp điều chế tần số xung (Pulse Frequency Modulation - PFM), bảo toàn chế độ chuyển mạch mềm ZVS (Zero Voltage Switching) trên van sơ cấp và ZCS (Zero Current Switching) trên diode thứ cấp.
  3. So sánh định lượng giữa hai cấu trúc LLC Full-bridge và LLC Half-bridge về ứng suất dòng điện, tổn thất dẫn truyền và tổn thất đóng cắt.
  4. Mô phỏng kiểm chứng vòng hở trên MATLAB/Simulink và phân tích chi tiết tổn thất công suất trên các linh kiện bán dẫn SiC MOSFET và Diode Schottky.

Phạm vi và giới hạn

Nghiên cứu tập trung giải quyết bài toán tính toán tham số mạch lực, mô phỏng chế độ xác lập vòng hở tại tần số cộng hưởng và các điểm làm việc lân cận, cũng như đánh giá tổn hao linh kiện bán dẫn thế hệ mới. Đề tài chưa triển khai thuật toán điều khiển vòng kín thời gian thực trên vi điều khiển số (DSP) và mạch in phần cứng thực nghiệm.

Phân tích và thiết kế giải pháp

Phân tích hiện trạng

Trong thiết kế nguồn xung công suất cao, việc lựa chọn cấu trúc liên tầng quyết định trực tiếp tới hiệu suất và kích thước tổng thể.

Tiêu chí Hard-Switching Full-Bridge Phase-Shift Full-Bridge (PSFB) LLC Resonant Converter
Cơ chế chuyển mạch Hard Switching (Tổn hao cao) ZVS tại tải nặng, mất ZVS tải nhẹ ZVS trên toàn dải tải, ZCS thứ cấp
Dải điều chỉnh áp Rộng (Điều chế PWM) Rộng (Dịch pha PWM) Rộng (Điều tần PFM quanh $f_{res}$)
Tổn hao phục hồi ngược Rất lớn trên Diode chỉnh lưu Đáng kể trên diode thứ cấp Triệt tiêu hoàn toàn nhờ ZCS
Mật độ công suất Thấp (< 1 kW/L) Trung bình (1.5 - 2.5 kW/L) Rất cao (> 3.5 kW/L ở 200 kHz)
Độ phức tạp thiết kế Thấp Trung bình Cao (Tính toán 3 phần tử phản kháng)

Yêu cầu kỹ thuật theo thang đo MoSCoW:

  • Must have: Đạt ZVS trên van sơ cấp tại mọi điểm tải định mức; chịu được điện áp đánh thủng $V_{DS} \ge 650\text{ V}$; dải tần số đóng cắt vận hành an toàn trong Vùng 1 và Vùng 2 ($f_s \ge f_1$).
  • Should have: Tần số cộng hưởng danh định $f_{res} = 200\text{ kHz}$ để tối ưu thể tích biến áp; hiệu suất tầng DC/DC đạt trên 97%.
  • Could have: Sử dụng toàn bộ van bán dẫn Wide Bandgap (SiC MOSFET) để giảm $R_{DS(on)}$ và điện dung ký sinh $C_{oss}$.

Thiết kế hệ thống

Mạch lực bộ biến đổi LLC bao gồm ba phần tử phản kháng chính: tụ điện cộng hưởng ($C_s$), cuộn cảm cộng hưởng nối tiếp ($L_s$), và cuộn cảm từ hóa của máy biến áp ($L_m$).

        +---------+-----------+----------------------+
        |         |           |                      |
      +---+     +---+         |                     === Cs
      |Q1 |     |Q3 |         |                      |
      +---+     +---+         +----/\/\/\----+       +----)|----+
        |         |                 Ls       |            |     |
 Vin    +----+----+                          +---UUUUU----+     | Np:Ns  +---+ D1  +---+ D3
(400V)       |                                     Lm     |     | =====  |   |     |   |
        +----+----+                                       |     +---)|---+   +-+   +   +-+
        |         |                                       |         |        | |       | |  Vout
      +---+     +---+                                     |         |      +---+---+   +---+---+ (270V-
      |Q2 |     |Q4 |                                     |         |      |       |   |       |  465V)
      +---+     +---+                                     |         |     === Co  === Co   |
        |         |                                       |         |      |       |   |       |
        +---------+---------------------------------------+         +------+-------+---+-------+

Hàm truyền đạt điện áp tĩnh (DC Voltage Gain) được xây dựng dựa trên phương pháp xấp xỉ sóng hài bậc nhất (First Harmonic Approximation - FHA):

$$G(\omega_n, m, Q) = \frac{\omega_n^2 \cdot m}{\sqrt{\left[(m+1)\omega_n^2 - 1\right]^2 + \omega_n^2 (\omega_n^2 - 1)^2 m^2 Q^2}}$$

Trong đó:

  • Tần số chuẩn hóa: $\omega_n = \frac{f_s}{f_{res}}$
  • Tỉ số điện cảm: $m = \frac{L_m}{L_s}$
  • Hệ số phẩm chất chất lượng: $Q = \frac{\sqrt{L_s / C_s}}{R_e}$
  • Điện trở tải xoay chiều tương đương phía sơ cấp: $R_e = \frac{8 n^2}{\pi^2} \frac{V_o}{I_o}$
  • Tỉ số biến áp: $n = \frac{N_p}{N_s}$

Bảng tham số thiết kế chuẩn hóa cho công suất 3.3 kW

Tham số thiết kế Cấu trúc LLC Full-Bridge Cấu trúc LLC Half-Bridge
Tỉ số biến áp ($n$) $n = \frac{V_{in_rated}}{V_{o_rated}} = 1$ $n = \frac{V_{in_rated}}{2 \cdot V_{o_rated}} = 0.5$
Hệ số $m$ và $Q$ lựa chọn $m = 4, ; Q = 0.5$ $m = 4, ; Q = 0.5$
Điện trở tải tương đương ($R_e$) $39.3\ \Omega$ $9.8\ \Omega$
Tụ điện cộng hưởng ($C_s$) $40.5\text{ nF}$ $162.1\text{ nF}$
Điện cảm cộng hưởng ($L_s$) $15.6\ \mu\text{H}$ $3.9\ \mu\text{H}$
Điện cảm từ hóa ($L_m$) $62.4\ \mu\text{H}$ $15.6\ \mu\text{H}$
Dòng điện hiệu dụng sơ cấp ($I_{r_RMS}$) $9.12\text{ A}$ $18.26\text{ A}$

Phương pháp nghiên cứu

Quy trình thiết kế tuân thủ tiêu chuẩn khuyến nghị từ Texas Instruments (Application Note Sandeep Mortazavizadeh et al.) và Infineon Power Loss Modeling:

  1. Xác định biên độ Gain cực tiểu $G_{min} = 0.675$ và cực đại $G_{max} = 1.162$.
  2. Khảo sát không gian trạng thái đặc tính Gain theo $(m, Q)$ trên MATLAB để chọn điểm làm việc tối ưu sao cho đường cong có độ dốc đơn điệu, hạn chế rơi vào vùng dung kháng (Vùng 3).
  3. Tính chọn linh kiện thụ động (Lõi từ bột CH400060, tụ Film chuyên dụng KEMET xung đỉnh cao).
  4. Phân tích tổn hao nhiệt và chuyển mạch chi tiết dựa trên dữ liệu trích xuất từ Datasheet SiC MOSFET CREE C3M0065090D và Diode Infineon IDV15E65D2.

Thực thi và Kết quả

Quá trình phát triển và thuật toán điều khiển

Hệ thống sử dụng kỹ thuật điều chế tần số xung PFM với thời gian chu kỳ đóng cắt biến thiên nhưng giữ tỷ lệ xung kích đối xứng (Duty Cycle $D = 0.5$). Ý tưởng tạo xung răng cưa số hóa được hiện thực qua việc tích lũy giá trị Gain $G$ trên từng chu kỳ trích mẫu:

// C-Script / MATLAB Function: Thuật toán điều tần PFM số hóa cho LLC
// Ngõ vào: G_req (Gain yêu cầu), Ts (Chu kỳ lấy mẫu), V_peak (Đỉnh răng cưa)
// Ngõ ra: PWM_Q1_Q4, PWM_Q2_Q3 (Tín hiệu kích van kèm Deadtime)

static double accumulator = 0.0;
static int state = 0;
const double DEADTIME_SEC = 200e-9; // Deadtime 200ns đảm bảo ZVS

void generate_pfm_pulse(double G_req, double Ts, double V_peak, int *gate1, int *gate2) {
    // Tăng biên độ răng cưa tỷ lệ thuận với điện áp điều khiển Gain
    accumulator += G_req * Ts * 1e6; 
    
    if (accumulator >= V_peak) {
        accumulator = 0.0; // Reset Counter tại đỉnh xung
        state = !state;     // Đảo pha chuyển mạch
    }
    
    // Tạo khoảng Deadtime Td >= 16 * C_eq * f_sw * L_m
    if (accumulator < (DEADTIME_SEC / Ts)) {
        *gate1 = 0;
        *gate2 = 0;
    } else {
        if (state == 0) {
            *gate1 = 1; *gate2 = 0; // Kích nhánh Q1, Q4
        } else {
            *gate1 = 0; *gate2 = 1; // Kích nhánh Q2, Q3
        }
    }
}

Điều kiện ngặt nghèo để mạch đạt được chuyển mạch mềm ZVS là năng lượng tích lũy trong cuộn cảm từ hóa và cuộn cảm cộng hưởng phải đủ lớn để giải phóng và nạp đầy tụ điện ký sinh $C_{oss}$ của van trong khoảng thời gian Deadtime ($T_d$):

$$\frac{1}{2}(L_m + L_s)I_{m_peak}^2 \ge \frac{1}{2} (2 C_{oss}) V_{in}^2 \implies T_d \ge 16 \cdot C_{eq} \cdot f_{sw} \cdot L_m$$

Với $T_d$ được thiết kế chuẩn xác ở mức $200\text{ ns}$, điện áp $V_{DS}$ trên van MOSFET giảm hoàn toàn về $0\text{ V}$ trước khi có xung kích tại cực $G$.

+-----------------------------------------------------------------------------------+
|               DẠNG SÓNG CHUYỂN MẠCH MỀM ZVS VÀ ZCS TRONG MÔ PHỎNG                 |
+-----------------------------------------------------------------------------------+
|  V_DS (V)                                                                         |
|  400 |----+                                         +----+                        |
|      |    |                                         |    |                        |
|    0 +----+-----------------------------------------+----+----------------------> t
|  I_DS (A)                                                                         |
|      |         /\                                        /\                       |
|    0 +---\----/--\-------------------------------\------/--\--------------------> t
|          \___/ (I_peak < 0 khi van mở -> Đạt ZVS) \____/                          |
|  I_Diode (A)                                                                      |
|      |       /\                                        /\                         |
|    0 +------/--\____ (Dòng về 0 trước khi áp tăng -> Đạt ZCS)-------------------> t
+-----------------------------------------------------------------------------------+

Kết quả mô phỏng và kiểm chứng thông số

Mô phỏng vòng hở được thực hiện trên phần mềm MATLAB/Simulink R2022b với mô hình linh kiện chi tiết (Parasitics & Thermal Characteristics).

Kết quả vận hành định mức tại tần số cộng hưởng ($f_{sw} = f_{res} = 200\text{ kHz}$)

  • Điện áp đầu ra ($V_o$): $400.0\text{ V}$ (Đáp ứng chính xác yêu cầu đặt ra).
  • Công suất đầu ra ($P_o$): $3300\text{ W}$ ($3.3\text{ kW}$).
  • Dòng điện tải danh định ($I_o$): $8.25\text{ A}$.
  • Dòng điện cộng hưởng $i_r(t)$ có dạng hình sin chuẩn, lệch pha so với điện áp sơ cấp giúp duy trì tính cảm kháng. Dòng điện từ hóa $i_{Lm}(t)$ có dạng răng cưa tuyến tính, đỉnh đạt $0.43\text{ A}$ (Full-bridge).
  • Các diode chỉnh lưu thứ cấp chuyển mạch khi dòng điện bằng $0$ (ZCS), loại bỏ hiện tượng quá áp và tổn thất phục hồi ngược ($Q_{rr}$).

Đánh giá sai lệch giữa tính toán lý thuyết và mô phỏng mạch lực

Tại các dải tần số làm việc khác nhau, sai số xuất hiện do mô hình giải tích FHA chỉ xét sóng hài cơ bản bậc nhất:

Tần số đóng cắt ($f_{sw}$) Điện áp tính toán FHA ($V_{calc}$) Điện áp mô phỏng thực tế ($V_{sim}$) Sai số tương đối ($%$)
$142\text{ kHz}$ (Dưới $f_{res}$) $480.0\text{ V}$ $537.0\text{ V}$ $+11.8%$
$170\text{ kHz}$ $430.0\text{ V}$ $448.0\text{ V}$ $+4.1%$
$200\text{ kHz}$ (Tại $f_{res}$) $400.0\text{ V}$ $400.0\text{ V}$ $0.0%$
$250\text{ kHz}$ (Trên $f_{res}$) $310.0\text{ V}$ $298.0\text{ V}$ $-3.8%$

Nhận xét: Sai số lớn nhất ($11.8%$) xuất hiện ở cận tần số thấp do thành phần sóng hài bậc cao trong dòng điện từ hóa tăng khi $f_s \ll f_{res}$. Tuy nhiên, xu hướng biến thiên hoàn toàn trùng khớp, chứng minh tính đúng đắn của giải thuật tính toán.

Đổi mới và Đóng góp kỹ thuật

Đổi mới công nghệ

  1. Ứng dụng công nghệ SiC MOSFET tiên tiến: Lựa chọn linh kiện bán dẫn Silicon Carbide C3M0065090D (CREE/Wolfspeed) với điện trở dẫn cực thấp $R_{DS(on)} = 65\text{ m}\Omega$, khả năng chịu nhiệt cao và điện dung ký sinh cực nhỏ, cho phép nâng tần số đóng cắt lên $200\text{ kHz}$ mà vẫn đảm bảo an toàn nhiệt.
  2. Triệt tiêu tổn hao đóng cắt mở van ($E_{on} \approx 0$): Tận dụng tối đa quá trình cộng hưởng nạp xả $C_{oss}$ trong khoảng Deadtime $200\text{ ns}$ để đạt ZVS hoàn toàn trên 4 van sơ cấp, giảm tới $90%$ tổn thất đóng cắt so với cấu trúc PWM cứng.

Phân tích định lượng tổn hao năng lượng

Mô hình toán học tính toán tổn thất công suất linh kiện tại $f_{sw} = 200\text{ kHz}, P_o = 3.3\text{ kW}$:

+-----------------------------------------------------------------------------------+
|            CƠ CẤU PHÂN BỔ TỔN HAO NĂNG LƯỢNG TRÊN BỘ BIẾN ĐỔI (3.3kW)             |
+-----------------------------------------------------------------------------------+
|  Cấu trúc Full-Bridge (Tổng: 74.58W | Hiệu suất ~97.7%)                           |
|  [||||||||||||||||||||||||||||||] Tổn hao Sơ cấp MOSFET SiC: 45.38W (60.8%)       |
|  [||||||||||||||||||] Tổn hao Thứ cấp Diode Chỉnh lưu: 29.20W (39.2%)             |
|                                                                                   |
|  Cấu trúc Half-Bridge (Tổng: 90.87W | Hiệu suất ~97.2%)                           |
|  [||||||||||||||||||||||||||||||||||||||||||] Tổn hao Sơ cấp: 61.67W (67.8%)      |
|  [||||||||||||||||||] Tổn hao Thứ cấp Diode: 29.20W (32.2%)                       |
+-----------------------------------------------------------------------------------+

Chi tiết tổn hao trên tầng sơ cấp (Primary Stage Losses)

$$P_{cond_MOSFET} = I_{FET_RMS}^2 \cdot R_{DS(on)}(T_j) = (9.12\text{ A})^2 \cdot 0.065\ \Omega = 5.40\text{ W / van}$$

$$P_{sw_MOSFET} \approx E_{off} \cdot f_{sw} = \frac{1}{2} V_{DD} \cdot I_{D_off} \cdot (t_{ru} + t_{fi}) \cdot f_{sw} = 2.87\text{ W / van}$$

$$P_{diode_body} \approx 1.25\text{ W / van}; \quad P_{gate_drive} \approx 0.15\text{ W / van}$$

$$\implies \Sigma P_{Full-Bridge} = 4 \times (5.40 + 2.87 + 1.25 + 0.15) = 45.38\text{ W}$$

So sánh hiệu quả giữa cấu trúc Full-Bridge và Half-Bridge

  • Dòng điện hiệu dụng qua van của Half-bridge ($18.26\text{ A}$) cao gấp đôi so với Full-bridge ($9.12\text{ A}$). Do tổn hao dẫn truyền tỷ lệ với bình phương dòng điện ($I_{RMS}^2$), tổn thất đồng trên cuộn dây và tổn thất dẫn trên van của Half-Bridge tăng vọt gấp $4$ lần trên mỗi nhánh.
  • Mặc dù Half-bridge giảm được 2 van bán dẫn, nhưng tổng tổn hao sơ cấp lại cao hơn $35.9%$ ($61.67\text{ W}$ so với $45.38\text{ W}$). Do đó, cấu trúc LLC Full-Bridge là lựa chọn tối ưu vượt trội cho các ứng dụng sạc xe điện công suất $\ge 3.3\text{ kW}$.

Ứng dụng thực tế và Triển khai

Kịch bản ứng dụng thực tế

Hệ thống biến đổi LLC 3.3 kW được tối ưu hóa cho các dòng xe điện đô thị cỡ nhỏ (A-segment / Mini EV như Wuling HongGuang Mini EV, VinFast VF3) và các dòng xe Hybrid cắm sạc (PHEV) với dung lượng pin từ $10\text{ kWh}$ đến $30\text{ kWh}$. Thời gian sạc đầy từ nguồn điện xoay chiều dân dụng 1 pha $220\text{ VAC}$ đạt từ 3 đến 6 giờ.

+-----------------------------------------------------------------------------------+
|                     SƠ ĐỒ TÍCH HỢP HỆ THỐNG TRÊN XE ĐIỆN                          |
+-----------------------------------------------------------------------------------+
|  [Lưới 220VAC] ---> [Bộ Lọc EMI & PFC] ---> [Bus 400V] ---> [LLC Converter 3.3kW]  |
|                                                                     |             |
|                                                                     v             |
|  [BMS Quản Lý Pin] <======== (Giao tiếp CAN Bus) ========> [Khối Pin 270-465V]    |
+-----------------------------------------------------------------------------------+

Yêu cầu phần cứng và triển khai thực nghiệm

  • Linh kiện từ tính: Máy biến áp công suất sử dụng lõi Ferrite dạng dẹt (Planar Core EEL/PQ) kết hợp quấn dây bện nhiều sợi (Litz wire AWG38) nhằm triệt tiêu hiệu ứng bề mặt (Skin effect) và hiệu ứng lân cận (Proximity effect) ở $200\text{ kHz}$.
  • Driver kích van: Sử dụng IC cách ly quang tốc độ cao (như Silicon Labs Si823x hoặc TI UCC21520) với dòng đỉnh $\ge 4\text{ A}$ để đảm bảo sườn dốc đóng cắt dV/dt đạt trên $50\text{ V/ns}$.
  • Hệ thống tản nhiệt: Đế nhôm làm mát bằng chất lỏng (Liquid cooling plate) hoặc tản nhiệt cưỡng bức quạt gió đạt trở nhiệt $R_{th(j-a)} \le 0.8\text{ }^\circ\text{C/W}$.

Hạn chế và Hướng phát triển

Hạn chế kỹ thuật hiện tại

  • Mô phỏng vòng hở: Chưa có mạch vòng điều khiển phản hồi kép (Dual Loop Control: Vòng ngoài điều áp $V_o$, vòng trong giới hạn dòng $I_o$) để tự động ổn định điện áp khi phụ tải thay đổi đột ngột.
  • Phương pháp xấp xỉ FHA: Khi dải điện áp đầu ra mở rộng về mức cận dưới ($270\text{ V}$ tương ứng tần số cao) hoặc cận trên ($465\text{ V}$ tần số thấp), sai số tính toán của FHA tăng lên tới $11.8%$, đòi hỏi hiệu chỉnh thực nghiệm.
  • Tổn hao thứ cấp: Việc sử dụng Diode Schottky tuy đạt ZCS nhưng vẫn chịu tổn hao dẫn truyền $V_F \cdot I_D$ tương đối lớn ($29.2\text{ W}$).

Hướng phát triển tương lai

  1. Chỉnh lưu tích cực đồng bộ (Synchronous Rectification - SR): Thay thế toàn bộ diode thứ cấp bằng MOSFET SiC điều khiển chủ động, giúp giảm sụt áp $V_F$ từ $2.2\text{ V}$ xuống mức mili-volt, nâng hiệu suất toàn bộ đạt trên $98.5%$.
  2. Hiện thực hóa vi điều khiển số (DSP Control): Ứng dụng dòng chip chuyên dụng Texas Instruments C2000 (TMS320F280049C) để lập trình thuật toán điều tần số quét thông minh, tích hợp chống trôi điểm cộng hưởng.
  3. Chế tạo bo mạch thực nghiệm (Hardware Prototype): Thiết kế layout PCB 4 lớp tối ưu diện tích vòng lặp dòng điện (Power Loop Inductance $< 5\text{ nH}$) và đo đạc thực tế tại phòng thí nghiệm Năng lượng Điện tử (PELAB - Đại học Bách Khoa Hà Nội).

Đối tượng hưởng lợi

  • Sinh viên và Học viên ngành Kỹ thuật Điện/Tự động hóa: Tài liệu tham khảo toàn diện về phương pháp thiết kế giải tích ba phần tử $L_s, C_s, L_m$, thuật toán PFM và cách tính toán tổn hao nhiệt bán dẫn theo datasheet.
  • Kỹ sư R&D Điện tử công suất: Cung cấp thông số linh kiện, cơ sở lựa chọn cấu trúc Full-Bridge thay vì Half-Bridge cho các dự án nguồn xung cách ly công suất cao.
  • Các doanh nghiệp sản xuất trạm sạc & ô tô điện: Nền tảng thiết kế mô-đun DC/DC mật độ công suất cao với chi phí linh kiện tối ưu và độ tin cậy vận hành đã được kiểm chứng bằng mô hình toán.

Câu hỏi thường gặp

1. Tại sao cấu trúc LLC lại đạt hiệu suất cao hơn các bộ biến đổi xung PWM truyền thống?

Bộ LLC tận dụng hiện tượng cộng hưởng của $L_s, C_s, L_m$ để tạo ra dạng dòng điện hình sin. Nhờ đó, điện áp trên van sơ cấp rơi về $0\text{ V}$ trước khi mở (ZVS) và dòng điện qua diode thứ cấp giảm về $0\text{ A}$ trước khi khóa (ZCS), triệt tiêu phần lớn tổn hao đóng cắt và tổn hao phục hồi ngược, cho phép đẩy tần số lên rất cao ($200\text{ kHz}$).

2. Sự khác biệt cốt lõi giữa LLC Full-bridge và LLC Half-bridge trong thiết kế OBC là gì?

Ở cùng công suất $3.3\text{ kW}$, LLC Half-bridge chỉ dùng 2 van nhưng dòng điện hiệu dụng qua van sơ cấp lớn gấp đôi so với Full-bridge. Điều này làm cho tổn hao dẫn truyền ($I^2 R$) trên van và cuộn cảm của Half-bridge cao gấp 4 lần mỗi nhánh, dẫn đến tổng tổn hao sơ cấp cao hơn $35.9%$. Do đó, Full-bridge là lựa chọn vượt trội cho mức công suất từ $3.3\text{ kW}$ trở lên.

3. Vùng làm việc nào của bộ biến đổi LLC là tối ưu nhất?

Vùng 2 (nằm giữa tần số cộng hưởng $f_1$ và $f_2$, tức $f_1 < f_s < f_2$) là vùng làm việc tối ưu nhất vì đạt được đồng thời cả hai trạng thái: ZVS trên van sơ cấp và ZCS trên diode thứ cấp, giúp tối đa hóa hiệu suất chuyển đổi của toàn hệ thống. Cần tuyệt đối tránh Vùng 3 ($f_s < f_1$) do mạch mang tính dung kháng sinh ra dòng ngược lớn phá hỏng van bán dẫn.

4. Cách tính chọn thời gian Deadtime ($T_d$) để đảm bảo an toàn cho SiC MOSFET?

Thời gian Deadtime phải thỏa mãn điều kiện phóng nạp hết điện dung $C_{oss}$ trên van: $T_d \ge 16 \cdot C_{eq} \cdot f_{sw} \cdot L_m$. Với thiết kế trên, $T_d = 200\text{ ns}$ là giá trị tối ưu, vừa đủ nạp xả tụ ký sinh vừa không làm méo dạng sóng điện áp.

5. Cần lưu ý gì khi chọn tụ điện cộng hưởng ($C_s$) cho mạch LLC tần số cao?

Tụ $C_s$ phải chịu dòng điện xoay chiều tần số cao và điện áp đỉnh lớn. Do đó, phải sử dụng dòng tụ màng chuyên dụng (Polypropylene Film Capacitor) và ghép song song nhiều tụ nhỏ (ví dụ 4 tụ $0.01\ \mu\text{F} / 700\text{ VAC}$ của hãng KEMET) để san sẻ dòng RMS và giảm nội trở ký sinh (ESR).

Kết luận

Đồ án đã nghiên cứu và thiết kế hoàn chỉnh bộ biến đổi DC/DC cộng hưởng LLC công suất định mức 3.3 kW ứng dụng cho hệ thống sạc tích hợp trên xe điện (Onboard Charger). Bằng việc kết hợp phương pháp giải tích FHA với mô hình linh kiện bán dẫn thế hệ mới SiC MOSFET C3M0065090D, hệ thống đạt tần số cộng hưởng danh định $200\text{ kHz}$, đảm bảo dải điện áp đầu ra rộng $270\text{ V} - 465\text{ V}$ với hiệu suất lý thuyết đạt xấp xỉ $97.7%$. Kết quả mô phỏng trên MATLAB/Simulink đã kiểm chứng xuất sắc khả năng chuyển mạch mềm ZVS/ZCS, đồng thời khẳng định tính ưu việt của cấu trúc LLC Full-bridge so với Half-bridge trong các ứng dụng nguồn công suất cao. Đây là tiền đề kỹ thuật vững chắc để tiếp tục triển khai chế tạo phần cứng thực nghiệm và hoàn thiện thuật toán điều khiển vòng kín số trong các giai đoạn nghiên cứu tiếp theo.