Tài liệu về Cadence Virtuoso
Đồ án nghiên cứu thiết kế và đánh giá flip-flop D kích hoạt xung trên công nghệ 45nm, giúp tối ưu hóa hiệu suất và giảm thiểu tiêu thụ năng lượng vi mạch.
Danh mục:
107
0
0
Đồ án thiết kế và đánh giá bộ nhớ SRAM 8T cổng kép 1024 bit công nghệ 90nm tại HCMUTE, phân tích tối ưu độ trễ, công suất tiêu thụ và khả năng đọc ghi.
Danh mục:
82
0
0
Nghiên cứu thiết kế mạch tạo điện áp tham chiếu sử dụng kỹ thuật bù nhiệt độ không tuyến tính, tối ưu hệ số nhiệt và sai số trên công nghệ CMOS 90nm hiện đại.
Danh mục:
99
0
0
Nghiên cứu thiết kế và triển khai thuật toán nhân ma trận trên kiến trúc mảng systolic, tối ưu hóa hiệu năng tính toán song song phần cứng.
Danh mục:
122
1
0