Bối cảnh và vấn đề nghiên cứu

Trong quá trình công nghiệp hóa và hiện đại hóa, tự động hóa sản xuất trở thành một đòi hỏi tất yếu nhằm nâng cao năng suất và chất lượng sản phẩm. Sự phát triển của các bộ vi xử lý và hệ thống máy tính cá nhân đã mở rộng phạm vi ứng dụng của kỹ thuật số vào các lĩnh vực đo lường, giám sát và điều khiển tự động. Trong mọi hệ thống vi xử lý, bộ nhớ chỉ đọc ROM (Read-Only Memory), đặc biệt là EPROM (Erasable Programmable Read-Only Memory), đóng vai trò then chốt trong việc lưu trữ cố định chương trình điều khiển và các bảng dữ liệu khởi động.

Vấn đề kỹ thuật đặt ra là làm thế nào để nạp (ghi) và kiểm tra (đọc) dữ liệu vào các vi mạch EPROM một cách nhanh chóng, chính xác và thuận tiện. Tại thời điểm thực hiện đề tài (năm 2003), các phương pháp nạp EPROM phổ biến như nạp thủ công bằng tay hoặc giao tiếp nối tiếp bất đồng bộ (chuẩn RS-232 qua cổng COM) đều bộc lộ hạn chế lớn về tốc độ truyền tải và sự phức tạp trong thao tác. Để khắc phục nhược điểm này, đề tài "Thiết Kế Và Thi Công Mạch Nạp EPROM Giao Tiếp Với Cổng LPT" được thực hiện bởi nhóm sinh viên Lê Xuân Phát và Nguyễn Hà Thoại Phi dưới sự hướng dẫn của thầy Nguyễn Đình Phú tại Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh (Khoa Điện - Điện tử, Bộ môn Điện tử).

Nhiệm vụ và mục tiêu cụ thể của đề tài bao gồm:

  1. Xây dựng phần mềm trên máy tính cá nhân sử dụng ngôn ngữ Delphi để tạo giao diện điều khiển quá trình truyền/nhận dữ liệu, hỗ trợ nạp và đọc cho nhiều loại chip EPROM khác nhau.
  2. Thiết kế và thi công board mạch phần cứng chính sử dụng vi điều khiển trung tâm AT89C51, kết nối với máy tính qua cổng máy in LPT (chuẩn song song) để nhận lệnh, quản lý địa chỉ, dữ liệu và điều khiển khối chuyển mạch điện áp nạp.
  3. Thiết kế và thi công board mạch phụ nhằm kiểm tra, minh họa trực quan kết quả hoạt động sau khi nạp chip EPROM.

Phạm vi nghiên cứu tập trung vào các vi mạch nhớ EPROM chuẩn công nghiệp họ 27xx (bao gồm 2716, 2732, 2764, 27128, 27256, 27512) và khảo sát mở rộng cấu trúc các dòng EEPROM (2816, 2864), thực hiện trong khoảng thời gian 8 tuần của học kỳ tốt nghiệp tháng 02/2003.

Cơ sở lý thuyết và phương pháp

Đề tài kết hợp nghiên cứu lý thuyết phần cứng máy tính, cấu trúc vi điều khiển, công nghệ bộ nhớ bán dẫn và phương pháp thực nghiệm chế tạo mạch điện tử:

1. Khung lý thuyết và kiến trúc kỹ thuật

  • Giao tiếp cổng song song (Parallel Port - LPT): Khảo sát cấu trúc cổng máy in DB-25, hoạt động theo chuẩn SPP (Standard Parallel Port) ở mức điện áp TTL (0–5V). Hệ thống sử dụng ba thanh ghi phần cứng chuẩn:
    • Thanh ghi dữ liệu (Data Register, địa chỉ cơ bản 378H).
    • Thanh ghi trạng thái (Status Register, địa chỉ 379H).
    • Thanh ghi điều khiển (Control Register, địa chỉ 37AH).
  • Vi điều khiển AT89C51 (Họ MCS-51 của Intel): Hoạt động ở tần số thạch anh 12MHz, tích hợp 4KB Flash ROM nội, 128 Byte RAM nội, 4 cổng xuất nhập 8-bit (P0, P1, P2, P3), cấu trúc bộ nhớ Harvard phân định tách biệt vùng nhớ chương trình và vùng nhớ dữ liệu ngoài (hỗ trợ tối đa 64KB mỗi vùng).
  • Nguyên lý ghi/xóa bộ nhớ bán dẫn: Phân tích cấu trúc cổng nổi (Floating Gate MOSFET) của EPROM họ 27xx. Việc ghi dữ liệu vào EPROM đòi hỏi cấp xung lập trình có độ rộng 50ms cùng với điện áp lập trình $V_{PP}$ cao (từ 12.5V, 21V đến 25V tùy loại chip), trong khi thao tác xóa đòi hỏi chiếu xạ tia cực tím (UV). Ngược lại, bộ nhớ EEPROM (như 2816, 2864) hỗ trợ ghi/xóa từng byte bằng điện áp 21V với độ rộng xung 10ms ngay trong mạch.

2. Phương pháp nghiên cứu và thực nghiệm

  • Phương pháp phân tích - thiết kế hệ thống: Phân chia hệ thống thành các khối chức năng độc lập (Khối máy tính, Khối giao tiếp LPT, Khối xử lý trung tâm AT89C51, Khối chuyển mạch nguồn/tín hiệu, Khối socket EPROM mục tiêu).
  • Phương pháp chế tạo phần cứng thực nghiệm: Thiết kế sơ đồ nguyên lý, tính toán thông số linh kiện ổn áp (7805, LM317), thiết kế mạch in hai lớp và gia công mạch thực tế.
  • Phương pháp lập trình điều khiển ghép nối: Sử dụng Delphi 6.0 trên hệ điều hành Windows kết hợp thư viện truy xuất cổng phần cứng trực tiếp LptUnit (VicLPT1) và lập trình vi mã hợp ngữ (Assembly 8051) cho AT89C51 để tạo các chu trình quét địa chỉ, phát xung ghi dữ liệu và kiểm tra lỗi (Verify).

Thiết kế và triển khai hệ thống

1. Kiến trúc phần cứng và thiết kế nguồn

Mạch nạp EPROM yêu cầu hai hệ thống nguồn độc lập với độ ổn định cao nhằm bảo vệ vi mạch và đáp ứng chính xác yêu cầu điện áp lập trình:

  • Nguồn nuôi logic $V_{CC} = +5\text{V}$: Sử dụng IC ổn áp tuyến tính LM7805 kết hợp biến áp hạ áp 12V–1A, cầu diode chỉnh lưu và hệ thống tụ lọc ($C_1 = 0.33\mu\text{F}$, $C_2 = 0.1\mu\text{F}$, tụ hóa nguồn $470\mu\text{F} - 4700\mu\text{F}$). Mạch đảm bảo cung cấp dòng cực đại 1A với điện áp ổn định $+5\text{V} \pm 5%$.
  • Nguồn điện áp lập trình đa cấp $V_{PP}$: Sử dụng IC ổn áp LM317 có dải điều chỉnh từ 1.2V đến 37V. Điện áp ngõ ra được tính theo công thức: $$V_{\text{out}} = 1.25 \times \left(1 + \frac{R_x}{R_1}\right)$$ Với $R_1 = 820\Omega$, hệ thống sử dụng các nhánh điện trở và biến trở kết hợp relay/transistor chuyển mạch để thiết lập chính xác các mức điện áp:
    • Mức $V_{PP} = 25\text{V}$ (phục vụ 2716): $R_x = 15.6\text{k}\Omega$ (sử dụng biến trở $20\text{k}\Omega$).
    • Mức $V_{PP} = 21\text{V}$ (phục vụ 2732, 2764 thế hệ cũ): $R_x = 12.92\text{k}\Omega$ (sử dụng biến trở $100\text{k}\Omega$ mắc song song).
    • Mức $V_{PP} = 12.5\text{V} / 12\text{V}$ (phục vụ 2764, 27128, 27256, 27512).
    • Mức $V_{PP} = 5\text{V}$ khi ở chế độ đọc (Read) hoặc xác thực (Verify).
+-------------------------------------------------------------+
|                      MÁY VI TÍNH                            |
|             (Giao diện phần mềm Delphi 6.0)                 |
+------------------------------+------------------------------+
                               | Chuẩn song song (Cáp DB-25)
                               v
+-------------------------------------------------------------+
|                     CỔNG MÁY IN LPT1                        |
|       (Data: 378H | Status: 379H | Control: 37AH)           |
+------------------------------+------------------------------+
                               |
                               v
+-------------------------------------------------------------+
|                   BOARD MẠCH CHÍNH                          |
|  +-------------------------------------------------------+  |
|  |             Vi điều khiển AT89C51 (12MHz)             |  |
|  +---------------------------+---------------------------+  |
|                              |                              |
|                              v                              |
|  +-------------------------------------------------------+  |
|  |     Khối chuyển mạch & Điều khiển logic (CE, OE, PGM)  |  |
|  +---------------------------+---------------------------+  |
|                              |                              |
|                              v                              |
|  +-------------------------------------------------------+  |
|  |         Socket cắm vi mạch EPROM họ 27xx              |  |
|  |         (2716, 2732, 2764, 27128, 27256, 27512)       |  |
|  +-------------------------------------------------------+  |
+------------------------------+------------------------------+
                               ^
                               |
+------------------------------+------------------------------+
|                       KHỐI NGUỒN                            |
|   - Nguồn logic: LM7805 (+5V DC / 1A)                       |
|   - Nguồn lập trình: LM317 (+5V, +12.5V, +21V, +25V DC)     |
+-------------------------------------------------------------+

2. Bảng thông số kỹ thuật các loại EPROM hỗ trợ

Loại EPROM Dung lượng Số chân cắm Số đường địa chỉ Mức điện áp lập trình ($V_{PP}$) Thời gian xung nạp ($\overline{\text{PGM}}$)
2716 2 KByte 24 chân 11 đường ($A_0 - A_{10}$) 25V 50 ms
2732 4 KByte 24 chân 12 đường ($A_0 - A_{11}$) 21V / 25V 50 ms
2764 8 KByte 28 chân 13 đường ($A_0 - A_{12}$) 12.5V / 21V 50 ms
27128 16 KByte 28 chân 14 đường ($A_0 - A_{13}$) 12.5V / 21V 50 ms
27256 32 KByte 28 chân 15 đường ($A_0 - A_{14}$) 12.5V 50 ms
27512 64 KByte 28 chân 16 đường ($A_0 - A_{15}$) 12.5V 50 ms

3. Thiết kế phần mềm máy tính (Delphi) và firmware (AT89C51)

  • Cơ chế đọc tập tin định dạng Intel Hex: Phần mềm máy tính đọc tệp .hex, phân tích từng dòng bản ghi theo cấu trúc :LLAAAATT[DD...]CC (trong đó LL là số byte, AAAA là địa chỉ nạp, TT là kiểu bản ghi, DD là dữ liệu, CC là checksum).
  • Giao thức bắt tay qua cổng LPT:
    1. Máy tính kiểm tra cờ bận thông qua hàm KtBusy (đọc bit 7 của thanh ghi trạng thái 379H).
    2. Máy tính xuất dữ liệu địa chỉ và byte dữ liệu qua thanh ghi 378H và phát tín hiệu chốt qua thanh ghi điều khiển 37AH.
    3. Vi điều khiển AT89C51 nhận tín hiệu qua ngắt ngoài (INT0, INT1), định dạng lại byte địa chỉ/dữ liệu và kích hoạt các chân điều khiển tương ứng với từng loại chip.
  • Quy trình ghi và xác thực (Verify): Sau khi phát xung nạp 50ms vào chân $\overline{\text{PGM}}$ của EPROM, vi điều khiển tự động chuyển $V_{PP}$ về 5V, hạ chân $\overline{\text{OE}}$ xuống mức thấp để đọc ngược byte vừa ghi đưa về máy tính so sánh (procedure Verify). Nếu dữ liệu không trùng khớp, hệ thống cho phép thử lại tối đa 10 lần (Blap >= 10); nếu vẫn sai, phần mềm ngắt quá trình nạp và phát cảnh báo "Eprom hu".

Nội dung chính theo từng chương

Phần A: Mở đầu

  • Chương 1: Dẫn nhập: Phân tích thực trạng ứng dụng vi điều khiển và sự gắn liền của bộ nhớ ROM/EPROM trong các hệ thống tự động. Đặt vấn đề thiết kế thiết bị nạp EPROM qua cổng LPT nhằm tăng tốc độ truyền so với nạp thủ công hoặc nạp nối tiếp. Giới hạn đề tài giải quyết việc xây dựng phần mềm Delphi, board mạch chính vi điều khiển AT89C51 và board mạch phụ minh họa.
  • Chương 2: Cơ sở lý luận: Xác định mục tiêu kỹ thuật (mạch nạp chính xác, an toàn, có khả năng xóa/ghi tin cậy, thao tác thuận tiện) và trình bày sơ đồ khối tổng quát liên kết giữa máy vi tính, cổng LPT, khối xử lý AT89C51, khối chuyển mạch và khối nguồn.

Phần B: Nội dung

  • Chương 1: Giao tiếp máy tính với các thiết bị ngoại vi: Trình bày tổng quan cấu trúc phần cứng máy tính cá nhân (CPU, bộ nhớ RAM/ROM trong, bộ nhớ ngoài, thiết bị ngoại vi). Khảo sát chi tiết kiến trúc vi xử lý Intel 8085 (sơ đồ chân, chức năng các chân ngắt TRAP, RST, các bus dữ liệu/địa chỉ đa hợp qua tín hiệu ALE). So sánh các phương thức ghép nối máy tính: cổng máy in LPT (giao tiếp song song bất đồng bộ mức TTL), rãnh cắm mở rộng (ISA, MCA, EISA, PCI) và cổng nối tiếp COM theo chuẩn RS-232 ($\pm 15\text{V}$). Luận giải việc lựa chọn cổng LPT1 (378H) làm chuẩn giao tiếp cho đề tài.
  • Chương 2: Khảo sát vi điều khiển AT89C51: Khảo sát toàn diện họ MCS-51, sơ đồ 40 chân và chức năng 4 cổng xuất nhập. Phân tích chi tiết tổ chức bộ nhớ Harvard, bản đồ RAM nội 128 byte, 21 thanh ghi chức năng đặc biệt (SFR), thanh ghi trạng thái chương trình PSW, con trỏ ngăn xếp SP, con trỏ dữ liệu DPTR. Khảo sát 8 chế độ định vị địa chỉ và hệ thống 5 nhóm lệnh hợp ngữ của 8951 kèm chu trình ghép nối bộ nhớ ngoài qua IC chốt 74HC373 và giải mã địa chỉ bằng 74HC138.
  • Chương 3: Giới thiệu các loại bộ nhớ: Phân loại và phân tích nguyên lý hoạt động của bộ nhớ bán dẫn. Khảo sát chi tiết cấu trúc, sơ đồ chân, bảng trạng thái điều khiển ($\overline{\text{CE}}$, $\overline{\text{OE}}$, $\overline{\text{PGM}}$, $V_{PP}$) và giản đồ thời gian đọc/ghi của các IC EPROM 2716, 2732, 2764, 27128. Khảo sát so sánh với bộ nhớ EEPROM 2816 và 2864 về cơ chế xóa/ghi bằng điện trong mạch.
  • Chương 4: Thiết kế phần cứng: Trình bày chi tiết tính toán và thiết kế hai khối nguồn nuôi: khối nguồn logic $+5\text{V}$ dùng IC ổn áp 7805 (1A) và khối nguồn lập trình $V_{PP}$ đa mức dùng LM317 kết hợp các mạch phân áp biến trở. Trình bày sơ đồ mạch nguyên lý tổng thể và bản vẽ mạch in hai lớp hoàn chỉnh của board mạch chính và board phụ.
  • Chương 5: Thiết kế phần mềm: Giới thiệu môi trường phát triển ứng dụng trực quan Borland Delphi 6.0. Trình bày chi tiết cấu trúc mã nguồn điều khiển giao tiếp cổng LPT (unit DT4), các thủ tục gửi nhận dữ liệu/địa chỉ (SendAdd, SendData, ReadData, Verify), thuật toán xử lý tệp Intel Hex (TSoByte, Xdata), các hàm đọc/ghi tương ứng từng loại chip từ 2716 đến 27512 cùng lưu đồ thuật toán ghi và đọc dữ liệu.

Phần C: Kết luận

  • Tổng kết - Đánh giá: Đánh giá kết quả đạt được sau 8 tuần nghiên cứu; khẳng định hệ thống đã thi công hoàn chỉnh phần cứng, phần mềm và nạp/đọc thành công các chip họ EPROM 27xx.
  • Hướng phát triển đề tài: Đề xuất các cải tiến về tối ưu hóa phần cứng/phần mềm để tách riêng đường truyền dữ liệu và địa chỉ trên LPT nhằm tăng tốc độ nạp, mở rộng thêm socket nạp vi điều khiển họ AT89Cxx và hoàn thiện giao diện người dùng.

Kết quả và đóng góp

1. Kết quả kỹ thuật đạt được

  • Phần cứng:
    • Hoàn thiện board mạch nạp chính tích hợp vi điều khiển AT89C51, hoạt động đồng bộ với máy tính qua cổng DB-25 LPT1.
    • Thiết kế thành công khối nguồn ổn áp tuyến tính 7805 (+5V, 1A) và mạch điều chỉnh điện áp nạp $V_{PP}$ bằng LM317 với các mức chính xác: 5V, 12.5V, 21V, 25V.
    • Thi công board mạch phụ hiển thị trạng thái hỗ trợ kiểm tra trực quan hoạt động nạp của EPROM.
  • Phần mềm:
    • Xây dựng hoàn chỉnh ứng dụng điều khiển trên Delphi 6.0 có giao diện đồ họa, hỗ trợ nạp/đọc độc lập cho 6 loại vi mạch EPROM phổ biến: 2716 (2KB), 2732 (4KB), 2764 (8KB), 27128 (16KB), 27256 (32KB), 27512 (64KB).
    • Tích hợp giải thuật phân tích tập tin chuẩn Intel Hex và thuật toán kiểm tra lỗi tự động (Verify) với cơ chế thử lại tối đa 10 lần trước khi kết luận trạng thái IC.
    • Biên soạn chương trình firmware hợp ngữ (ASM) nạp trong ROM nội của vi điều khiển AT89C51 quản lý chính xác thời gian tạo xung nạp 50ms thông qua Timer0 (DELAY50MS).

2. Đóng góp của đề tài

  • Cung cấp một giải pháp nạp ROM song song tự chế tạo với chi phí thấp, thay thế các bộ nạp chuyên dụng đắt tiền hoặc các mạch nạp nối tiếp tốc độ chậm tại thời điểm nghiên cứu.
  • Đóng góp tài liệu kỹ thuật hoàn chỉnh về phương pháp ghép nối trực tiếp máy tính qua cổng LPT dưới hệ điều hành Windows kết hợp vi điều khiển 8-bit họ MCS-51.

Hạn chế và hướng nghiên cứu tiếp

1. Hạn chế

  • Băng thông cổng LPT: Mạch nạp chia sẻ các đường tín hiệu điều khiển và dữ liệu nên chưa tận dụng được tối đa tốc độ truyền dữ liệu 8-bit song song độc lập giữa PC và board mạch.
  • Phạm vi đối tượng vi mạch: Mạch nạp chỉ mới hỗ trợ các vi mạch nhớ EPROM chuẩn họ 27xx; chưa hỗ trợ nạp trực tiếp các vi mạch vi điều khiển (như họ AT89Cxx hay PIC) và chưa tích hợp socket nạp chuyên dụng cho các loại bộ nhớ flash hiện đại hơn.
  • Thời gian thực hiện: Do giới hạn thời gian làm đồ án trong 8 tuần nên một số tính năng nâng cao trên giao diện phần mềm chưa được hoàn thiện tối ưu.

2. Hướng nghiên cứu tiếp

  • Tái thiết kế phần cứng và cấu trúc phần mềm để sử dụng riêng thanh ghi dữ liệu của cổng LPT cho việc truyền dữ liệu và thanh ghi riêng cho địa chỉ, giúp tăng tốc độ nạp lên mức tối đa.
  • Bổ sung thêm các socket nạp đa năng (ZIF Socket) trên board mạch chính để hỗ trợ ghi/đọc cho dòng vi điều khiển họ AT89Cxx của Atmel.
  • Nâng cấp phần mềm trên nền tảng Delphi nhằm mở rộng giao diện điều khiển, tích hợp thêm các công cụ sửa đổi trực tiếp dữ liệu ô nhớ (Hex Editor) trước khi nạp.

Giá trị tham khảo

Đồ án tốt nghiệp là tài liệu tham khảo giá trị cho:

  • Sinh viên ngành Kỹ thuật Điện - Điện tử, Kỹ thuật Máy tính, Cơ điện tử và Tự động hóa: Cung cấp kiến trúc tham khảo chi tiết về ghép nối máy tính qua cổng song song LPT, kỹ thuật điều khiển vi điều khiển họ MCS-51 (AT89C51), và phương pháp thiết kế nguồn ổn áp đa mức điện áp cao ($V_{PP}$).
  • Người nghiên cứu và phát triển thiết bị nhúng: Tham khảo cách xây dựng phần mềm giao tiếp phần cứng bằng Delphi, kỹ thuật phân tích định dạng tệp Intel Hex và thuật toán phát xung lập trình chuẩn cho các dòng bộ nhớ bán dẫn cổ điển họ 27xx.

Câu hỏi thường gặp

1. Đề tài lựa chọn phương thức giao tiếp nào với máy tính và tại sao?

Đề tài lựa chọn phương thức giao tiếp song song bất đồng bộ thông qua cổng máy in LPT1 (địa chỉ cơ sở 378H). Lý do lựa chọn là vì cổng LPT có sẵn trên hầu hết các máy tính cá nhân thời điểm đó, mức điện áp hoàn toàn tương thích chuẩn TTL (0–5V), giao tiếp song song cho tốc độ truyền dữ liệu nhanh hơn nhiều so với cổng nối tiếp RS-232, và không đòi hỏi mở nắp máy tính như khi cắm card mở rộng qua rãnh ISA/PCI.

2. Vi điều khiển nào được sử dụng làm trung tâm điều khiển phần cứng của mạch nạp?

Vi điều khiển trung tâm được sử dụng là AT89C51 (thuộc họ vi điều khiển MCS-51 của Intel/Atmel), hoạt động với thạch anh dao động tần số 12MHz, có 4KB bộ nhớ Flash ROM nội và 128 Byte RAM nội.

3. Những loại EPROM nào được hỗ trợ nạp và đọc trong đồ án này?

Mạch nạp hỗ trợ đầy đủ 6 loại vi mạch nhớ EPROM họ 27xx, bao gồm: 2716 (2KB), 2732 (4KB), 2764 (8KB), 27128 (16KB), 27256 (32KB) và 27512 (64KB).

4. Mạch tạo điện áp lập trình $V_{PP}$ được thiết kế như thế nào để cung cấp nhiều mức điện áp khác nhau?

Khối nguồn $V_{PP}$ sử dụng IC ổn áp điều chỉnh được LM317. Bằng cách cố định điện trở $R_1 = 820\Omega$ và sử dụng mạng biến trở chuyển mạch ($20\text{k}\Omega$, $5\text{k}\Omega$, $100\text{k}\Omega$), mạch tạo ra các mức điện áp chính xác: 25V (cho 2716), 21V (cho 2732/2764 cũ), 12.5V (cho 2764/27128/27256/27512) và 5V (ở chế độ đọc bình thường).

5. Cơ chế kiểm tra lỗi (Verify) sau khi ghi dữ liệu lên EPROM hoạt động ra sao?

Sau khi ghi mỗi byte dữ liệu vào ô nhớ EPROM bằng xung 50ms, chương trình máy tính gọi thủ tục Verify. Vi điều khiển chuyển điện áp $V_{PP}$ về 5V và kích hoạt chân $\overline{\text{OE}}$ để đọc lại byte dữ liệu từ ô nhớ vừa ghi (ReadData) rồi so sánh với dữ liệu gốc. Nếu dữ liệu sai lệch, hệ thống tăng biến đếm Blap và thử lại tối đa 10 lần (Blap >= 10); nếu vẫn không thành công, hệ thống sẽ ngắt tiến trình và thông báo lỗi "Eprom hu".

Kết luận

Đồ án tốt nghiệp "Thiết Kế Và Thi Công Mạch Nạp EPROM Giao Tiếp Với Cổng LPT" đã giải quyết trọn vẹn bài toán thiết kế hệ thống ghép nối máy tính ứng dụng trong kỹ thuật nạp bộ nhớ bán dẫn họ 27xx. Hệ thống kết hợp hài hòa giữa giao diện điều khiển trực quan bằng ngôn ngữ Delphi 6.0 trên máy tính và phần cứng xử lý nhúng thời gian thực sử dụng vi điều khiển AT89C51. Kết quả nghiên cứu không chỉ đáp ứng các chỉ tiêu kỹ thuật về độ chính xác và tốc độ truyền tải mà còn đóng vai trò như một tài liệu kỹ thuật mẫu mực về thiết kế phần cứng và lập trình ghép nối ngoại vi qua cổng LPT.