Bối cảnh và vấn đề nghiên cứu

Trong quá trình phát triển của ngành kỹ thuật điện tử và tin học công nghiệp, các hệ thống vi xử lý đóng vai trò trung tâm trong việc tự động hóa các thiết bị máy móc cơ khí, điều khiển các dây chuyền sản xuất và xử lý thông tin. Sự chuyển dịch công nghệ từ các thế hệ vi xử lý 8-bit ban đầu như Z80, 8085 sang các dòng vi xử lý 16-bit như 8086, 8088 (và sau đó là 32-bit, 64-bit) đã mở ra khả năng chương trình hóa mạnh mẽ cho các thiết bị điều khiển công nghiệp nhờ phần mềm ứng dụng.

Xuất phát từ thực tiễn đó, đề tài đồ án tốt nghiệp "Thiết Kế và Thi Công Kit Vi Xử Lý 8086" do sinh viên Ngô Văn Bình (Lớp 95 KDĐ, Khoa Điện, Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh) thực hiện dưới sự hướng dẫn của thầy Nguyễn Đình Phú vào tháng 03/2000, nhằm giải quyết các nhiệm vụ và mục tiêu nghiên cứu cụ thể:

  1. Mục tiêu nghiên cứu:

    • Mục đích trước mắt: Đáp ứng nhu cầu thực hành, kết hợp lý thuyết với thực nghiệm ("học đi đôi với hành"), thiết kế và chế tạo thành công một mô hình Kit thí nghiệm vi xử lý 8086 phục vụ công tác giảng dạy, học tập và mô phỏng hoạt động của một máy tính điện tử.
    • Mục đích lâu dài: Tích lũy kinh nghiệm thiết kế phần cứng, nâng cao kỹ năng lập trình hợp ngữ hệ thống, tạo nền tảng để kết hợp liên ngành và phát triển các hệ thống điều khiển tự động hóa hoàn thiện hơn.

  2. Đối tượng và phạm vi nghiên cứu:

    • Đối tượng nghiên cứu chính: Khối điều khiển tương quan giữa phần cứng và phần mềm của bộ vi xử lý Intel 8086, cụ thể là cấu trúc vi xử lý, kỹ thuật tách ghép bus, cơ chế quản lý bộ nhớ, các vi mạch giao tiếp ngoại vi và thuật toán điều khiển của chương trình giám sát hệ thống (Monitor Program).
    • Phạm vi nghiên cứu: Khảo sát và ứng dụng bộ vi xử lý 8086 ở chế độ cấu hình tối thiểu (Minimum Mode); quản lý không gian bộ nhớ từ địa chỉ $80000\text{H}$ đến $FFFFF\text{H}$; thiết kế khối hiển thị gồm 8 LED 7 đoạn và khối bàn phím ma trận 26 phím; phối ghép ngoại vi thông qua vi mạch giao tiếp song song 8255A và vi mạch truyền thông nối tiếp 8251A. Thời gian thực hiện đồ án diễn ra trong 8 tuần (từ tháng 12/2000 đến tháng 03/2000).

Cơ sở lý thuyết và phương pháp

Đồ án xây dựng trên nền tảng lý thuyết vi xử lý kinh điển của họ vi xử lý 16-bit Intel 8086 kết hợp với các kỹ thuật thiết kế mạch điện tử số và phương pháp luận lập trình hệ thống:

  • Khung lý thuyết vi xử lý 8086:

    • Kiến trúc vi xử lý: Phân tách thành hai khối độc lập hoạt động song song là Khối thực hiện lệnh EU (Execution Unit) chứa đơn vị số học - logic ALU, các thanh ghi dữ liệu 16-bit (AX, BX, CX, DX có thể truy cập nửa byte cao/thấp AH, AL, BH, BL, CH, CL, DH, DL), thanh ghi con trỏ và chỉ số (SP, BP, SI, DI) cùng thanh ghi cờ 16-bit (gồm các cờ trạng thái CF, PF, AF, ZF, SF, OF và cờ điều khiển TF, IF, DF); và Khối giao tiếp bus BIU (Bus Interface Unit) chứa 4 thanh ghi đoạn (CS, DS, SS, ES), con trỏ lệnh IP và hàng đợi lệnh (Instruction Queue) dung lượng 6 byte theo cơ chế FIFO.
    • Cơ chế định địa chỉ và quản lý bộ nhớ: Không gian định địa chỉ 20-bit ($2^{20} = 1\text{ MB}$), biểu diễn qua địa chỉ logic Segment:Offset với quy tắc chuyển đổi sang địa chỉ vật lý: $\text{Địa chỉ vật lý} = (\text{Segment} \times 16) + \text{Offset}$. Khảo sát 5 chế độ định địa chỉ thông dụng: tức thời, thanh ghi, trực tiếp, gián tiếp và tương đối.
    • Hệ thống tập lệnh 8086: Phân tích 9 nhóm lệnh chính (truyền dữ liệu, số học, thao tác chuỗi, logic, xử lý bit, điều khiển chương trình, ngôn ngữ bậc cao, chế độ bảo vệ, điều khiển vi xử lý).

  • Phương pháp nghiên cứu:

    • Phương pháp phân tích và tổng hợp lý thuyết: Khảo sát cấu trúc phần cứng, sơ đồ chân, giản đồ thời gian chu kỳ bus và tập lệnh từ các tài liệu chuyên khảo của John Uffenbeck, Lê Anh Việt, Văn Thế Minh, Trần Văn Trọng.
    • Phương pháp tính toán và thiết kế kỹ thuật: Phân tích tải bus, tính toán phân bổ bản đồ bộ nhớ (Memory Map), tính toán thông số đóng ngắt transistor điều khiển hiển thị và định lượng điện trở phân cực.
    • Phương pháp thực nghiệm và triển khai chế tạo: Sử dụng phần mềm CAD Eagle để thiết kế sơ đồ nguyên lý và layout mạch in; gia công bo mạch, hàn lắp linh kiện phần cứng; xây dựng thuật toán và lập trình mã máy/hợp ngữ ASM nạp vào EPROM để vận hành kiểm thử toàn diện Kit.

Thiết kế và triển khai

Hệ thống Kit vi xử lý 8086 được thiết kế theo cấu trúc module phần cứng kết hợp chặt chẽ với phần mềm giám sát hệ thống (Monitor Firmware).

Khối chức năng Linh kiện sử dụng Vai trò và thông số kỹ thuật
Xử lý trung tâm & Tạo xung nhịp Intel 8086, 8284, thạch anh CPU 8086 cấu hình Minimum Mode; IC 8284 tạo xung nhịp CLK (tỷ lệ xung 33% high / 67% low) cung cấp cho CPU và PCLK (50%) cho ngoại vi; mạch RC tạo tín hiệu Reset đồng bộ.
Chốt & Đệm bus 74LS373 (3 IC), 74LS244 74LS373 làm nhiệm vụ giải đa hợp thời gian các đường địa chỉ/dữ liệu $AD_0 - AD_{15}$ và địa chỉ/trạng thái $A_{16}/S_3 - A_{19}/S_6$ điều khiển bởi tín hiệu ALE; 74LS244 đệm lái và nâng cao khả năng tải cho bus địa chỉ.
Bộ nhớ hệ thống EPROM 2764, SRAM 62256, 74LS138 EPROM 2764 dung lượng 8 KB chứa chương trình hệ thống; SRAM 62256 dung lượng 32 KB làm bộ nhớ dữ liệu và ngăn xếp; IC 74LS138 giải mã địa chỉ chọn chip (CS). Không gian nhớ hoạt động từ $80000\text{H} - FFFFF\text{H}$.
Giao tiếp Bàn phím & Hiển thị Intel 8279, 74LS138, Transistor A564 8279 quản lý ma trận 26 phím nhấn và quét hiển thị 8 LED 7 đoạn; 74LS138 giải mã 3 đường quét $SL_0 - SL_2$; 8 transistor PNP A564 đóng ngắt nguồn cho các LED.
Giao tiếp Ngoại vi song song Intel 8255A (PPI) Cung cấp 3 cổng I/O 8-bit (Port A, Port B, Port C), hỗ trợ giao tiếp ngoại vi theo Mode 0, Mode 1, Mode 2; phục vụ mở rộng tín hiệu điều khiển công nghiệp.
Giao tiếp Truyền thông nối tiếp Intel 8251A (USART) Hỗ trợ truyền thông nối tiếp dị bộ/đồng bộ qua chuẩn RS-232, chuyển đổi dữ liệu song song - nối tiếp, quản lý các cờ truyền/nhận và thanh ghi trạng thái.

Tính toán thông số mạch hiển thị LED:

Mạch quét 8 LED 7 đoạn yêu cầu dòng qua mỗi đoạn LED khoảng $10\text{ mA}$, dẫn đến dòng cực đại qua transistor khi hiển thị đủ 8 đoạn (kèm dấu chấm) là: $$I_{C\max} = 8 \times 10\text{ mA} = 80\text{ mA}$$ Tác giả lựa chọn transistor PNP loại A564 (hoặc A1015) có hệ số khuếch đại dòng $\beta$ trong chế độ đóng ngắt từ 40 đến 200. Với $\beta = 80$, dòng cực bazo yêu cầu để bảo hòa là: $$I_{B\max} = \frac{I_{C\max}}{\beta} = \frac{80\text{ mA}}{80} = 1\text{ mA}$$

  • Điện trở định thiên cực bazo $R_1$: Khi transistor bảo hòa ($V_{BE} \approx 0{,}7\text{ V}$, nguồn $V_{CC} = 5\text{ V}$), giá trị điện trở được tính: $$R_1 \le \frac{V_{CC} - 0{,}7}{I_{B\max}} = \frac{5 - 0{,}7}{1\text{ mA}} = 4{,}3\text{ k}\Omega \implies \text{Chọn } R_1 = 3{,}9\text{ k}\Omega$$
  • Điện trở hạn dòng thanh LED $R_2$: Với điện áp sụt trên transistor bảo hòa $V_{CE\text{sat}} \approx 0{,}2\text{ V}$ và điện áp rơi trên LED $V_{LED} \approx 2{,}5\text{ V} - 3\text{ V}$, tính toán thực tế chọn $R_2 = 33,\Omega$ để bảo đảm độ sáng tối ưu khi quét ở tần số lớn hơn $24 \times 8\text{ Hz}$.

Nội dung chính theo từng chương

Phần I: Giới thiệu chung

  • Chương dẫn nhập & Chương cơ sở lý luận: Phân tích nhu cầu cấp thiết về thiết bị thực hành vi xử lý 16-bit trong bối cảnh tự động hóa công nghiệp. Xác định phương pháp luận thiết kế hệ thống số, quy trình xây dựng đề cương, thu thập và xử lý tài liệu tham khảo kỹ thuật.
  • Chương I: Cấu trúc bộ vi xử lý 8086: Khảo sát chi tiết cấu trúc bên trong của CPU 8086 với hai khối EU và BIU. Trình bày chức năng toàn bộ 40 chân tín hiệu ở chế độ Minimum Mode và Maximum Mode, bao gồm các bus đa lộ ($AD_0 - AD_{15}$), các tín hiệu điều khiển ghi/đọc ($\overline{RD}$, $\overline{WR}$, $M/\overline{IO}$), tín hiệu điều khiển bus ($ALE$, $DEN$, $DT/\overline{R}$), hệ thống tín hiệu ngắt ($INTR$, $NMI$, $\overline{INTA}$), cơ chế treo bus ($HOLD$, $HLDA$) và giản đồ thời gian chi tiết của chu kỳ đọc/ghi bộ nhớ qua các trạng thái $T_1, T_2, T_3, T_4, T_w$.
  • Chương II: Khảo sát tổng quát tập lệnh vi xử lý 8086: Trình bày cấu trúc mã hóa lệnh máy (Opcode, trường Mod-Reg-R/M, byte độ lệch displacement), phân loại các chế độ định địa chỉ và khảo sát cú pháp, hoạt động của các lệnh hợp ngữ thông dụng: nhóm truyền dữ liệu (MOV, IN, OUT), nhóm số học (ADD, ADC, SUB, SBB, CMP), nhóm logic (AND, OR, XOR, NOT), các phép quay/dịch (ROL, ROR) và nhóm lệnh nhảy/gọi chương trình con (JMP, Jxx, CALL, RET).

Phần II: Thiết kế phần cứng Kit 8086

  • Chương I: Các linh kiện bán dẫn có liên quan: Phân tích thông số kỹ thuật, sơ đồ chân và bảng trạng thái logic của IC chốt 8-bit 74LS373, IC đệm 8 cổng 74LS244, IC phát xung nhịp 8284, bộ nhớ ROM 2764, RAM tĩnh 62256 và vi mạch giải mã 3 sang 8 đường 74LS138.
  • Chương II: Vi mạch giải mã hiển thị 8279: Khảo sát kiến trúc phần cứng của 8279 gồm RAM hiển thị 16 byte, RAM cảm biến/bàn phím 8 byte (FIFO), bộ đếm quét và thanh ghi điều khiển. Phân tích tập lệnh cấu hình chế độ hiển thị/quét phím (Keyboard/Display Mode Set), lệnh lập trình chia tần số xung clock, lệnh đọc/ghi Display RAM và FIFO RAM.
  • Chương III: Vi mạch giao tiếp ngoại vi 8255A: Phân tích cấu trúc phần cứng 8255A với 3 cổng vào/ra (Port A, B, C) chia thành 2 nhóm điều khiển A và B. Trình bày chi tiết định dạng từ điều khiển chế độ (Mode 0: vào/ra cơ bản; Mode 1: vào/ra có bắt tay; Mode 2: bus hai chiều có bắt tay) và từ điều khiển thiết lập/xóa từng bit của Port C (BSR Mode). So sánh hai phương pháp ghép nối: định địa chỉ cổng kiểu I/O (lệnh IN/OUT, 8-bit địa chỉ) và kiểu bộ nhớ (Memory-mapped I/O, 16-bit địa chỉ).
  • Chương IV: Vi mạch giao tiếp nối tiếp 8251A: Trình bày sơ đồ khối và sơ đồ chân của 8251A USART, phân tích hoạt động của bộ phát, bộ thu và khối điều khiển modem. Khảo sát cấu trúc từ điều khiển chế độ (xác định tốc độ baud $\times 1, \times 16, \times 64$, độ dài ký tự 5-8 bit, kiểm tra chẵn lẻ, số bit dừng), từ điều khiển lệnh và định dạng byte trạng thái báo lỗi (PE, OE, FE, TxRDY, RxRDY, TxEMPTY).
  • Chương V: Thiết kế và lựa chọn linh kiện: Tổng hợp các phép tính toán chọn lựa linh kiện thực tế, thiết kế sơ đồ nguyên lý phối ghép tổng thể hệ vi xử lý 8086 với bộ giải mã địa chỉ, ma trận bàn phím 26 nút và mạch hiển thị 8 LED 7 đoạn sử dụng transistor đóng ngắt.

Phần III: Xây dựng phần mềm hệ thống

  • Khái niệm và cấu trúc điều khiển: Định nghĩa bản chất của phần mềm hệ thống, thuật giải và cấu trúc chương trình điều khiển; nguyên tắc xây dựng các khối tuần tự, lặp và lựa chọn.
  • Xây dựng chương trình hệ thống (Monitor Program): Thiết lập lưu đồ thuật toán và viết toàn bộ mã nguồn hợp ngữ ASM 8086 cho chương trình giám sát:
    • Khởi tạo: Thiết lập thanh ghi đoạn DS = A000H, ngăn xếp SS = 8000H, SP = 00C0H; cấu hình 8279 với các từ điều khiển 10H (chế độ quét bàn phím), 27H (chia clock), C2H (xóa hiển thị), 90H (chế độ nhập hiển thị từ phải); khởi tạo vi mạch 8251A.
    • Chương trình con xử lý phím và hiển thị: KEY_16, KEY_23, KEY_47 thực hiện quét phím, khử rung phím (delay $10{,}3\text{ ms}$) và đọc mã phím từ 8279; CONVERT xử lý dồn bit mã phím; CON4_8 và CON4_X chuyển đổi dữ liệu 4 ô nhớ địa chỉ/dữ liệu thành mã quét 8 LED; DISPLAY xuất dữ liệu ra thanh ghi hiển thị của 8279; DELAY tạo khoảng thời gian trễ vòng lặp.
    • Chương trình xử lý phím chức năng: Xử lý phím KEY_UP (lấy dữ liệu ghi vào ô nhớ RAM và tăng địa chỉ lên 1), KEY_DOWN (giảm địa chỉ ô nhớ đi 1), phím S (nạp địa chỉ mới), phím G (nhảy đến thực thi chương trình người dùng tại ô nhớ chỉ định) và phím P.

Phần IV: Thi công, Hướng phát triển và Kết luận

  • Quy trình thi công: Thực hiện vẽ mạch in bằng phần mềm Eagle, chế tạo bo mạch in, kiểm tra mạch chạm chập/nguồn, hàn linh kiện và nạp chương trình giám sát vào chip EPROM 2764.
  • Phụ lục đồ án: Biên soạn tài liệu tra cứu chi tiết tập lệnh vi xử lý 8086 theo thứ tự chữ cái (cú pháp, mô tả hoạt động, các cờ bị ảnh hưởng) và hệ thống bài tập thí nghiệm thực hành trên Kit.

Kết quả và đóng góp

  • Kết quả thực nghiệm:

    • Hoàn thành thiết kế nguyên lý và chế tạo thành công phần cứng bo mạch Kit vi xử lý 8086 hoàn chỉnh trên mạch in được layout bằng phần mềm Eagle.
    • Viết và biên dịch thành công chương trình phần mềm hệ thống (Monitor) bằng hợp ngữ ASM 8086, nạp vào EPROM 2764 để vận hành thực tế hệ thống.
    • Hệ thống cho phép người dùng giao tiếp qua bàn phím ma trận 26 phím, nhập địa chỉ và dữ liệu trực tiếp, hiển thị kết quả kiểm tra lên 8 LED 7 đoạn, cho phép duyệt các ô nhớ (KEY_UP, KEY_DOWN), ghi dữ liệu vào RAM 62256 và điều khiển thực thi chương trình (G).
    • Tích hợp thành công các cổng giao tiếp ngoại vi song song 8255A và cổng truyền thông nối tiếp 8251A trên phần cứng Kit.

  • Đóng góp của đề tài:

    • Cung cấp một bộ Kit thực hành vi xử lý 16-bit tự chế tạo trong nước với giá thành tiết kiệm, linh kiện sẵn có trên thị trường, phục vụ trực tiếp cho phòng thí nghiệm vi xử lý của Khoa Điện, Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh.
    • Xây dựng tài liệu hướng dẫn kỹ thuật chi tiết kèm phụ lục tập lệnh 8086 và hệ thống bài tập thí nghiệm, hỗ trợ sinh viên các khóa sau học tập và nghiên cứu thực tế.

Hạn chế và hướng nghiên cứu tiếp

  • Hạn chế:

    • Bộ vi xử lý 8086 trên bo mạch chỉ mới được thiết kế hoạt động ở chế độ Minimum Mode, chưa khai thác chế độ Maximum Mode để kết hợp với bộ đồng xử lý toán học 8087 hoặc vi mạch điều khiển bus chuyên dụng 8288.
    • Khối truyền thông nối tiếp 8251A và khối giao tiếp 8255A mới dừng lại ở mức thiết kế phần cứng sẵn sàng trên mạch, chưa xây dựng đầy đủ các module phần mềm ứng dụng chuyên sâu cho truyền thông tầm xa và điều khiển đối tượng công nghiệp phức tạp.

  • Hướng nghiên cứu tiếp:

    • Phát triển hoàn thiện phần mềm truyền thông nối tiếp qua cổng RS-232 để kết nối Kit 8086 với máy tính cá nhân (PC), cho phép nạp mã máy trực tiếp từ máy tính xuống RAM của Kit.
    • Mở rộng các bài thí nghiệm giao tiếp ngoại vi điều khiển động cơ bước, đo lường nhiệt độ hoặc thu thập dữ liệu thông qua vi mạch 8255A.
    • Thiết kế phối ghép Kit 8086 với các hệ thống vi điều khiển chuyên dụng để tạo thành mạng điều khiển phân tán.

Giá trị tham khảo

Đồ án là tài liệu kỹ thuật có giá trị tham khảo rõ ràng đối với sinh viên, giảng viên và kỹ sư ngành Kỹ thuật Điện - Điện tử, Kỹ thuật Máy tính và Tự động hóa:

  • Phần cứng số: Tham khảo quy trình thiết kế ghép nối bus vi xử lý 16-bit (phân tách bus $A/D$ dùng 74LS373, đệm bus 74LS244, giải mã địa chỉ dùng 74LS138), phương pháp phối ghép bộ nhớ bán dẫn ROM/RAM và kỹ thuật ghép nối các vi mạch hỗ trợ kinh điển của Intel (8284, 8279, 8255A, 8251A).
  • Phần mềm nhúng & Hợp ngữ: Cung cấp mã nguồn chi tiết của một chương trình Monitor hoàn chỉnh viết bằng ASM 8086, bao gồm kỹ thuật lập trình quét ma trận phím, chống dội, chuyển đổi mã và quản lý hiển thị LED 7 đoạn qua vi mạch 8279.
  • Tài liệu tra cứu: Phần phụ lục mô tả chi tiết tập lệnh 8086 và hệ thống bài thí nghiệm là tài liệu thực hành trực quan phục vụ công tác giảng dạy môn Kỹ thuật Vi xử lý.

Câu hỏi thường gặp

1. Vì sao hệ thống Kit vi xử lý 8086 bắt buộc phải sử dụng 3 vi mạch chốt 74LS373?
Bộ vi xử lý 8086 sử dụng kỹ thuật đa lộ theo thời gian giữa 16 đường dữ liệu và 20 đường địa chỉ (các chân $AD_0 - AD_{15}$ là địa chỉ ở chu kỳ $T_1$ và là dữ liệu ở các chu kỳ $T_2 - T_4$; các chân $A_{16}/S_3 - A_{19}/S_6$ là địa chỉ ở $T_1$ và trạng thái ở các chu kỳ sau). Do đó, cần sử dụng 3 vi mạch chốt 8-bit 74LS373 phối hợp với xung $ALE$ để chốt và tách riêng toàn bộ 20 đường địa chỉ ($A_0 - A_{19}$) cố định trong suốt chu kỳ bus.

2. Vi mạch tạo xung nhịp 8284 đóng vai trò gì trong hệ thống Kit 8086?
IC 8284 nhận dao động từ thạch anh ngoài để tạo ra xung nhịp đồng hồ chuẩn $CLK$ có chu kỳ không đối xứng (tỷ lệ $1/3$ mức cao, $2/3$ mức thấp) cung cấp cho CPU 8086, tạo xung $PCLK$ cho các thiết bị ngoại vi, đồng thời xử lý mạch lọc $RC$ để tạo tín hiệu $Reset$ đồng bộ cho toàn hệ thống khi khởi động hoặc nhấn nút.

3. Khối hiển thị và bàn phím của Kit được thiết kế hoạt động như thế nào qua IC 8279?
8279 được cấu hình ở chế độ quét bàn phím cảm biến ma trận (mã lệnh 10H, $KKK=100$) và hiển thị 8 ký tự từ phải sang trái (mã lệnh 90H, $DD=10$). Ba đường quét $SL_0 - SL_2$ qua IC giải mã 74LS138 để điều khiển đồng thời ma trận 26 phím nhấn và kích mở 8 transistor PNP A564 cấp nguồn cho 8 LED 7 đoạn. Khi có phím bấm, 8279 tự động chống rung $10{,}3\text{ ms}$ và lưu mã phím vào RAM FIFO để CPU đọc về.

4. Chương trình hệ thống (Monitor Program) trên Kit 8086 thực hiện những chức năng điều khiển cơ bản nào?
Chương trình hệ thống được lưu trong EPROM 2764, khởi tạo CPU, ngăn xếp và các vi mạch 8279, 8251; thực hiện vòng lặp quét phím, chuyển đổi mã và cập nhật dữ liệu hiển thị lên LED 7 đoạn. Chương trình hỗ trợ các phím chức năng cho phép nạp địa chỉ mới ($S$), tăng/giảm địa chỉ ô nhớ và ghi dữ liệu (KEY_UP, KEY_DOWN), và nhảy đến thực thi chương trình người dùng ($G$).

Kết luận

Đồ án tốt nghiệp "Thiết Kế và Thi Công Kit Vi Xử Lý 8086" của tác giả Ngô Văn Bình đã hoàn thành xuất sắc các nhiệm vụ nghiên cứu và chế tạo hệ thống phần cứng vi xử lý 16-bit kết hợp phần mềm nhúng điều khiển thực tế. Công trình không chỉ hệ thống hóa toàn diện lý thuyết kiến trúc và tập lệnh của CPU Intel 8086 mà còn giải quyết triệt để các bài toán kỹ thuật từ phân tách bus, giải mã bộ nhớ, tính toán định thiên hiển thị đến lập trình giám sát bằng hợp ngữ. Kết quả nghiên cứu là một mô hình Kit thí nghiệm hoạt động ổn định, mang tính ứng dụng cao trong công tác giảng dạy và thực hành kỹ thuật vi xử lý tại các trường kỹ thuật.