Chương 1: Tổng quan Giới thiệu về sự thay đổi của công nghệ và sự ảnh hưởng của nó trên toàn thế giới. Tìm hiểu nghiên cứu ở trong và ngoài nước, trình bày mục tiêu và hướng nghiên cứu cùng hướng phát triển của đề tài. Chương 2: Cơ sở lý thuyết Giới thiệu về cấu tạo, chức năng của từng thành phần, trình bày các lý thuyết liên quan và mô tả cơ bản cách nó hoạt động trong hệ thống. Chương 3: Thiết kế Phân tích quá trình hoạt động thông qua hoạt động ghi và đọc, thiết kế từng thành phần và đóng gói, giải thích chức năng hoạt động của mạch được thiết kế.
Chương 4: Kết quả Thực hiện mô phỏng, tính toán và đánh giá các thông số thông qua các hoạt động đọc và ghi. Sau đó tiến hành ghép nối hoàn chỉnh. Chương 5: Kết luận và hướng phát triển Kết luận đề tài với những kết quả đạt được đồng thời chỉ ra các hạn chế so với mục tiêu ban đầu và đề xuất các hướng phát triển cho tương lai của đồ án. 4 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2.
Công nghệ CMOS Công nghệ CMOS bắt đầu vào những năm 1960 với các nghiên cứu về transistor MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). Năm 1963, Frank Wanlass và Chih-Tang Sah đã đưa ra ý tưởng về transistor CMOS tương thích, mở ra một bước tiến quan trọng trong ngành công nghiệp điện tử. Ý tưởng này đã tạo ra nền tảng cho việc phát triển công nghệ CMOS hiện đại [5]. Sự phát triển tiếp theo của công nghệ CMOS đã thấy sự tiến bộ đáng kể qua các thập kỷ.
Trong những năm 1970, CMOS đã trở thành công nghệ chính cho vi mạch tích hợp (IC), thay thế các công nghệ trước đó như TTL (Transistor-Transistor Logic) và NMOS (N-channel Metal-Oxide-Semiconductor). IC có sử dụng công nghệ CMOS Trải qua thập kỷ 1980 và 1990, công nghệ CMOS đã tiếp tục phát triển với tốc độ nhanh chóng. Các kỹ thuật sản xuất đã được cải thiện, giúp tăng cường hiệu suất và giảm kích thước của các vi mạch CMOS. Sự xuất hiện của quy trình sản xuất mới như quy trình 0.18μm và tiếp tục thu nhỏ độ chi tiết của vi mạch đã làm cho công nghệ CMOS trở nên ngày càng mạnh mẽ và linh hoạt.
Vào những năm gần đây, công nghệ CMOS tiếp tục định hình cả ngành công nghiệp điện tử. Việc sử dụng CMOS trong các ứng dụng kỹ thuật số và analog ngày càng phổ biến, từ vi xử lý cho đến cảm biến, thiết bị y tế và hệ thống ô tô. Công nghệ CMOS tiếp tục tiến xa trong việc cải thiện hiệu suất, tính linh hoạt và tiêu thụ năng lượng, đồng thời mở ra nhiều cơ hội mới trong các lĩnh vực công nghiệp và tiêu dùng. Tổng quan về bộ nhớ SRAM 2.
Giới thiệu SRAM (Static Random Access Memory) là một dạng bộ nhớ trong máy tính có chức năng lưu giữ dữ liệu tạm thời và cung cấp truy cập nhanh chóng vào dữ liệu đó. SRAM được gọi là "static" vì dữ liệu được lưu trữ trong nó không cần phải được làm mới như trong bộ nhớ DRAM (Dynamic Random Access Memory). Đặc điểm Bộ nhớ SRAM được xây dựng từ các flip-flop, mỗi flip-flop lưu trữ một bit dữ liệu. Mỗi ô nhớ trong SRAM thường bao gồm một số lượng lớn các flip-flop, tùy thuộc vào kích thước của bộ nhớ.
SRAM cung cấp thời gian truy cập nhanh và dữ liệu được lưu trữ ổn định trong SRAM, tức là không cần phải được làm mới định kỳ như trong DRAM. Điều này làm cho SRAM là lựa chọn phù hợp trong các tình huống yêu cầu sự an toàn và độ đáng tin cậy của dữ liệu. Thế nhưng SRAM tiêu thụ năng lượng cao hơn và chiếm diện tích lớn hơn so với DRAM. Do đó, việc quyết định sử dụng SRAM phụ thuộc vào các yêu cầu cụ thể của ứng dụng, việc truy cập dữ liệu một cách nhanh chóng và đảm bảo tính ổn định của dữ liệu được đặt lên hàng đầu.
Ứng dụng SRAM đóng vai trò quan trọng trong nhiều ứng dụng công nghệ. Nó thường được tích hợp vào bộ nhớ cache trong các hệ thống vi xử lý. SRAM cũng làm bộ nhớ đệm trong các thiết bị lưu trữ, mạng, điện thoại di động để cung cấp truy cập nhanh đến dữ liệu. SRAM cũng được khai thác tối đa trong việc lưu trữ tạm thời trong vi xử lý số và các hệ thống nhúng.
6 Bộ nhớ SRAM đóng vai trò quan trọng trong việc cung cấp truy cập nhanh chóng đến dữ liệu trong các hệ thống điện tử và máy tính hiện đại. Tuy nhiên, sự ổn định và tốc độ cao thường đi đôi với tiêu thụ năng lượng và chi phí cao hơn so với bộ nhớ DRAM. Độ trễ tín hiệu và công suất tiêu thụ 2. Độ trễ tín hiệu Trong quá trình vận hành của SRAM, hiệu suất và ổn định của hệ thống sẽ phụ thuộc vào một loạt các yếu tố xung quanh cùng các thành phần khác nhau để kiểm soát việc đọc/ghi vào các bitcell.
Điều này đặt ra nhu cầu cân nhắc và điều chỉnh thời gian trễ của các thiết bị để đảm bảo rằng hiệu suất của thiết kế được tối ưu. Trong quá trình đọc, cần chú ý điều chỉnh thời gian đặt và giữ của địa chỉ để đảm bảo rằng dữ liệu được đọc chính xác từ vị trí mong muốn. Trái lại, khi tiến hành ghi dữ liệu, thời gian đặt và giữ của cả địa chỉ và dữ liệu đều phải được kiểm soát chặt chẽ, tạo ra sự ổn định cần thiết để ghi dữ liệu chính xác vào bitcell cần ghi. Thời gian trễ lan truyền và thời gian chuyển cạnh lên/xuống 7 Trong đó, các thông số được xác định như sau: Propagation Delay Time (𝑇𝑃𝐷): Là thời gian tối đa từ lúc tín hiệu ngõ vào đi qua giá trị 50% cho đến khi tín hiệu ngõ ra đi qua giá trị 50%.
Thể hiện thời gian mất đi từ tín hiệu đầu vào đến khi tín hiệu đầu ra phản ánh thay đổi tương ứng. Rise Time (𝑡𝑟): Là thời gian mà dạng sóng tăng lên từ 10% lên 90% của giá trị ổn định. Dùng để đo lường tốc độ tăng của tín hiệu và thời gian cần cho sự chuyển đổi từ trạng thái thấp lên trạng thái cao. Fall Time (𝑡𝑓): Là thời gian mà dạng sóng giảm từ 90% xuống 10% của giá trị ổn định.
Dùng để đo lường tốc độ giảm của tín hiệu và thời gian cần cho sự chuyển đổi từ trạng thái cao xuống trạng thái thấp. Được tính để cung cấp một cái nhìn tổng quan về tốc độ chuyển động của tín hiệu, giúp đánh giá sự nhanh chậm và độ ổn định của nó. Tốc độ cạnh sẽ được tính theo công thức: 𝑡𝑟 + 𝑡𝑓 𝑡𝑟𝑓 = 2 (2.1) Độ trễ tín hiệu còn được gọi là thời gian trễ lan truyền là thời gian lớn nhất tính từ lúc tín hiệu ngõ vào đi ngang 50% giá trị ổn định đến khi tín hiệu ngõ ra đi ngang 50% giá trị ổn định [9]. Độ trễ tín hiệu được cho bởi công thức: 𝑡𝑃𝐿𝐻 + 𝑡𝑃𝐻𝐿 𝑇𝑃𝐷 = 2 (2.2) Trong đó: 𝑇𝑃𝐷 : Độ trễ lan truyền (Propagation delay time).
𝑡𝑃𝐿𝐻 : Độ trễ lan truyền từ mức thấp lên mức cao (Propagation low to high). 𝑡𝑃𝐻𝐿 : Độ trễ lan truyền từ mức cao xuống mức thấp (Propagation high to low). Công suất tiêu thụ Trong nhiều hệ thống và thiết bị, giá trị mà người ta quan tâm nhiều nhất là công suất tiêu thụ, giá trị này tác động đến nhiều khía cạnh khác nhau của thiết kế. Đây là yếu tố trực tiếp liên quan đến hiệu quả năng lượng, với những thiết bị và hệ thống tiêu 8 thụ ít công suất thường có hiệu suất năng lượng cao.
Quản lý nhiệt độ cũng là một yếu tố quan trọng khác, vì công suất tiêu thụ có thể tạo ra lượng nhiệt và cần phải được kiểm soát để duy trì sự ổn định của hệ thống. Trong quá trình phát triển thiết kế mới, thông tin về công suất tiêu thụ đóng vai trò quyết định trong việc lựa chọn vật liệu, kích thước, và các linh kiện khác để cải thiện về mặt hiệu suất và giảm thiểu tiêu thụ năng lượng. Trong chuyên ngành thiết kế vi mạch, công suất trở thành mấu chốt thiết yếu, với hoạt động của chip thường bị giới hạn bởi diện tích và bị ràng buộc thêm về công suất. Điều này thúc đẩy việc đánh đổi trong quá trình thiết kế, khi cần phải cân nhắc kỹ lưỡng giữa các yếu tố để đảm bảo cân bằng tối ưu giữa hiệu suất và tiêu thụ năng lượng.
Công suất tiêu thụ được mô tả là công suất tức thời P(t) mà một phần tử của mạch tiêu thụ hoặc cung cấp, được tính bởi tích của dòng điện đi qua phần tử đó với điện áp được áp dụng lên phần tử đó: 𝑃 (𝑡) = 𝐼 (𝑡) · 𝑉 (𝑡) (2.3) Công suất tiêu thụ trung bình trong khoảng thời gian chu kỳ T là: 𝑇 𝐸 1 𝑃𝑎𝑣𝑔 = 𝑇 = 𝑇 𝑇 ∫ 𝑃 (𝑡) 𝑑𝑡 (2.4) 0 Công suất tiêu thụ trong mạch logic: Công suất tích cực (Active power, 𝑃𝑎𝑐𝑡𝑖𝑣𝑒) là năng lượng tiêu tiêu thụ khi mạch logic (cổng logic) chuyển mạch (switching). Công suất động (Dynamic power, 𝑃𝑑𝑦𝑛𝑎𝑚𝑖𝑐) còn gọi là công suất chuyển mạch (switching power), là năng lượng cần có cho việc nạp hoặc xả trên tụ điện ở tải ngõ ra (load capacitance). Công suất ngắn mạch (short circuit power, 𝑃𝑠𝑐) là năng lượng tiêu hao do dòng ngắn mạch từ nguồn (source) đến đất (ground) xuất hiện trong khi các CMOS chuyển trạng thái. 9 Công suất tĩnh (static power) còn gọi là công suất rò (leakage power, 𝑃𝑙𝑒𝑎𝑘𝑎𝑔𝑒) là năng lượng hao tổn do dòng rò, sinh ra khi logic trong trạng thái ổn định (steady- state), không có sự chuyển mạch.
Các nguồn dòng rò gồm: I1: Dòng rõ dưới ngưỡng (Subthreshold leakage, ISUB), ký hiệu là Isub, là dòng từ cực D đến cực S. Dòng rò này sinh ra do phân cực yếu, dưới mức ngưỡng. I3: Dòng rò đường ống trực tiếp từ cực G (Gate direct-tunneling leakage current) sinh ra do độ dày lớp “gate oxide” mỏng nên có các điện tử di chuyển qua lại giữa cực G và chất nền. I4: Dòng rò cực D do cảm ứng cực G (Gate-induced drain leakage current, GIDL).
I5: Dòng rò ngược trên lớp tiếp giáp p-n (reverse-biased junction leakage current), còn gọi là dòng rò diode. Dòng này chảy từ cực S hoặc D đến chất nền (substrate). I6: Dòng cực cổng G do tiêm chất mang nóng (Gate current due to hot-carrier injection). Các loại dòng rò trong CMOS 10 Từ những nhận định trên, người ta rút ra được công suất của toàn mạch là: 𝑃𝑑𝑦𝑛𝑎𝑚𝑖𝑐 = 𝑃𝑠𝑤𝑖𝑡𝑐ℎ𝑖𝑛𝑔 + 𝑃𝑠ℎ𝑜𝑟𝑡𝑐𝑖𝑟𝑐𝑢𝑖𝑡 (2.
Pull-up ratio và cell ratio 2. Pull-up ratio Pull-up ratio là tỷ số giữa khả năng điều khiển dòng điện của transistor kéo lên và transistor truy cập trong một ô nhớ SRAM.